「integrated frequency」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To realize a front end module capable of processing transmission signals and reception signals in respective first and second frequency bands, dealing with a code division multiple access (CDMA) system, and being easily reduced in size and weight, easily complexed and integrated.例文帳に追加

第１および第２の周波数帯域のそれぞれにおける送信信号および受信信号を処理できると共に符号分割多重接続方式に対応可能で、且つ小型軽量化、複合化および集積化が容易なフロントエンドモジュールを実現する。 - 特許庁

To enable the write and erasure of a memory by forming a write pulse or erase pulse having an exact pulse width even when an oscillation frequency is dispersed by a process dispersion in the semiconductor integrated circuit of a microcomputer or the like with built-in non-volatile memory circuit and oscillator.例文帳に追加

不揮発性メモリ回路および発振器を内蔵したマイクロコンピュータ等の半導体集積回路において、プロセスばらつきにより発振周波数がばらついても正確なパルス幅を有する書込みパルスや消去パルスを形成してメモリの書込み、消去を行なうことができるようにする。 - 特許庁

To provide a technology for reducing the total power consumption in a wireless communication apparatus provided with a communication use semiconductor integrated circuit (high frequency IC) with functions of modulating a transmission signal, demodulating a received signal, and up-conversion and down-conversion and a baseband circuit.例文帳に追加

送信信号の変調および受信信号の復調やアップコンバート、ダウンコンバートの機能を有する通信用半導体集積回路（高周波ＩＣ）およびベースバンド回路を備えた無線通信装置におけるトータルの消費電力を低減する。 - 特許庁

To provide a test apparatus for semiconductor integrated circuit and test pattern diagnostic method capable of shortening the time required for the search for cause in the event of an abnormality such as frequency of fails during a test by allowing the diagnosis of only a test pattern.例文帳に追加

試験パターンのみを診断可能とすることで、試験中にフェイルが多発する等の異常が生じたときの原因追及に要する時間を短縮することができる半導体集積回路試験装置及び試験パターン診断方法を提供する。 - 特許庁

An interference wave detection part 20 detects the interference wave mixed in a band by temporally integrating the power of baseband signals corresponding to a plurality of carriers constituting the OFDM, and the frequency of the interference wave and a power ratio with a desired wave are acquired from the temporal power integrated value.例文帳に追加

妨害波検知部２０により、ＯＦＤＭを構成する複数の搬送波に対応するベースバンド信号の電力をそれぞれ時間積分して帯域内に混信する妨害波を検出し、電力時間積分値から、妨害波の周波数及び希望波との電力比を取得する。 - 特許庁

To provide a satisfied optical pickup hardly affected by the radiated electromagnetic noise caused by an inductance of a signal line when a high frequency superimposed signal is transmitted, and also an optical disk recording/ playing-back device and an integrated optical unit.例文帳に追加

高周波重畳の信号を伝送する際に信号線路のインダクタンスによる、放射電磁ノイズの影響を受け難い良好な光学式ピックアップ、光学式ディスク記録再生装置及び、集積光学ユニットを提供することを目的とする。 - 特許庁

To provide a liquid crystal driving device in which frequency of the shift clock of a scanning driver is reduced while displaying a black strip region that is set for displaying a wide image on a liquid crystal display panel and which has reduced size (integrated) and saved power consumption and a method for driving the device.例文帳に追加

液晶表示パネルにワイド画像の表示に伴って設定される黒帯領域を表示する場合に、走査ドライバのシフトクロックの周波数を低減し、もって、装置規模の小型化（集積化）および消費電力の低減を図ることができる液晶駆動装置およびその駆動方法を提供する。 - 特許庁

To solve the problem that an oscillation is unstable just after the power is supplied since the oscillation frequency accuracy of a CR oscillation is not reliable in a semiconductor integrated device of a conventional configuration wherein the output of the CR oscillator is used until the oscillation of a ceramic oscillator becomes stable.例文帳に追加

セラミック発振器の発振が安定するまではＣＲ発振器による発振出力を選択して発振動作を行う従来構成の半導体集積装置では、ＣＲ発振器の発振周波数精度が悪いために電源投入直後の発振動作は不安定なものとなる。 - 特許庁

Furthermore, a balancing tuning fork type piezo-electric oscillator stabilizing an out-of-face oscillating mode through a base frame 1 integrated in an opposite direction to the tuning fork type piezo-electric oscillator and width wide parts 200 and 201 lowering a resonant frequency of the piezo-electric oscillator are formed on the edges of arms 2 and 3.例文帳に追加

さらに、音叉形圧電振動子と対向する方向に一体化されたベースフレーム１を介して、面外振動モードの安定化を図るバランス用音叉形圧電振動子を配置し、これらのアーム２，３の先端に圧電振動子の共振周波数を低下させる幅広部２００，２０１を形成する。 - 特許庁

In the integrated circuit IC 20, provided with a PLL IC 6 for configuring part of a frequency synthesizer circuit, a limiter circuit 16 that configures a part of a reception circuit, and a 2nd mixer 14, a transistor(TR) switch 19 is connected between a signal line for an RSSI signal (2) and a ground.例文帳に追加

周波数シンセサイザ回路の一部を構成するＰＬＬ ＩＣ６と、受信回路の一部を構成するリミッタ回路１６および第２ミキサ１４とを含むＩＣ２０において、ＲＳＳＩ信号 の信号線とグランドとの間にトランジスタスイッチ１９を接続する。 - 特許庁

To improve an integration degree by reducing use frequency of a second wiring layer and improving a degree of freedom on signal wiring between cells in a semiconductor integrated circuit designed, in such a way that a plurality of cells are arranged in orthogonal first direction and second direction and a plurality of cells are wired.例文帳に追加

直交する第１の方向及び第２の方向に複数のセルを配置し、複数のセル間を配線することにより設計される半導体集積回路において、第２層目の配線層の使用頻繁を低くしてセル間の信号配線の自由度を高めることにより、集積度を向上させる。 - 特許庁

To provide an antenna-integrated non-contact IC card reading/writing device which does not require the limitation of an installation location and the adjustment of the resonant frequency of an antenna, has high convenience and stable characteristics in installation, and is small and inexpensive.例文帳に追加

本発明は、設置場所の制限やアンテナの共振周波数の調整が不要で、設置時の利便性の高い安定した特性を有し、小型低価格のアンテナ一体型の非接触ＩＣカード読取／書込装置を提供することを目的とする。 - 特許庁

To provide a miniaturized and thin antenna integrated type non-contact IC card reader/writer which is not easily affected by limitation to installation places and the drawing of a coaxial cable, eliminates the need of controlling the resonance frequency of an antenna and has high convenience for installation and stable characteristics.例文帳に追加

本発明は、設置場所の制限や同軸ケーブルの引き回しによる影響を受けにくく、アンテナの共振周波数の調整が不要で、設置時の利便性の高い安定した特性の小型薄型のアンテナ一体型非接触ＩＣカード読取／書込装置を提供することを目的とする。 - 特許庁

To provide resonator structure of a vehicular interior trim material capable of reducing a road noise by the resonator integrated with the interior trim material by incorporating the resonator in the vehicular interior trim material to reduce the noise in the frequency of not larger than approximate 400 Hz so as to reduce the road noise.例文帳に追加

車両の内装材にロードノイズを低減するよう略４００Ｈ_Ｚ以下の周波数における騒音を低減するレゾネータを組込むことで、ロードノイズを内装材一体のレゾネータにより低減することができる車両用内装材のレゾネータ構造の提供を目的とする。 - 特許庁

In the integrated device 1, a data processor 2 and memory macros 3-0 to 3-3 are laid out such that memory addresses and power consumption have a correlation, and data large in access frequency are placed in (near) an area of small power consumption to achieve low power consumption.例文帳に追加

集積装置１においては、データ処理装置２とメモリマクロ３−０〜３−３が、メモリアドレスと消費電力が相関関係を持つようにレイアウトされ、アクセス回数多いデータを消費電力の小さい領域（近く）に置くことで低消費電力化を実現するように構成されている。 - 特許庁

This semiconductor integrated circuit 100 includes a circuit block 10 operating on the basis of a clock CLK1, a circuit block 20 operating on the basis of a clock CLK2 having a frequency different from that of the clock CLK1, and a test circuit 30 connected between the circuit block 10 and the circuit block 20.例文帳に追加

半導体集積回路１００は、クロックＣＬＫ１に基づいて動作する回路ブロック１０と、クロックＣＬＫ１とは異なる周波数のクロックＣＬＫ２に基づいて動作する回路ブロック２０と、回路ブロック１０と回路ブロック２０との間に接続されたテスト回路３０と、を備える。 - 特許庁

A grounding conductor g1 of a first ground area (0≤y≤a) has slits s1 and island parts i1 and the island parts i1 are constituted so as to be integrated with the grounding conductor g1, in terms of high frequency by a coupling action performed by the slits s1.例文帳に追加

第１グランド領域（０≦ｙ≦ａ）の接地導体ｇ１は、スリットｓ１や島部ｉ１を有しており、これらの島部ｉ１は、スリットｓ１が奏するカップリング作用によって、高周波的には接地導体ｇ１と一体になるように構成されている。 - 特許庁

To provide a semiconductor integrated circuit (high frequency IC) for use in communication capable of detecting variations a loop gain of an amplitude control loop and correcting a loop band of a transmission circuit including a phase control loop and an amplitude control loop without the need for using an external measurement device.例文帳に追加

外部の測定装置を用いることなく、位相制御ループと振幅制御ループを有する送信回路の振幅ループ帯域のばらつきを検出して補正することができる通信用半導体集積回路（高周波ＩＣ）を提供する。 - 特許庁

Therefore, the band-pass filter or the duplexer comprised of the resonator element can operate in a high-frequency range and can be miniaturized, the bandwidth of which can be adjusted, and can be formed in one body with an integrated circuit.例文帳に追加

したがって、本発明による共振素子で構成されたバンドパスフィルターまたはデュプレクサは、高周波数領域で動作可能であり、素子のサイズを小型化でき、帯域幅の調整が可能であり、集積回路との一体化を可能にする。 - 特許庁

The semiconductor integrated circuit has a first processor 11 operable at a first operating frequency, a second processor 12 with leakage current lower than the first processor and operable at a second operating frequency lower than the first operating frequency, and a selection part 10 capable of selectively switching the execution destination of application software to the first processor or second processor in accordance with a requested operating speed of the application software.例文帳に追加

第１動作周波数で動作する第１プロセッサ（１１）と、上記第１プロセッサに比べてリーク電流が少なく抑えられ、且つ、上記第１動作周波数よりも低い第２動作周波数で動作する第２プロセッサ（１２）と、アプリケーションソフトウェアの実行先を、上記アプリケーションソフトウェアの要求動作速度に応じて、上記第１プロセッサと上記第２プロセッサとに選択的に切り換え可能な選択部（１０）とを設ける。 - 特許庁

e) Solid-state microwave amplifiers or assemblies or modules containing microwave amplifiers that fall under any of the following (excluding microwave monolithic integrated circuit power amplifiers or devices designed for satellite broadcast use at an operating frequency of 40.5 gigahertz or higher to 42.5 gigahertz or less 例文帳に追加

ホ　マイクロ波用固体増幅器又はマイクロ波用増幅器を含む組立品若しくはモジュールであって、次のいずれかに該当するもの（マイクロ波用モノリシック集積回路電力増幅器又は四〇・五ギガヘルツ以上四二・五ギガヘルツ以下の動作周波数で使用するように設計した衛星放送用のものを除く。） - 日本法令外国語訳データベースシステム

This semiconductor integrated circuit includes: a first clock domain; a second clock domain operated in the same frequency as the first clock domain, and connected to the first clock domain through a data path; and a path interruption circuit for switching conduction to/from interruption of data transfer through the data path.例文帳に追加

本発明にかかる半導体集積回路は、第１のクロックドメインと、前記第１のクロックドメインと同一の周波数で動作し、前記第１のクロックドメインとデータパスによって接続される第２のクロックドメインと、前記データパスにおけるデータ転送の導通及び遮断を切り替えるパス遮断回路とを備える。 - 特許庁

To provide a clock generation circuit, a semiconductor integrated circuit, and a test device therefor which can prevent a decrease in detection rate and an increase in circuit size, reduce the effect of a multi-cycle path, correctly identify problem parts, and test at a higher frequency even if provided with test objects with different frequencies in a non-scanned cell test.例文帳に追加

非スキャンセルの試験において、検出率低下、回路規模の増大を防止でき、マルチサイクルパスの影響を低減でき、不具合箇所を的確に特定でき、異周波数の試験対象があっても高速側の周波数で試験をすることが可能な、クロック生成回路、半導体集積回路およびその試験装置を提供する。 - 特許庁

This semiconductor integrated circuit including a plurality of digital circuits 11, 12 operating in synchronization with a clock signal CK is structured such that each digital circuit receives either of first and second clock signals CKa, CKb having the same frequency and phases different from each other; and the phase difference of the first and second clock signals is about [2m-1]/2n, wherein m, n are natural numbers.例文帳に追加

クロック信号ＣＫに同期して動作する複数のデジタル回路１１，１２を含む半導体集積回路であって、前記各デジタル回路は、周波数が同じで位相が異なる第１および第２クロック信号ＣＫa，ＣＫbの一方を受け取り、前記第１および第２クロック信号の位相差は、ｍ，ｎを自然数として、ほぼ［２ｍ−１］／２ｎであるように構成する。 - 特許庁

A method for generating the test pattern for the tester includes: the step of cyclizing a first test pattern 201 generated in logic design with a cycle in accordance with a clock signal 20 of the highest frequency to be used in a semiconductor integrated circuit; and the step of changing a timing edge in the first test pattern 201 to a period boundary just before the timing edge, to generate a second test pattern 301.例文帳に追加

本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 - 特許庁

To generate a clock signal without damaging noise immunity in a high-frequency region when this semiconductor integrated circuit is applied to a VCO in a PLL, by suppressing the change quantity of the delay in a differential voltage-controlled delay cell against the change quantity of the control voltage input to a bias circuit which supplies bias voltages to the differential voltage-controlled delay cell.例文帳に追加

差動型の電圧可変遅延セルにバイアス電圧を供給するバイアス回路に対する制御電圧入力の変化量に対する電圧可変遅延セルの遅延量の変化量を抑制することにより、PLL のVCO に適用した場合に高周波領域でノイズ耐性を損なわずにクロック信号を生成する。 - 特許庁

This intake duct S comprises: an intake duct body part 10 in which a duct portion 11 conducting outside air to an internal combustion engine, a resonator portion 12 reducing intake noise in a predetermined frequency region, and a communication pipe 13 connecting the duct portion 11 with the resonator portion 12 are integrated; and a porous duct 20 shaped from a porous material.例文帳に追加

吸気ダクトＳは、外気を内燃機関に導通するダクト部分１１、所定の周波数域の吸気騒音を低減するレゾネータ部分１２及びダクト部分１１とレゾネータ部分１２とを接続する連通管１３を一体的に集積した吸気ダクト本体部１０と、多孔質材料から成形されるポーラスダクト２０とから構成される。 - 特許庁

The correlation process system may comprise a branching filter with a function of frequency selection for fetching the input data by digital converting to the separated output terminal with respect to each channel, and a rewritable large scale integrated circuit for outputting the multiple bit sampling data inputted from the branching filter by selecting the appropriate bit set with the quantization level for each bit.例文帳に追加

相関処理系に、デジタル変換されて入力されたデータを、チャンネル毎に別々の出力端子に取り出す周波数選択機能を有する分波器と、分波器から入力された多ビットサンプリングデータを、ビット毎に量子化レベルを設定され適当なビットを選択して出力する書き換え可能な大規模集積回路とを設けてもよい。 - 特許庁

In a CMOS circuit chip forming the semiconductor integrated circuit apparatus, a performance measuring circuit PMC is provided, and there are provided at every circuit function module CFM present in the CMOS circuit chip, a storage-table circuit MTC, a clock-frequency controlling circuit CFC, a power-supply-voltage controlling circuit SVC, and a board-bias controlling circuit BBC.例文帳に追加

半導体集積回路装置を形成するＣＭＯＳ回路チップにおいて、性能測定回路ＰＭＣを有し、ＣＭＯＳ回路チップ内の各回路機能モジュールＣＦＭ毎に記憶テーブル回路ＭＴＣ、クロック周波数制御回路ＣＦＣ、電源電圧制御回路ＳＶＣ、基板バイアス制御回路ＢＢＣを有する。 - 特許庁

Further, a low-frequency switching noise component having a space as a propagation root and having a DC/DC converter 35 as a noise source can be reduced by covering and shielding an integrated connector 60 integrally equipped with a connector for power source 31 and a connector for power output 36 with the connection member 62.例文帳に追加

また、電源入力用コネクタ３１と電力出力用コネクタ３６とを一体に備えた一体型コネクタ６０を接続部材６２で覆ってシールドすることにより、空間を伝播経路とするＤＣ／ＤＣコンバータ３５を発生源とする低周波スイッチングノイズ成分を低減することができる。 - 特許庁

In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.例文帳に追加

フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁

To provide a voltage controlled variable capacitor that can be its manufactured without changing the conventional manufacture process, or adding any new process, preventing the circuit from being largely scaled or integrated into a high voltage, preventing the maximum value and minimum value of the capacitance per the unit area of an electrode from being fluctuated, and arbitrarily selecting high frequency C-V characteristics.例文帳に追加

従来の製造プロセスを変更したり、新たなプロセスを追加したりすることなく製造でき、回路が大型化及び高電圧化することがなく、電極の単位面積あたりの容量の最大値及び最小値が変動することがなく、高周波Ｃ−Ｖ特性を任意に選択できる電圧制御可変容量素子を提供する。 - 特許庁

When using a database storing information on a plurality of circuits of mutually different parameters such as circuit scale, memory capacity, number of pins and operating frequency, a semiconductor integrated circuit is automatically designed so as to automatically analyze the parameters of respective circuits and to suite three parameters to a request specification corresponding to the analyzed result.例文帳に追加

回路規模，メモリ容量，ピン数，動作周波数などのパラメータが異なる回路などが互いに異なる複数の回路に関する情報が格納されているデータベースを用いる場合、各回路のパラメータを自動的に解析し、解析結果に応じて、要求仕様に適合するように半導体集積回路の設計を自動的に行なう。 - 特許庁

The present invention is characterized in including an RFID tag for storing management information utilizing a radio frequency signal and an interface means for performing interfacing between the integrated circuit and the RFID tag in order to store the management information, and in forming an antenna of the RFID tag utilizing a wire and a lead frame.例文帳に追加

本発明は、無線周波数信号を利用して管理情報を格納するＲＦＩＤタグ及びＲＦＩＤタグに管理情報を格納するため、集積回路とＲＦＩＤタグとの間でインタフェースを行なうインタフェース手段を含み、ワイヤ及びリードフレームを利用してＲＦＩＤタグのアンテナを形成することを特徴とする。 - 特許庁

Phase rotation quantity is observed from a pilot sub-carrier in the data of the frequency region of the value of an FET for each MIMO channel, and when the phase rotation of the first OFDM symbol is estimated, measurement results in each MIMO channel are not integrated so that the influence of any non-uniform phase noise to be applied to a reference signal transmitted by time-division can be removed.例文帳に追加

ＭＩＭＯチャネル毎にＦＦＴの値の周波数領域のデータ中のパイロット・サブキャリアから位相回転量を観測するが、１ＯＦＤＭシンボル目の位相回転の見積もり時には、各ＭＩＭＯチャネルでの測定結果を統合しないことにより、時分割で送られたリファレンス信号に印加される不均一な位相雑音の影響を取り除く。 - 特許庁

A first cylindrical part 1 in which a motor stator is housed, a second cylindrical part 2 which is arranged outside the first part 1 and forms a space for a fluid to be used to flow between itself and the first part 1, and a frequency converter fitting seat 3 formed in the peripheral part of the second part 2 are made of the same metal material into an integrated body.例文帳に追加

内部にモータ固定子を収容する第１の筒状部１と、第１の筒状部１の外側に設けられ第１の筒状部１との間に取扱流体が流れる空間を形成する第２の筒状部２と、第２の筒状部２の外周部に設けられた周波数変換器取付用の座３とを、同一金属材料にて一体に成形した。 - 特許庁

The high frequency module 1 has a coplanar integrated circuit 3 comprising an insulating substrate 4, a coplanar transmission line 5 consisting of a main signal line 8 formed on the insulating substrate 4 and a pair of ground conductors 9 and 9 provided on the opposite sides of the main signal line 8, and a circuit element 6 provided on the main signal line 8.例文帳に追加

高周波モジュール１は、絶縁性基板４と、その上に形成される主信号線８と主信号線８の両側に設けられた一対の接地導体９，９からなるコープレーナ型伝送線路５と、主信号線８上に設けられる回路素子６と、からなるコープレーナ型集積回路３を有する。 - 特許庁

The integrated circuit device 10 having the network function comprises a functioning first CPU 20, a second CPU 30, control channels 50-1 and 50-2 for performing communications between the first CPU and the second CPU, and a clock controller 40 for controlling change or the like of frequency of the clock supplied to the first CPU and the second CPU.例文帳に追加

ネットワーク機能を有する集積回路装置１０であって、機能する第１のＣＰＵ２０と、第２のＣＰＵ３０と、第１のＣＰＵと第２のＣＰＵの通信を行う制御チャネル５０−１５０−２と、第１のＣＰＵ及び第２のＣＰＵに供給するクロックの周波数の変更等を制御クロックコントローラ４０とを含む。 - 特許庁

To provide a probe card that adopts a coaxial structure, readily manufacturable even if positional accuracy of a needle tip is improved, and capable of accurately inspecting a chip device in a high-frequency band, concerning the probe card used for inspection of the electrical characteristics of chip devices that are highly densely integrated on a semiconductor wafer.例文帳に追加

本発明は、半導体ウェハ上に高密度に集積されたチップデバイスの電気的特性の検査に使用するプローブカードにおいて、同軸構造を採用するとともに、針先の位置精度を向上させても製作が容易で、高周波帯域下で的確にチップデバイスの検査を行えるプローブカードを提供する。 - 特許庁

In the speaker integrated display, which places a plate type component material (speaker) that outputs the audio information by generating a distortion corresponding to a frequency excited with a vibrator on the position facing the front side of a cabinet-housed display unit for displaying the image information, and supports the vibrator independently of the cabinet.例文帳に追加

本発明に係わるスピーカ一体型ディスプレイでは、振動子により加振される周波数に対応する歪みを発生させることにより音声情報を出力する板状部材（スピーカ）を、筐体で外装される画像情報を表示するための表示モジュールの前面に対向するように配置して、振動子を筐体から独立させて支持する。 - 特許庁

The semiconductor integrated circuit (high frequency IC) for use of communication provided with a transmission circuit including the phase control loop controlling a phase of a carrier and the amplitude control loop controlling the amplitude of a transmission output signal, includes a calibration circuit (140) for detecting variations in a loop gain of the amplitude control loop to correct the loop band.例文帳に追加

搬送波の位相を制御する位相制御ループと送信出力信号の振幅を制御する振幅制御ループとを有する送信回路を備えた通信用半導体集積回路（高周波ＩＣ）において、振幅制御ループのループゲインのばらつきを検出してループ帯域を補正するキャリブレーション回路（１４０）を設ける。 - 特許庁

To provide a delay circuit that can adjust a signal delay time with high accuracy over a wide frequency band and adjust timing between signals with high accuracy, to provide a semiconductor device that uses the delay circuit, and to provide a semiconductor integrated circuit that realizes a stable operation even when a reference voltage is fluctuated.例文帳に追加

信号の遅延時間を広い周波数帯域で高精度に調整することができ、信号間のタイミングを高精度に調整することができる遅延回路及びその回路を用いた半導体装置と、基準電圧が変動する場合においても安定動作を実現する半導体集積回路を提供することを目的とする。 - 特許庁

In the film bulk acoustic wave filter, a plurality of film bulk acoustic wave resonators are serially and parallely connected to filter a predetermined band in a transmitted/received frequency, and passive elements required around the film bulk acoustic wave filter are integrated on one semiconductor chip, thereby constituting an extremely small duplexer filter.例文帳に追加

複数のフィルムバルク弾性波共振器を直列及び並列に連結することで、送信/受信される周波数で所定帯域をフィルタリングするフィルムバルク弾性波フィルタ、及び該フィルムバルク弾性波フィルタの周辺に必要な受動素子を一つの半導体チップに集積して、デュプレクサフィルタを超小型化し得る。 - 特許庁

Regarding the residue position of each amino acid residue pair of each template protein three-dimensional structure, an energy value based on a multidimensional singleton potential is calculated by using the frequency distribution, it is integrated for every amino acid residue species, a potential plausibility is found, and a potential plausibility profile is created for each protein.例文帳に追加

次に、各テンプレートタンパク質立体構造中のそれぞれのアミノ酸残基対の残基位置について、頻度分布を用いて、多次元シングルトンポテンシャルに基づくエネルギー値を算出し、アミノ酸残基種毎に積算してポテンシャル尤度を求め、さらにタンパク質ごとにポテンシャル尤度プロファイルを作成する。 - 特許庁

In the semiconductor integrated circuit 100 of this invention, a switch circuit 130 controls the capacitance of a capacitor part 120 by control signals from a control circuit 200 and separates a resonance frequency by an inductance L1, an inductance L2 and the capacitance of the capacitor part 120 out of the band of signals handled in an A/D converter 110.例文帳に追加

本発明の半導体集積回路１００において、スイッチ回路１３０は、制御回路２００からの制御信号によりキャパシタ部１２０の容量を制御し、インダクタンスＬ１、インダクタンスＬ２及びキャパシタ部１２０の容量による共振周波数をＡ／Ｄコンバータ１１０で扱われる信号の帯域外へ分離する。 - 特許庁