「integrated process」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a layout creation device and layout creation method of a semiconductor integrated circuit for changing the process of layout verification processing for verifying a plurality of layered layout data as necessary, and for reducing the labor of layout verification processing, and for improving the quality of layout data based on a manufacturing process for manufacturing a semiconductor device with a multi-layered structure.例文帳に追加

多層構造の半導体装置を製造する製造プロセスに基づいて、複数層のレイアウトデータを検証するレイアウト検証処理のプロセスを適宜変更し、レイアウト検証処理の負担を軽減し、レイアウトデータの品質を向上させる半導体集積回路のレイアウト作成装置及びレイアウト作成方法を提供する。 - 特許庁

In this active-type EL display device, wiring from a negative electrode 55 of an EL panel 33 to a connection terminal 36 of a signal input board 35 is integrated into a multilayer structure along with a negative electrode material and a conductive material used in a thin-film transistor forming process, or formed of only the conductive material used in the thin-film transistor forming process.例文帳に追加

アクティブ型EL表示装置において、ELパネル３０，４０の陰極５５から信号入力基板３５の接続端子３６までの配線を、陰極材料と薄膜トランジスタの形成工程で使用する導電材料との多層構造とするか、薄膜トランジスタの形成工程で使用する導電材料のみで構成する。 - 特許庁

A method for manufacturing the integrated circuit device including a ferroelectric structure having the passivation layer includes a process for providing a deposition chamber, a process for providing the ferroelectric structure including the ferroelectric material positioned between an upper electrode and a lower electrode to the deposition chamber, a process for providing aluminum and titanium to the deposition chamber, and a process for forming titanium doped aluminum oxide passivation layer on the upper electrode.例文帳に追加

また、本発明によるパッシベーション層を有する強誘電体構造を含む集積回路デバイスを製造する方法は、堆積チャンバを提供する工程と、上部電極と下部電極との間に位置する強誘電体材料を含む強誘電体構造を堆積チャンバに提供する工程と、堆積チャンバにアルミニウムとチタンとを提供する工程と、アルミニウムおよびチタンをスパッタリングして、上部電極上にチタンドープトアルミニウム酸化物パッシベーション層を形成する工程とを包含する。 - 特許庁

To provide a carrier tape capable of reducing the electrostatic breakdown of an integrated circuit element caused by the discharge of an electrified charge or the like, and conducting performance test on the integrated circuit element such as conducting input/output inspection of signals by contacting a probe pin with an input terminal or output terminal or the like in the manufacturing process of the tape carrier package.例文帳に追加

テープキャリアパッケージの製造工程の過程において、帯電された電荷の放電等により集積回路素子が静電破壊するのを低減するとともに、入力端子または出力端子にプローブピンを当てて信号の入出力検査を行う等の集積回路素子の性能試験を行うことができるキャリアテープを提供すること。 - 特許庁

In a manufacturing process of a multilayer printed wiring board wherein a lining substrate and prepreg laminated in an integrated body, a lining processing method of a printed wiring board is used which is provided with a process for coarsening a surface of a copper circuit formed on the lining substrate by using the chemistry coarsening liquid, and a process for treating the coarsened copper circuit surface by using silane coupling agent.例文帳に追加

内層回路基板とプリプレグとを積層一体化してなる多層プリント配線板の製造プロセスにおいて、内層基板に形成された銅回路表面を化学粗化液により粗化する工程、および粗化された銅回路表面をシランカップリング剤で処理する工程を少なくとも有することを特徴とする多層プリント配線板の内層処理方法を提供することで、課題を解決した。 - 特許庁

To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process.例文帳に追加

半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。 - 特許庁

This function verification method is provided with a process for preparing a first functional block 100a capable of operating a function required inside a semiconductor integrated circuit, a process for preparing a second functional block 100b serving as a verification object having the substantially same configuration as the first functional block, and a process for verifying the function of the second functional block 100b by the first functional block 100a.例文帳に追加

本発明の機能検証方法では、半導体集積回路内で要求された機能を実行することが可能な第１の機能ブロック１００ａを用意する工程と、第１の機能ブロックと実質的に同一の構成を有する検証対象となる第２の機能ブロック１００ｂを用意する工程と、第１の機能ブロック１００ａによって第２の機能ブロック１００ｂの機能を検証する工程を有している。 - 特許庁

To provide a semiconductor integrated circuit device having a bypass capacitor of the structure in which a sufficient capacitance can be obtained, the risk of a fracture is very small and the increases of a manufacturing process, and a cost are very low; and to provide its manufacturing method.例文帳に追加

十分な容量を得ることができ、破壊の危険性が非常に小さく、製造工程及びコストの増加も非常に小さい構造のバイパスコンデンサを備えた半導体集積回路装置及びその製造方法を提供する。 - 特許庁

To provide a highly integrated semiconductor memory device by a method, where a unit cell is lessened in area, a plug is disused to make a manufacturing process easier, and a capacitor and a transistor are arranged at the same position in layout.例文帳に追加

単位セルの面積を減少させることができ、プラグが不要であるので製造工程がさらに容易であり、キャパシタとトランジスタをレイアウト上同位置に配置させることによって高集積化された半導体メモリ素子を提供する。 - 特許庁

A photoreceptor drum 10, an electrifying roller 11, the developing device 13, a cleaning blade 14, and a waste toner container 15 provided in the image forming apparatus are integrated as the process cartridge, and can be attached to/detached from the main body of the image forming apparatus.例文帳に追加

画像形成装置に備えられた感光ドラム１０、帯電ローラ１１、現像装置１３、クリーニングブレード１４、廃トナー容器１５はプロセスカートリッジとして、一体になっており、画像形成装置本体から着脱可能になっている。 - 特許庁

To provide an input buffer and a semiconductor integrated circuit that can convert a signal according to an LVDS interface into a signal corresponding to an ECL interface with a configuration realized by a bipolar process so as to attain an input by the LVDS level interface.例文帳に追加

バイポーラプロセスにより実現し得る構成により、ＬＶＤＳインタフェースに従った信号をＥＣＬインタフェースに対応する信号に変換し、バイポーラプロセスにおいても、ＬＶＤＳレベルインタフェースによる入力を可能とする。 - 特許庁

In a big win game playing process S44, at first, CPU transmits a lottery display command for commanding to display that a probability variable lottery is executed by the passing of a lottery gate, to a sub integrated board in parallel with the big win game.例文帳に追加

大当り遊技中処理（ステップＳ４４）では、大当り遊技と並行して、ＣＰＵは、まず、サブ統合基板に、抽選ゲートの通過によって確変抽選を行う旨の表示を指示する抽選表示コマンドを送信する。 - 特許庁

Components of an integrated circuit (IC) design (gates, for example) can be identified and manufactured using a phase shifting process to improve circuit density and/or performance as compared to a circuit manufactured without using phase shifting processes.例文帳に追加

集積回路（ＩＣ）設計の構成要素（例えばゲート）を、位相シフト処理を使用して識別および製造し、位相シフト処理を使用せずに製造した回路に比べて回路の密度および／または性能を改善することができる。 - 特許庁

In the laminating process, green sheets 211-213 are laminated and integrated to manufacture a multi-piece laminate 216 having a structure in which a plurality of product regions 217 to serve as ceramic capacitors are arranged in all directions along a planar direction.例文帳に追加

積層工程では、グリーンシート２１１〜２１３を積層一体化して、セラミックコンデンサとなるべき製品領域２１７を平面方向に沿って縦横に複数配列した構造の多数個取り用積層体２１６を作製する。 - 特許庁

To provide a semiconductor integrated circuit capable of realizing only the existing process and a basic gate circuit, selecting a signal delay amount, stably obtaining output, facilitating and provided with an inexpensive unevenness detection means.例文帳に追加

既存のプロセスおよび基本的なゲート回路のみで実現でき、信号遅延量の選択が可能で、安定に出力が得られ、製造が容易で廉価なばらつき検出手段を備えた半導体集積回路の実現を課題とする。 - 特許庁

To provide a new label integrated type high-pressure gas cylinder capable of rationalizing a manufacturing process of a high-pressure gas cylinder made of fiber-reinforced plastic and keeping a tag and the label readable over a long term.例文帳に追加

繊維強化プラスチック製の高圧ガスボンベの製造工程を合理化することができ、かつ長期間に亘って票紙及びラベルを鮮明に読み取り得る状態におくことのできる新しいラベル一体型高圧ガスボンベを提供する。 - 特許庁

To manufacture an integrated composite which makes the merit of a TPE member and that of a metal shaped matter compatible, enables omission of an assembling process, shows high productivity and also has no problem about dimensional precision, in regard to an electronic appliance, a household electrical appliance, etc.例文帳に追加

電子機器、家電機器等において、ＴＰＥ部材の良さと金属形状物の良さを両立させ、組立て工程を省略できて生産性が高く、寸法精度でも問題がない一体化複合体を製造する。 - 特許庁

During a monitor mode, reference potential lower than normal is supplied to a reception circuit to determine a logical level of a transmission signal, so that the process state of the semiconductor chip connected outside the semiconductor integrated circuit is detected.例文帳に追加

モニタモード中に、通常より低い参照電位を受信回路に供給して伝送信号の論理レベルを判定することで、半導体集積回路の外部に接続される半導体チップのプロセス状態を検出する。 - 特許庁

To provide a manufacturing method for preventing the deformation of a pattern in an STI region patterning process concerning a nonvolatile semiconductor integrated circuit device with a configuration where a plurality of transistor cells having a common gate are arranged like an array.例文帳に追加

共通ゲートを有する複数のトランジスタセルをアレー状に配置する構成を持つ不揮発性半導体集積回路装置において、ＳＴＩ領域のパターニング工程でのパターンの変形を防ぐ製造方法を提供する。 - 特許庁

To provide a means for preventing a temperature sensor from being detached from a wafer in order to accurately measure a temperature resulting from heating the wafer in heat treatment in a process of manufacturing the wafer used as a substrate for a semiconductor integrated circuit.例文帳に追加

本発明は半導体集積回路の基板とするウェハーの製造工程の加熱処理に際してウェハーの被加熱による温度を正確に測定するため、温度センサがウェハーから離脱することを防止する手段を提案する。 - 特許庁

Since the oxide film of a silicon wafer can be substantially improved in terms of its property, and a high-property oxide can be formed in a low-temperature process, a higher-performance, highly integrated semiconductor device can be materialized.例文帳に追加

シリコンウエハの酸化膜を特性を大幅に改善することが可能となり、また低温プロセスにおいても高特性の酸化膜を形成することが可能となるため、より高性能、高集積半導体デバイスを実現することができる。 - 特許庁

To provide polishing solution containing solid abrasive grains and being used for chemical mechanical polishing in a process for planarizing a semiconductor integrated circuit having a barrier layer while suppressing occurrence of dishing and erosion, and to provide a polishing method.例文帳に追加

バリア層を有する半導体集積回路の平坦化工程において、化学的機械的研磨に用いる固体砥粒を含む研磨液であって、ディッシング及びエロージョンの発生を抑える研磨液および研磨方法を提供する。 - 特許庁

Since a dicing device 10 is provided with peeling means 17, a semiconductor wafer W with a protection tape on a circuit surface thereof is carried to the dicing process and integrated with a frame, then the protection tape is peeled in the dicing device.例文帳に追加

ダイシング装置に剥離手段を設けることにより、保護テープが半導体ウェーハの回路面に貼着されたままの状態でダイシング工程までの搬送及びフレーム一体工程を遂行し、ダイシング装置内で保護テープを剥離する。 - 特許庁

To obtain a semiconductor integrated circuit that can correct electric characteristic in manufacturing process and can improve the electric characteristic and the yield, and can reduce a dispersion in characteristics as products.例文帳に追加

製造工程内で電気特性の補正をおこない、電気特性の改善、歩留まりの向上および製品としての特性のばらつきを低減することができる半導体集積回路および半導体集積回路の製造方法を得ること。 - 特許庁

This method for winding and spinning fibers onto the free ends of the two threads of a yarn that is produced by an integrated spinning and twisting process and two-for-one spinning and twisting apparatus for performing the method are provided.例文帳に追加

一体化された紡績加撚プロセスによって製造される糸の二本の構成糸条の自由端に繊維を巻き付けて紡績する方法と、この方法を実施するための二重撚糸式紡績加撚装置が提供される。 - 特許庁

The polishing solution not containing solid abrasive grain and being used for chemical-mechanical polishing in a process for planalizing a semiconductor integrated circuit contains (A) a benzotriazol derivative represented by general formula (1), (B) acid, and (C) a water soluble polymer.例文帳に追加

半導体集積回路の平坦化工程において化学的機械的研磨に用いる固体砥粒を含まない研磨液であって、（Ａ）一般式（１）で示されるベンゾトリアゾール誘導体、（Ｂ）酸、（Ｃ）水溶性高分子を含む研磨液。 - 特許庁

2. In February we agreed on a set of indicators that will allow us to focus through an integrated 2-step process on those persistently large imbalances that require policy action. These indicators are (i) public debt and fiscal deficits; and private savings rate and private debt (ii) and the external imbalance composed of the trade balance and net investment income flows and transfers, whilst taking due consideration of exchange rate, fiscal, monetary and other policies. 例文帳に追加

2. 我々は、2 月に、統合された 2 段階のプロセスを通じて、政策措置を必要とするような継続した大規模な不均衡に焦点を当てることを可能にする一連の項目に合意した。 - 財務省

To provide a mounting socket with an integrated detection switch for a memory card and a SIM card capable of giving availability to manufacturing and mounting without needing an additional assembling process, and for making the whole of assembling of the mounting socket to be simple.例文帳に追加

別組立工程を要しないで製造及び取付けに利便性を与えることができ、取付けソケットの組立全体を簡単にする、メモリカード及びＳＩＭカード用の一体検出スイッチ付き取付けソケットの提供。 - 特許庁

To provide an automatic designing apparatus and an automatic designing method which suppress decrease in yield, realize excellent reliability, excellent wiring efficiency and shortening of the process time, and also to provide a reticle set and a semiconductor integrated circuit which is manufactured by using the above apparatus and method.例文帳に追加

歩留まりの低下を抑制し，信頼性，配線効率に優れ，プロセス処理時間を短縮できる自動設計装置，自動設計方法，及びこれらを用いて製造可能なレチクルセット，半導体集積回路を提供する。 - 特許庁

In a second process, a tape like solder 24 having a size that covers the connection surface and a rectangular cross section is prepared and the conductor strip 2 is integrated with the tape like solder 24 with the tape like solder 24 facing the connection surface.例文帳に追加

第２の工程で、接続面を覆う大きさを有する断面矩形状のテープ状半田２４を用意したうえで接続面にテープ状半田２４を相対させて導体条２とテープ状半田２４とを一体化する。 - 特許庁

The recessed hole closing device is press-fitted in a recessed hole 5 in a boss 7 integrated with a resin product such as a radiator grille in the beginning of a plating process, and comprises a core 2 and a press-fit part 3 to cover its outer surface.例文帳に追加

本発明の凹穴閉塞装置１はラジエータグリル６等の樹脂製品に一体的に形成されるボス７の凹穴５内にメッキ工程の初期に圧入されるものであり、心材２とその外面を被覆する圧入部３からなる。 - 特許庁

Thereafter, the substrate which is already developed is measured or inspected by an integrated measurement device IM, and an acceptable substrate is sent to an input / output port I / O2, and the lot which is already treated is assembled before the lot is transported to another process.例文帳に追加

現像済みの基体はその後統合測定装置ＩＭにより測定もしくは検査され合格した基体は入出力ポートＩ／Ｏ２に送られ、そこで処理済みのロットは別のプロセスに移送される前に組み立てられる。 - 特許庁

Pads 3 (M1 to M5) located on each layer of the multilayered wiring layer where a semiconductor integrated circuit 2 is provided are reduced in area by areas a, b, c, and d excluding an uppermost layer M5, through a process of subtracting the areas a to d from the area of the uppermost layer M5, respectively.例文帳に追加

半導体集積回路２が設けられた半導体基板上の多層配線層の各層の複数のパッド３（Ｍ１〜Ｍ５）は最上層以外は、最上層のパッドＭ５に対して面積が削減（ａ〜ｄ）されている。 - 特許庁

An integrated copper via filling process with the inventive reactor or other reactor includes a first step of highly ionized sputter deposition of copper, a second step of more neutral, lower-energy sputter deposition of copper, and a third step of electroplating copper into a hole.例文帳に追加

集積化された銅のビアを充填する方法は、銅の高度にイオン化されたスパッタ堆積の第１ステップと、銅の、よりニュートラルな低いエネルギーのスパッタ堆積の第２ステップと、ホールへ銅を電気メッキする第３ステップを有する。 - 特許庁

To provide a manufacturing process of a semiconductor integrated circuit, to particularly provide a method for manufacturing suitable to reduce a defect, and to flatten a wiring of a copper or an alloy containing the copper as a main body on an insulating film having a low pressure resistance.例文帳に追加

半導体集積回路製造の製造プロセスに関し、特に耐圧性の低い絶縁膜上に銅または銅を主体とする合金の配線を欠陥が少なくかつ平坦にする好適な製造方法を提供すること。 - 特許庁

A developing device 14, a cleaning device 16 or the like are integrated with a photoreceptor (image carrier) 12 to constitute a process cartridge P, and the attachment and detachment of the cartridge is made in block free from a device body 10 by opening an upper main body 10a.例文帳に追加

感光体（像担持体）１２とともに、現像装置１４、クリーニング装置１６などを一体化してプロセスカートリッジＰを構成し、上本体１０ａを開いて装置本体１０に対して一括して着脱自在とする。 - 特許庁

The inspection board 10 includes a PKG board 12 on which an LSI 11 having a signal transmitting/receiving function is mounted and a break-away board 13, which are integrated through a separation line 14 to be separated in a later process.例文帳に追加

本発明の検査用基板１０は、信号送受信機能を有するＬＳＩ１１が実装されたＰＫＧ基板１２と、割り基板１３とが、後の工程で切り離される切り離し線１４を介して一体化されている。 - 特許庁

To provide a semiconductor integrated circuit, a portable module and a message communication method, capable of performing a process corresponding to each message even if a structure of the delivered message is different between the case of performing communication with an external device by a contact type and the case of performing the communication in a non-contact type.例文帳に追加

半導体集積回路において，外部装置と接触式または非接触式で通信を行う場合とで通信するメッセージの構造が異なっていても各々のメッセージに対応した処理を行う。 - 特許庁

The infrastructure includes an integrated suite of tools including a methodology development tool, multiple user interfaces including a methodology finder and a methodology browser, and an estimating tool that integrates the methodology content into the project planning process.例文帳に追加

インフラストラクチャは、方法論開発ツールと、方法論ファインダ及び方法論ブラウザを含む複数のユーザインタフェースと、方法論内容をプロジェクト計画プロセス内に統合する推定ツールとを含む統合された一揃いのツールを含む。 - 特許庁

To provide an impurity doping method and a fabrication method for memory device, insulated gate type semiconductor device and semiconductor device in a process for fabricating a semiconductor device such as semiconductor integrated circuit.例文帳に追加

半導体集積回路等の半導体装置を作製する工程における不純物ドープ方法、メモリ装置の作製方法、および絶縁ゲート型半導体装置の作製方法並びに半導体装置の作製方法に関する。 - 特許庁

To provide a method for creating photomask data by which design data can be easily converted into photomask data on forming an integrated circuit pattern through a sidewall leaving process, and to provide a method for manufacturing a photomask and a method for manufacturing a semiconductor device.例文帳に追加

側壁残しプロセスで集積回路パターンを形成する場合に、設計データからフォトマスクデータへ容易に変換することが可能なフォトマスクデータの作成方法、フォトマスクの製造方法、半導体装置の製造方法を提供すること。 - 特許庁

To reduce etching residue of a metal layer which constitutes the electrode of a capacitance element by eliminating depression caused by step coverage of etching in a process for fabricating a semiconductor integrated circuit device which performs thickness adjustment of an LOCOS film.例文帳に追加

ＬＯＣＯＳ膜の膜厚調整を行う半導体集積回路装置の製造方法において、エッチングの回り込みによる窪みの無い、その結果容量素子の電極を構成する金属層のエッチング残りの発生を少なくする。 - 特許庁

Particularly, the apparatus and the process are contemplated for the deposition of a metal-oxide film, such as a barium, strontium, titanium oxide (BST) film, on a silicon wafer to make integrated circuit capacitors useful in high capacity dynamic memory modules.例文帳に追加

特に、酸化バリウム、酸化ストロンチウム、酸化チタン（ＢＳＴ）フィルムのような金属酸化物フィルムをシリコン・ウエハ上に堆積して、高容量ダイナミック・メモリ・モジュールに有用な集積回路コンデンサを製作する装置および方法を企図している。 - 特許庁

This method for producing the 2,3'-bipyridyl-6'-one comprises reacting an acetylpyridine derivative with at least one of compounds represented by the general formula (II) to (V) to synthesize a bipyridine derivative, and then hydrolyzing the bipyridine derivative by an integrated process.例文帳に追加

アセチルピリジン誘導体と、一般式（ＩＩ）〜（Ｖ）で表される化合物の少なくとも１つを反応させてビピリジン誘導体を合成し、次いで一貫法で加水分解する工程を含む２，３'−ビピリジル−６'−オンの製造方法。 - 特許庁

The computing process for the 'reliability index' is seamlessly integrated with the increment authentication system so as to adjust the dialog between the increment access authentication system and the user according to the reliability of the user of the source discrimination request.例文帳に追加

本発明による「信頼性指標」の計算プロセスは、増分アクセス認証システムがユーザとの対話を元の識別要求でのユーザの信頼性に基づいて調整するように、増分アクセス認証システムにシームレスに統合される。 - 特許庁