「integrated process」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

This method for adjusting a timing in a semiconductor integrated circuit comprise a process for retrieving a part where it is possible to facilitate countermeasures to a hold error to be generated between flop flops and a hold error countermeasures part retrieving process for preventing any hold error to be generated between flop flops by applying a delay value for the hold error value to the optimal hold error countermeasures part.例文帳に追加

半導体集積回路におけるタイミング調整方法であって、フリップフロップ間に発生しているホールドエラー対策が適用可能な箇所を検索する工程と、最適なホールドエラー対策箇所に対してホールドエラー値分のディレイ値を与えて、フリップフロップ間に発生しているホールドエラーを解消するホールドエラー対策箇所検索工程とを含む。 - 特許庁

In the process cartridge separation method by which the process cartridge in which the photoreceptor storage container and the developer storage container are integrated is separated into the photoreceptor storage container and the developer storage container, a thread is formed on a coupling pin connecting the photoreceptor storage container and the developer storage container, and the coupling pin is pulled off by being unscrewed.例文帳に追加

感光体収納容器と現像剤収納容器とが一体となったプロセスカートリッジを感光体収納容器と現像剤収納容器とに分離するプロセスカートリッジ分離方法であって、感光体収納容器と現像剤収納容器とを結合する合体ピンにネジを切り込み、ネジを引き抜くことにより合体ピンを抜き取るプロセスカートリッジ分離方法。 - 特許庁

In the manufacturing process of the semiconductor integrated circuit using a multilayered wiring process, the wiring is formed of lower first-layer aluminum wiring 201, and upper second-layer aluminum wiring 202, and through holes 203 which electrically connect the aluminum wirings 201 and 202 to each other are disposed in an array-like (lattice-like) state.例文帳に追加

多層配線プロセスを用いた半導体集積回路の製造工程において、配線を下位層の第１層アルミ配線２０１と上位層の第２層アルミ配線により形成するとともに、この第１層アルミ配線２０１−第２層アルミ配線２０２間を電気的に接続するスルーホール２０３をアレイ状（格子状）に配置する。 - 特許庁

The image forming device using the image forming process of an electrophotographic system is provided with a lubricant supplying means 33 supplying lubricant 34 on the image carrier 11, and at least the lubricant supplying means 33 and a part whose life is the shortest out of the lives of consumables used in the image forming process are integrated.例文帳に追加

本発明では、電子写真方式の画像形成プロセスを利用した画像形成装置において、像担持体１１上に潤滑剤３４を供給する潤滑剤供給手段３３を備え、少なくとも潤滑剤供給手段３３と、画像形成プロセスに用いられる消耗品のうち最短寿命である部品とを一体化した。 - 特許庁

To provide a process for fabricating a semiconductor device in which the characteristics can be enhanced by planarizing a crystalline semiconductor film when mechanical chemical polishing is performed on the surface of the crystalline semiconductor film having an unsettled crystal orientation, and to provide an integrated circuit, an electrooptical apparatus and electronic apparatus fabricated by that process.例文帳に追加

結晶方位が一定でない結晶性半導体膜表面に機械的化学的研磨を行った際、結晶性半導体膜を平坦化し、半導体装置の特性を向上させることを可能とする、半導体装置の製造方法、そしてこの製造方法により得られた集積回路、電気光学装置、及び電子機器を提供する。 - 特許庁

The manufacturing method of a superconductive tape in an integrated process includes a process in which a substrate which is wound over a drum is heat-treated inside a reaction chamber and components composing a buffer layer including a superconductive tape supplied from the depositing chamber, a superconductive layer, a contact resistance reducing layer, and a protective layer are continuously vapor-deposited on the substrate and heat-treated.例文帳に追加

反応チャンバの内部で、ドラムに巻かれた基板を熱処理させ、蒸着チャンバから供給された超伝導テープを含む緩衝層、超伝導層、接触抵抗低減層、保護層を成す成分を前記基板上に連続的に蒸着させ、熱処理させることを特徴とする、一貫工程による超伝導テープ製造方法を提供する。 - 特許庁

To provide a method for manufacturing a microstructure by which a desired pattern can be fast and favorably formed in the process of forming a desired pattern by using a liquid material, and to provide an optical element, wiring, electronic element, integrated circuit and electronic appliance.例文帳に追加

液状材料を用いて所望のパターンを形成するときに、高速に且つ良好に所望パターンを形成することができる微細構造物の製造方法、光学素子、配線、電子素子、集積回路及び電子機器を提供する。 - 特許庁

In a process for manufacturing joint integrated circuit device, a gate oxide 530, a first transistor having a first gate 540, and a second transistor having a second gate 500 are successively formed on a semiconductor wafer substrate 510.例文帳に追加

本発明のプロセスでは、半導体ウエハ基板５１０上にゲート酸化物５３０を形成し、ゲート酸化物上に第１のゲート５４０を有する第１のトランジスタを形成し、またゲート酸化物上に第２のゲート５５０を有する第２のトランジスタを形成する。 - 特許庁

To achieve the manufacture by a standard semiconductor integrated circuit manufacture process, to eliminate the need of a high breakdown voltage device as the tunable capacity (varactor) of an LC tank circuit, and to improve noise characteristics.例文帳に追加

標準的な半導体集積回路の製造プロセスで製造可能であり、ＬＣタンク回路のチューナブル容量（バラクタ）として高耐圧デバイスを不要とし、かつノイズ特性の良好な電圧制御発振回路と半導体集積回路を提供すること。 - 特許庁

To provide a reactor for producing a synthesis gas integrated with an exhaust-heat recovery unit for performing a catalytic partial oxidation process, wherein a flow path from an outlet of a catalytic layer to an exhaust-heat recovery boiler is compact and a residence time of a synthesis gas is short, thereby keeping precipitation of produced carbon at a minimum.例文帳に追加

接触部分酸化法を実施するための反応器であって、触媒層出口から排熱回収ボイラーまでの流路がコンパクトで合成ガスの滞留時間が短く、カーボンの生成析出が最小限に抑えられるようにする。 - 特許庁

To provide a polishing method, which can polish the material to be polished with a high throughput, such as glass, semiconductors, dielectric substance/metal composite substances and integrated circuits, while supplying slurry on a polishing pad, and can increase the number of process wafers in the polishing pad.例文帳に追加

ガラス、半導体、誘電／金属複合体及び集積回路等の被研磨材を研磨パッド上にスラリーを供給しながら研磨をおこなう際に、スループットが高く、研磨パッドの処理ウェハー枚数を多く出来る研磨方法を提供する。 - 特許庁

Thereby, since the getter 38 is integrated with the one side supporting frame 30b in the stage where it is installed in the vacuum container, the process is not complicated as compared with a conventional one where the getter 38 is formed on the support frame 30b.例文帳に追加

そのため、真空容器内に配設される段階では、ゲッタ３８が一方の支持フレーム３０ｂと一体になっていることから、ゲッタ３８が支持フレーム３０ｂ上に設けられていた従来に比較して工程が煩雑になることはない。 - 特許庁

An organic or inorganic porous body 4 is made a skeleton and the electrolyte membrane 2 in which a polymer electrolyte 5 is filled in the pores 4a of the porous body 4 in the post-process and the gasket 3 made of a rubber-like elastic material are integrated in one body.例文帳に追加

また、有機または無機の多孔質体４を骨格とするとともに前記多孔質体４の細孔４ａ内に高分子電解質５を後工程で充填する電解質膜２とゴム状弾性材製のガスケット３とを一体化することにした。 - 特許庁

To provide each piece of service by a single process also to a terminal which uses a plurality of services by an identical virtual address and to attain reduction of costs related to service provision and integrated functions over the plurality of services.例文帳に追加

同一の仮想アドレスで複数のサービスを使用する端末装置に対しても各々のサービスを単一のプロセスで提供可能とし、もってサービス提供にかかるコストの低減や、複数のサービスにまたがった統合的な機能を実現すること。 - 特許庁

A plurality of capacitance libraries are prepared according to variations, for instance, wiring width, wiring film thickness, interlayer film thickness, in the manufacturing process for the semiconductor integrated circuit, and one among these capacitance libraries is appropriately selected according to object layout.例文帳に追加

例えば配線幅、配線膜厚や層間膜厚などの半導体集積回路の製造プロセスばらつきに応じて複数の容量ライブラリを準備し、これらの容量ライブラリの中から１つを対象レイアウトに応じて適切に選択する。 - 特許庁

To provide a semiconductor integrated circuit in which setting of reference voltage generated by a constant voltage generating circuit can be change even after a sealing process when information stored in a reference voltage information storing ROM is change.例文帳に追加

基準電圧情報格納ＲＯＭに記憶させる情報を変更するとき、封止工程後でも、定電圧発生回路が発生する基準電圧を、設定変更することができる半導体集積回路を提供することを目的とする。 - 特許庁

This porous molded SiC has an SiC coating layer formed by CVD process on the surface of a porous molded SiC article composed of a constitution structure comprising an SiC whisker skeleton integrated with SiC formed by the heat-treatment of a polycarbosilane.例文帳に追加

ＳｉＣウイスカーの骨格と、ポリカルボシランを熱処理して生成したＳｉＣとが一体化した組織構造からなる多孔質炭化珪素成形体の表面に、ＣＶＤ法によるＳｉＣ被膜が形成されてなる多孔質ＳｉＣ成形体。 - 特許庁

A weighting coefficient Kf is increased according to frequency of rotation speed fluctuation in which combustion level becomes a frequency calculation combustion level or more in a weighting coefficient Kf calculation process (S300), value of Lfa to be integrated is increased thereby (S400).例文帳に追加

重み付け係数Ｋｆ算出処理（Ｓ３００）では燃焼レベルが頻度算出燃焼レベル以上となる回転変動頻度の高さに応じて重み付け係数Ｋｆを大きくし、このことにより積算するＬｆａの値を増加させている（Ｓ４００）。 - 特許庁

To increase space in a memory area in which various control programs to be executed by a main CPU for executing the integrated control of Pachinko games are stored and to utilize the space for a new process for different specification.例文帳に追加

パチンコ遊技の総括的な制御を行うメインＣＰＵが実行するための各種制御プログラムが格納された記憶エリアに空き領域を増やし、この空き領域を別途の仕様のための新たな処理に利用することを可能とすること。 - 特許庁

To provide a semiconductor integrated circuit for drive-controlling a voice coil motor capable of being manufactured by a CMOS process in which seek operation, track follow operation and settling operation can be carried out by PWM control with desired control accuracy.例文帳に追加

シーク動作やトラックフォロー動作、セトリング動作をＰＷＭ制御で行なうことができるとともに、所望の制御精度を有しかつＣＭＯＳプロセスで製造することができるボイスコイルモータの駆動制御用半導体集積回路を提供する。 - 特許庁

To enable efficient RTL-simulation-based verification of logic functions and timings of a designed logic circuit, and corrections thereto according to the verification results in an upstream side of the design process, in semiconductor integrated circuit design.例文帳に追加

半導体集積回路の設計において、設計した論理回路の論理機能やタイミングをＲＴＬシミュレーションで効率的に検証できるようにするとともに、該検証結果に基づいて設計工程の上流側での修正を可能とする。 - 特許庁

The integrated circuit including a field plate resistance, on which a region increased so as to form a route of a metal conductor formed in the same layer as the metal layer forming a contact to the resistance is provided, is formed by a serial process step.例文帳に追加

抵抗への接触を形成する金属層と同じ層内に形成された金属導電体のルートを形成するための増加した領域を有するフィールドプレート抵抗を含む集積回路が、一連のプロセス工程で形成される。 - 特許庁

To provide a semiconductor device, and its manufacturing method, related to a memory where a ferroelectrics is used as a capacity insulating film, damages to an integrated circuit in a substrate are recovered in a thermal process in a short time, comprising a structure where no ferroelectrics deteriorates.例文帳に追加

強誘電体を容量絶縁膜に用いたメモリにおいて、基板中の集積回路の損傷を短時間の熱処理により回復し、しかも強誘電体の劣化の無い構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

A MOS transistor is used as a muting transistor to thereby suppress voltage fluctuation of a muting transistor terminal when switching to a muting state in a built-in muting circuit since saturation voltage becomes large in the manufacturing process of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の製造プロセスで飽和電圧が大きくなり、内蔵のミューティング回路におけるミューティング状態に切り換え時にミューティングトランジスタ端子の電圧変動を、ミューティングトランジスタにＭＯＳトランジスタを用いることで抑える。 - 特許庁

To provide a method for manufacturing a semiconductor device including an inspection process which relaxes the limitations of probe contact in probe inspection so that each chips of the semiconductor devices being in a state as a wafer can be suitably functionalized and integrated and can obtain an efficient inspection.例文帳に追加

ウェハ状態の半導体装置の各チップの高機能化、高集積化に適合できるように、プローブ検査時の針立ての制約を緩和し、かつ効率的な検査を実現できる検査工程を含む半導体装置の製造方法を提供する。 - 特許庁

In a third process, a sheet material 19 containing a synthetic resin in a molten state is stretched on the base material 15 to form a second sheet layer 12 and the first and second sheet layers 11 and 12 are integrated through the base material 15.例文帳に追加

そして第３工程において、溶融状態の合成樹脂を含むシート材料１９を基材１５上に伸ばして第２シート層１２を形成し、第１シート層１１と第２シート層１２とを基材１５を介して一体化させる。 - 特許庁

An editing process, in which the dead angle region of the solid shape data is removed, is carried out, then edited shape data are transformed into a common coordinate system and integrated, whereby the three-dimensional shape data having the less dead angle region can be restored.例文帳に追加

そして、立体形状データの死角領域を除去する編集処理を行った後、編集形状データを共通座標系に変換処理して統合することで死角領域の少ない３次元形状データを復元することができる。 - 特許庁

The light guide body 7 is formed by an integrated molding process so that the light source 6 may be included therein and the terminals 6a, 6a may be exposed outside, thereby the light source 6 is arranged always at a constant location against the light guide body 7.例文帳に追加

導光体７は光源６をその内部に含むように且つ端子６ａ，６ａがその外部に露出するように一体成形処理によって形成され、これにより、導光体７に対して光源６を常に一定の位置に配設する。 - 特許庁

The method includes a process in which a sheet-shaped article having an optional area is arranged on one surface or on both surfaces of a thermoplastic plastic net and thermoformed to be integrated with the net.例文帳に追加

本発明の成形品の製造方法は、熱可塑性プラスチック製の網の一面又は両面に、任意面積のシート状物品を配して熱成形し、熱可塑性プラスチック製の網及びシート状物品を一体化する工程を含むことを特徴とする。 - 特許庁

To provide a method for continuously and efficiently manufacturing a foamed elastic roller by performing such a process that a rubber compound is integrated with a shaft by a crosshead die to be molded into a roller shape and the molded one is foamed and vulcanized.例文帳に追加

ゴムコンパウンドをクロスヘッドダイによりシャフトと一体化させ、ローラー形状に発泡加硫させるまでの工程を、連続的且つ、省スペース、省力管理のもと、効率よく生産する発泡弾性ローラの製造方法を提供することにある。 - 特許庁

The polishing solution for metal used for chemical mechanical planarization in the production process of a substrate for semiconductor integrated circuit contains (A) an organic/inorganic composite particles, (B) quinoline carboxylic acid or its derivative, (C) an amino acid, and (D) an oxidizing agent.例文帳に追加

半導体集積回路用基板の製造工程における化学的機械的平坦化に用いられ、（Ａ）有機無機複合粒子、（Ｂ）キノリンカルボン酸又はその誘導体、（Ｃ）アミノ酸、及び（Ｄ）酸化剤を含有することを特徴とする金属用研磨液。 - 特許庁

Consequently, the Gunn diode GD and the Schottky diode SD can be integrated on the same substrate by a process requiring no heat treatment (annealing) of high temperature (600°C) without utilizing a conventional ion implantation technology or the contact layer of IMPATT diode.例文帳に追加

したがって、従来のようなイオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで、ガンダイオードＧＤとショットキーダイオードＳＤとを同一基板上に集積できる。 - 特許庁

To verify whether or not a part which should not be replaced is changed and to avoid being determined that a latch circuit, etc., not relating to logic is inconsistency in a re-order process when verifying a logical equivalence property of a net list after re-ordering in logical designing of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の論理設計においてリオーダー後のネットリストの論理等価性検証を行うとき、リオーダーによって行われたスキャンフリップフロップ回路の置き換えが論理等価性不一致と判定され、誤ったエラー表示がなされる。 - 特許庁

The process cartridge supports the above electrophotographic photoreceptor and at least one kind of means selected from a group of electrifying means, developing means and cleaning means as integrated and can be attached to and detached from an electrophotographic device.例文帳に追加

また、上記電子写真感光体と、帯電手段、現像手段、及びクリーニング手段からなる群より選ばれる少なくとも１つの手段とを一体に支持し、電子写真装置に着脱自在であることを特徴とするプロセスカートリッジである。 - 特許庁

Prior to a process for forming wiring after polishing or grinding the end face of an integrated grooved block, insulation layers 32, 35 of the end face of a thermoelectric element block 5 of an electrode-forming plane are selectively removed for flattening the end face.例文帳に追加

一体化溝入りブロックの端面を研磨または研削加工した工程後で配線を形成する工程前に、電極形成面の熱電素子ブロック５端面の絶縁樹脂層３２、５４を選択的に除去し端面を平坦化する工程を有する。 - 特許庁

To prevent interfacial delamination between an etching stopper layer and an SiOF film which are used when a wiring trench for buried wiring is formed, in a semiconductor integrated circuit device where the buried wiring is formed in an interlayer dielectric containing the SiOF film by a damascene process.例文帳に追加

ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。 - 特許庁

Although the conductive support structure 112 is formed by the same process as that used for forming a metal interconnection part in an element region 109 of the integrated circuit, a semiconductor element existing inside the element region 109 is not electrically connected.例文帳に追加

集積回路の素子領域（１０９）内に金属相互接続部を形成するために用いるのと同じプロセスを用いて、導電性支持構造（１１２）を形成するが、素子領域（１０９）内部にある半導体素子には電気的に結合しない。 - 特許庁

Included are a process of generating voltage waveform information by finding voltage waveforms of respective instances of the semiconductor integrated circuit at a power terminal according to circuit information 1001 and analyzing the voltage waveforms by the instances, a process of generating voltage abstracted information 1033 by abstracting the voltage waveform information 1031, and a process 1005 of calculating delay values of the instances according to the voltage abstracted information 1033.例文帳に追加

回路情報１００１に基づいて、前記半導体集積回路の各インスタンスの電源端子での電圧波形を求め、前記インスタンス毎の電圧波形を解析して電圧波形情報を形成する工程と前記電圧波形情報１０３１を抽象化し、電圧抽象化情報１０３３を形成する工程と、前記電圧抽象化情報１０３３に基づいて前記インスタンスについて遅延値を算出する工程１００５とを含む。 - 特許庁

To provide an apparatus and a method for designing semiconductor integrated circuits in which more realistic process variations can be taken into account when designed, increased performance and design convergence of a semiconductor integrated circuit can be provided without setting design margins that are more than needed, enhanced quality can be expected through the securement of necessary margins, simple calculations, and high-speed processing are attained.例文帳に追加

設計時に、より現実的なプロセスばらつきを考慮でき、必要以上の設計マージンを設定することなく、半導体集積回路の性能向上や設計収束性が期待でき、また必要なマージンの確保によって品質向上も期待できるとともに、計算が簡単で高速処理が可能な設計方法および半導体集積回路の設計装置を提供する。 - 特許庁

The semiconductor integrated circuit includes: a circuit that executes a predetermined process and a switching circuit that selects a power impedance, The switching circuit selects the power impedance, in accordance with a variation in voltage supplied to the circuit, so that a resonant frequency of the semiconductor integrated circuit is different from an operation frequency of the circuit.例文帳に追加

上記課題は、半導体集積回路であって、所定処理を実行する回路と、電源インピーダンスを切り換える切換回路と、前記切替回路は、前記回路に印加される電位の変動に応じて、前記半導体集積回路の共振周波数が前記回路の動作周波数から離れるように前記電源インピーダンスを切り替える半導体集積回路により達成される。 - 特許庁

To obtain an insulated gate N-channel field effect type transistor having high breakdown voltage and a high ESD endurance strength without increasing a process and a circuit, and the body potential of an element can be set freely without recourse to semiconductor substrate potential in a BiCMOS integrated circuit.例文帳に追加

ＢｉＣＭＯＳ集積回路において、工程や回路面積を増加させずに、高耐圧と高ＥＳＤ耐量を有し、素子のＢｏｄｙ電位を半導体基板電位によらず自由に設定できる絶縁ゲートＮチャネル電界効果型トランジスタを提供する。 - 特許庁

To provide a copper electroplating liquid composition which makes it possible to obtain sufficiently flat electroplating surfaces used for forming the wiring of integrated circuits, ameliorates the wasting of a polishing agent in a chemico-mechanical polishing process step and can enhance the flatness of polishing.例文帳に追加

本発明は、集積回路の配線形成に用いる充分に平坦な電気めっき面を得ることができ、化学機械研磨工程における研磨液の浪費を改善し、研磨の平坦性を高めることができる銅電気めっき液組成物を提供する。 - 特許庁

To provide a chain type key in which plural light transmission type key tops are integrated to one frame, the key having a high appearance quality and efficient productivity, by eliminating a manufacturing process of adhering paint, ink or the like to the opposing surfaces of adjacent key tops.例文帳に追加

隣接するキートップの対向面に塗料やインキ等を被着する製造工程が無く、外観品質が高くかつ高効率生産が可能な、複数の光透過型キートップが一つのフレームに一体化した連鎖型キーを製造する方法を提供する。 - 特許庁

To provide a light-emitting element assembly integrated (single chip) with a light-emitting element in which a regrowth process of a compound semiconductor layer is not required in structure and a protective means effective for breakdown due to overcurrent flow in the forward or reverse direction is provided.例文帳に追加

発光素子と一体化（１チップ化）され、構造上、化合物半導体層の再成長工程が不要であり、しかも、順・逆方向の過電流が流れることによって生じる破壊に対して有効な防護手段を有する発光素子組立体を提供する。 - 特許庁

The detection region 121, the slab type spectroscopic part 108, the light detection part 111, and the control circuit 114 are formed in one and the same manufacturing process by a heretofore known silicon processing technology, a light source 105 and the power source part are easily integrated by mounting.例文帳に追加

検出領域１２１，スラブ型分光部１０８，光検出部１１１、制御回路１１４は、公知のシリコン加工技術により同一の製造課程で形成可能であり、光源１０５や電源部は、装着することで一体化することが容易である。 - 特許庁