「interlayer structure」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To obtain a liquid crystal display panel having a structure in which an interlayer insulating film above a common electrode is selectively patterned to form a through hole without damaging an ITO film to be formed into the common electrode, and the common electrode and a common lead electrode are directly connected.例文帳に追加

コモン電極となるＩＴＯ膜を損傷することなく、コモン電極上部の層間絶縁膜を選択的にパターニングしてスルーホールを形成し、コモン電極とコモン引き出し電極とを直接接続した構造を備えた液晶表示パネル。 - 特許庁

A capacitor (C) has the MIM structure consisting of a lower electrode 33 formed in an electrode recess 29 of an interlayer insulating film 28, a dielectric film 35 formed on the lower electrode 33, and an upper electrode 36 formed on the dielectric film 35.例文帳に追加

キャパシタ（Ｃ）は、層間絶縁膜２８の電極溝２９内に形成された下部電極３３と、下部電極３３上に形成された誘電膜３５と、誘電膜３５上に形成された上部電極３６とからなるＭＩＭ構造を有している。 - 特許庁

To solve a problem in an optical detector using an SOG film as an interlayer insulating film that the bottom surface of an aperture does not become flat due to difference in film thickness generated at an upper structure layer of a light receiver, and thereby uniformity in the quantity of incident light is broken within the light receiver surface.例文帳に追加

層間絶縁膜としてＳＯＧ膜を用いる光検出器において、受光部の上部構造層で生じる膜厚差に起因して、開口部の底面が平坦にならず、受光部面内での入射光量の不均一が生じる。 - 特許庁

An interlayer insulation film 6 coating a ferroeelctric capacitor structure 1 formed by a platinum electrode layer 3, a PZT film 4, and an upper platinum electrode layer 5 is formed on a Si substrate 2 by a plasma CVD method to open a contact hole 6A.例文帳に追加

Ｓｉ基板２上に白金電極層３、ＰＺＴ膜４、上部白金電極層５をもつて形成された強誘電体キャパシタ構造１を覆って層間絶縁膜６をプラズマＣＶＤ法により形成し、コンタクトホール６Ａを開口する。 - 特許庁

A method for producing the intercalation compound material comprises the steps of: preparing a hexagonal oxide having a layered structure; bringing the prepared hexagonal oxide into contact with the carbon intercalant in the presence of an organic amine to enclose the carbon intercalant in an interlayer of the oxide.例文帳に追加

層状構造を有する六方結晶の酸化物を準備し有機アミンの存在下、前記膨張化物と炭素系インターカラントを接触させて前記酸化物の層間に炭素系インターカラントを封入して、層間化合物材料を製造する。 - 特許庁

The interlayer film for the glass laminate comprises 100 pts.wt. of a polyvinyl acetal resin and 25-100 pts.wt. of a plasticizer, and as the plasticizer contained is an oily saturated fatty acid ester formed by the esterification of a saturated fatty acid having a 16-20C branched structure.例文帳に追加

ポリビニルアセタール樹脂１００重量部と、可塑剤２５〜１００重量部とからなり、可塑剤として、炭素数が１６〜２０の分岐構造を有する飽和脂肪酸をエステル化した油状の飽和脂肪酸エステルを含有する、合わせガラス用中間膜。 - 特許庁

The silicon nano-sheet has a structure composed of a plurality of six-membered rings comprising silicon atoms and strung together as the basic skeleton, has sites to be bonded to a primary or secondary amine, and has an interlayer distance larger than that of the layered polysilane.例文帳に追加

本発明のシリコンナノシートは、ケイ素原子で構成された六員環が複数連なった構造を基本骨格とするシリコンナノシートであって、１級又は２級アミンと結合する部位を有するものであり、層間距離が層状ポリシランよりも広い。 - 特許庁

Hence, since the vibration control element 10 maintains horizontal rigidity without changing axial rigidity, earthquake force is largely born, the effect of vibration control is exhibited to control an interlayer deformation of the structure 1, and the relative rotation in the joint section between the column 2 and the beam 4 is made smaller.例文帳に追加

このため、制震要素１０が、軸剛性を変えずに水平剛性を保つので、地震力を大きく負担し、制震効果を発揮して、構造物１の層間変形を抑制し、柱２と梁４の接合部における回転変形を小さくする。 - 特許庁

Then, after a conductor film 23 and a metal film 24 covering the whole surface are formed, unnecessary portion on the interlayer insulating film 19 is polished and removed by CMP method to form the MISFET provided with the metal gate electrode of damascene structure.例文帳に追加

そして、全面を被覆する導電体膜２３およびメタル膜２４を形成した後、ＣＭＰ法により層間絶縁膜１９上の不要部分を研磨除去しダマシン構造のメタルゲート電極を備えたＭＩＳ型ＦＥＴを形成する。 - 特許庁

In a structure for connecting a switching element to a pixel electrode via contact holes 43a, 43b, 43c and 43d formed in an interlayer insulation film on an active matrix substrate 13, the positions of respective contact holes 43a, 43b, 43c and 43d are irregularly arranged among a plurality of pixel regions 32a, 32b, 32c and 32d.例文帳に追加

アクティブマトリクス基板１３上の層間絶縁膜に形成したコンタクトホール４３ａ，４３ｂ，４３ｃ，４３ｄを介して、スイッチング素子と画素電極とを接続する構造において、複数の画素領域３２ａ，３２ｂ，３２ｃ，３２ｄ間でそれぞれのコンタクトホール４３ａ，４３ｂ，４３ｃ，４３ｄの位置を不規則に配置する。 - 特許庁

This dew condensation-preventing device for a greenhouse 12 at least whose ceiling portion 17 has a double layered structure comprising transparent films or transparent plates has a dry air-charging means 22 for charging dry air into an interlayer space 20 between the two layers.例文帳に追加

少なくとも天面部１７を透明フィルムまたは透明板で２層構造としたグリーンハウス１２において、前記２層間の層間空間２０に乾燥空気を供給する乾燥空気供給手段２２とを有するグリーンハウス用結露防止装置。 - 特許庁

A polysilicon layer 6 connected to a gate electrode is formed on a silicon substrate 7, an interlayer insulating film 5 is formed thereupon, and further the bonding pad where a metal layer 2, 3, 4, having a three-layer structure, is contacted directly and laminated, is formed thereupon.例文帳に追加

シリコン基板７上にゲート電極につながる多結晶シリコン層６が形成され、その上に層間絶縁膜５が形成され、さらにその上に３層構造のメタル層２，３，４が直接接触して積層されたボンディングパッドが形成されている。 - 特許庁

A structure on which the MOS capacitor 4 and the transistor 3 are formed has an interlayer insulating membrane 120, and a contact electrode 126 connects the source/drain 118 of the cell transistor 3 or the storage node electrode 114 of the MOS capacitor 4.例文帳に追加

ＭＯＳキャパシター４及びセルトランジスター３が形成された構造物には層間絶縁膜１２０を有し、コンタクト電極１２６は、セルトランジスター３のソース／ドレーン１１８またはＭＯＳキャパシター４のストレージノード電極１１４を連結する。 - 特許庁

The semiconductor integrated circuit device includes an MIM structure capacitor connected between power supply potential electrode wiring and ground potential electrode wiring via at least one layer of interlayer connecting wiring.例文帳に追加

本発明の実施の一形態に係る半導体集積回路装置は、電源電位電極配線と接地電位電極配線との間に、それぞれ少なくとも一層の層間接続配線を介して接続されたＭＩＭ構造キャパシタを備えているものである。 - 特許庁

To provide a construction structure for a platelike building member in which a stress applied on a platelike building member is small even if an interlayer displacement arises in a skeleton and only a broken platelike building member can be exchanged even when the platelike building member is broken.例文帳に追加

躯体に層間変位が生じても板状建材に加えられる応力が小さいと共に、１枚の板状建材が破損した場合でもその板状建材だけを交換することができる板状建材の施工構造を提供する。 - 特許庁

Then, after a first opening 50 for a lower electrode contact is formed in the ferroelectric thin film 46, a first recovery anneal is performed at a first structure 100 having the semiconductor substrate, the first interlayer insulating film, and the ferroelectric capacitor.例文帳に追加

次に、強誘電体薄膜４６に下部電極コンタクト用の第１開口部５０を形成した後、半導体基板と、第１層間絶縁膜と、強誘電体キャパシタとを備える第１構造体１００に対して、第１の回復アニールを行う。 - 特許庁

In the sheet for receiving the thermal transfer image in which the interlayer and the dye acceptance layer are stacked in this order on at least one face of the substrate, the interlayer is made of self-crosslinking polyhydroxy polyurethane resins derived by the reaction of a five-membered ring cyclic carbonate compound and an amine compound, and have a masking isocyanate group in the structure as a main component.例文帳に追加

基材の少なくとも一方の面に、中間層と染料受容層とをこの順に積層した熱転写受像用シートにおいて、上記中間層が、５員環環状カーボネート化合物とアミン化合物との反応から誘導された、その構造中にマスキングされたイソシアネート基を有する自己架橋型ポリヒドロキシポリウレタン樹脂を主成分としてなることを特徴とする熱転写受像用シート。 - 特許庁

The film for membrane structure 10 comprises a film substrate 12, an interlayer 16, and a photocatalyst layer 14, wherein the film substrate 12 contains a specific fluorocarbon resin such as an ethylene-tetrafluoroethylene copolymer or the like, the interlayer 16 contains an organic-inorganic hybrid polymer, and the mass remaining ratio of the organic-inorganic hybrid polymer is from 50 to 80% at 500°C measured by thermogravimetric analysis.例文帳に追加

フィルム基材１２と中間層１６と光触媒層１４とを有する膜構造物用フィルム１０において、フィルム基材１２がエチレン−テトラフルオロエチレン共重合体等の特定のフッ素樹脂を含み、中間層１６が有機無機ハイブリッドポリマーを含む層であり、有機無機ハイブリッドポリマーが、熱重量分析によって測定される５００℃における質量残存率が５０〜８０％のポリマーである。 - 特許庁

The method for forming the contact structure comprises the steps of: forming an interlayer insulating film on a semiconductor substrate; forming a contact hole by patterning the interlayer insulating film and exposing the predetermined region of the semiconductor substrate; and forming the contact spacer on the side wall of the contact hole by the use of a depositing method having a depositing direction slanted to the main surface of the semiconductor substrate.例文帳に追加

本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。 - 特許庁

To provide a cleaning method which forms a structure having an interlayer insulating film and a reflection preventing film provided on a semiconductor substrate after a heat treatment, and polishes the structure then to clean, wherein foreign matters such as particle grains and metal contaminants can be suppressed from adhering to a cleaning surface.例文帳に追加

熱処理の後に半導体基板上に設けられた層間絶縁膜および反射防止膜を有する構造を形成し、その構造を研磨した後に行う洗浄方法において、パーティクル粒子および金属汚染物質のような異物が洗浄面に付着することを抑制することが可能な洗浄方法を提供すること。 - 特許庁

A contact hole formed in an interlayer insulating film 36 covering a MOS transistor and a trench isolating structure 41 reaches part of the source-drain area 34 of the transistor and part of the structure 41 and an electrode plug 49 for contact which is brought into contact with the area 34 is formed in the opening of the contact hole.例文帳に追加

ＭＯＳ型トランジスタおよびトレンチ分離構造４１を覆う層間絶縁膜３６中に形成されたコンタクトホールが、ＭＯＳ型トランジスタのソース・ドレイン領域３４の一部およびトレンチ分離構造４１の一部に達し、その開口部内にソース・ドレイン領域３４に接触するコンタクト用電極プラグ４９が形成されている。 - 特許庁

To provide a layered structure, especially for a printed wiring board, that prevents a reduction in resolution and achieves excellent adhesion to an underfill resin section and a molded resin section, while keeping the coefficient of linear thermal expansion of the entire photosensitive resin layer as low as possible, and to provide a photosensitive dry film used as a solder resist, an interlayer resin insulation layer or the like in the layered structure.例文帳に追加

感光性樹脂層全体として線熱膨張係数をできるだけ低く維持できると共に、解像性の低下もなく、アンダーフィル樹脂部やモールド樹脂部との密着性に優れた積層構造体、特にプリント配線基板等の積層構造体、及びそのソルダーレジストや層間樹脂絶縁層等として用いられる感光性ドライフィルムを提供する。 - 特許庁

In the method for fabricating a dynamic random access memory having a data storage capacitor structure and a data transfer gate, a dummy gate member 13 wider than the transfer gate 12 is formed together with the transfer gate 12 contiguously to the end of an array of the transfer gate 12 prior to a step for forming the capacitor structure 16 on the transfer gate 12 through an interlayer dielectric.例文帳に追加

データ蓄積用のキャパシタ構造及びデータのトランスファゲートを有するダイナミックランダムアクセスメモリの製造に関し、トランスファゲート１２上方に層間絶縁膜１２を介してキャパシタ構造１６を形成する前の工程において、トランスファゲート１２配列の端部に隣接してトランスファゲート１２より幅広のダミーゲート部材１３をトランスファゲート１２と共に形成する。 - 特許庁

The contact hole which is formed in an interlayer insulating film 36 covering a MOS type transistor and a trench isolation structure 41 extends to a part of the source/drain region 34 and a part of the trench isolation structure 41 of the MOS type transistor, and an electrode plug 49 for contact which is in contact with the source/drain region 34 is formed in an aperture part of the contact hole.例文帳に追加

ＭＯＳ型トランジスタおよびトレンチ分離構造４１を覆う層間絶縁膜３６中に形成されたコンタクトホールが、ＭＯＳ型トランジスタのソース・ドレイン領域３４の一部およびトレンチ分離構造４１の一部に達し、その開口部内にソース・ドレイン領域３４に接触するコンタクト用電極プラグ４９が形成されている。 - 特許庁

To provide an extrusion molded cement plate mounting structure whereby a plurality of extrusion molded cement plates can be mounted in a single operation and interlayer displacement can be absorbed without formation of a large-weight, large-strength frame and flexible joints.例文帳に追加

個々の押出し成形セメント板を一体に剛接合して大型パネルを製作すると、層間変位を大型パネル同士の間で吸収しなければならず、大重量に耐える柔接合部の構成が必要となり、メンバー、フレームが大きく且つ大重量になる。 - 特許庁

To provide a semiconductor device and a method of manufacturing the semiconductor device, that can improve coverage of a wiring layer formed at a contact hole aperture in a plurality of contact holes which are formed close to the interlayer insulation film and obtain a contact structure having higher reliability.例文帳に追加

層間絶縁膜中に近接して形成された複数のコンタクトホールにおいて、コンタクトホール開口部に形成する配線層の被覆性を向上させ、高信頼性を有するコンタクト構造を得ることが可能な半導体装置とその製造方法を提供する。 - 特許庁

Since internal stress caused when heat treatment is performed can be reduced by forming the light shielding layer 120 using the three layered structure and tensile stress between the light shielding film 120 and the interlayer insulating film or the semiconductor layer is reduced, the occurrence of the cracks can be prevented.例文帳に追加

遮光膜１２０を三層構造とすることで、熱処理の際に発生する内部ストレスを減少させることができ、遮光膜１２０と層間絶縁膜や半導体層との間の引っ張り応力が低減されるため、クラックの発生を防止することができる。 - 特許庁

The transflective liquid crystal device has a liquid crystal layer interposed between a color filter substrate provided with a unit pixel constituted of a plurality of sub pixels and having colored layers of G, R and B and an element substrate having an interlayer insulating film forming a multi gap structure.例文帳に追加

半透過反射型の液晶装置は、複数のサブ画素により構成される単位画素を備え、Ｇ、Ｒ、Ｂの各着色層を有するカラーフィルタ基板と、マルチギャップ構造を形成する層間絶縁膜を有する素子基板との間に液晶層を挟持してなる。 - 特許庁

The multilayer wiring structure has a lower layer conductor wiring 12 and an upper layer conductor wiring 14 insulated from each other by an interlayer insulation film 13 provided with a via hole 15 for electrically conducting two conductor wiring layers.例文帳に追加

多層配線構造は、層間絶縁膜１３によって相互に絶縁された下層導体配線１２と上層導体配線１４とを有し、当該２層の導体配線層の電気的導通を取るために層間絶縁膜１３にヴィアホール１５が設けられている。 - 特許庁

To provide a manufacturing method for an electronic component packaging structure, in which an electronic component is embedded in an interlayer insulation film on a wiring substrate, for easily eliminating difference in level resulting from the thickness of the electronic component to obtain a flat surface.例文帳に追加

電子部品が配線基板上の層間絶縁膜に埋設された構造を有する電子部品実装構造において、電子部品の厚みに起因する段差を容易に解消して平坦化することができる電子部品実装構造の製造方法を提供する。 - 特許庁

A position corresponding to a light reception section 52 in a wiring structure layer 90, where the interlayer insulating film made of SOG, or the like and an Al layer are laminated, is etched back to form the opening 120.例文帳に追加

ＳＯＧ等からなる層間絶縁膜とＡｌ層とが積層された配線構造層９０の受光部５２に対応する位置をエッチバックして開口部１２０を形成した後、ＣＶＤ法によりシリコン窒化膜１３０を開口部１２０の側壁面及び底面に堆積する。 - 特許庁

At least one of the first magnetic portion, and the second magnetic portion includes a first magnetic layer having a positive magnetic strain which adjoins the barrier layer, a second magnetic layer, and a multilayer structure having an interlayer between the first magnetic layer and the second magnetic layer.例文帳に追加

第１の磁性部分及び第２の磁性部分のうち少なくとも一方が、バリア層に隣接する正の磁気ひずみを有する第１の磁性層と、第２の磁性層と、第１の磁性層と第２の磁性層の間の中間層とを有する多層構造を含む。 - 特許庁

Conductor patterns 31U, 41U, and 51U are formed in the +Z direction, and wiring boards 30U, 40U, and 50U which are formed with through holes and solder bumps of an interlayer conductive connection structure are located in order on the +Z-direction side of a double-sided wiring board 20.例文帳に追加

＋Ｚ方向側に導体パターン３１Ｕ，４１Ｕ，５１Ｕが形成されるとともに、層間導通接続構造であるスルーホールと半田バンプが形成された配線基板３０Ｕ，４０Ｕ，５０Ｕが、両面配線基板２０の＋Ｚ方向側に順次配置される。 - 特許庁

The NAND flash memory has a structure that a silicon nitride film 21 is formed as a spacer in the side wall of an interlayer insulating film 20 in a contact hole 8 between the gate electrodes 5, 5 of a memory cell region 2 and the contact hole 9 of a high voltage resistance transistor 6 in the peripheral circuit region 3.例文帳に追加

ＮＡＮＤフラッシュメモリで、メモリセル領域２のゲート電極５、５間のコンタクトホール８と周辺回路領域３の高耐圧トランジスタ６のコンタクトホール９とに、層間絶縁膜２０の側壁にスペーサとしてのシリコン窒化膜２１を形成する構成である。 - 特許庁

The capacitors comprise opposed electrodes 3, 6 made by using the first and the second interconnection layers of in the multilyer interconnection structure, while a dielectric film comprises a silicon oxide film 5 (an interlayer insulating film) between the first and the second interconnection layers.例文帳に追加

キャパシタは、多層配線構造での第１層目の配線層と第２層目の配線層により対向電極３，６を構成するとともに、第１層目の配線層と第２層目の配線層との間のシリコン酸化膜（層間絶縁膜）５を誘電膜としている。 - 特許庁

The method further comprises the steps of anisotropically etching a silicon substrate 1 from this state to form a cavity 2, thereby forming an original shape of the membrane structure 9 having an insulating film 3 made of a silicon oxide, an interlayer dielectric 5 and the protective film 8 made of a silicon nitride as structural elements.例文帳に追加

この状態からシリコン基板１の異方性エッチングを行って空洞２を形成することにより、酸化ケイ素より成る絶縁膜３、層間絶縁膜５及び窒化ケイ素より成る保護膜８を構成要素としたメンブレン構造体９の原形を形成する。 - 特許庁

To provide a manufacturing method of organic electroluminescence (EL) device and an organic EL device capable of preventing the occurrence of failure due to contact hole when using such a structure that a pixel electrode is connected with a transistor element via the contact hole formed in an interlayer insulation film.例文帳に追加

層間絶縁膜に形成されたコンタクトホールを介してトランジスタ素子に画素電極を接続した構造を採用した際、コンタクトホールに起因する不具合の発生を防止可能な有機ＥＬ装置の製造方法、および有機ＥＬ装置を提供すること。 - 特許庁

The semiconductor device is formed by forming an I/O buffer circuit pattern 2 on a semiconductor substrate 4, forming a through hole 10 for connecting the I/O buffer circuit pattern and the pad to an interlayer insulating film, and forming a first layer pad 8 of a double structure of an n-th metal wiring layer.例文帳に追加

半導体基板４上にＩ／Ｏバッファ回路パターン２を形成し、層間絶縁膜にＩ／Ｏバッファ回路パターンとパッドを接続するためのスルーホール１０を形成し、第ｎ番目の金属配線層にて２重構造の１重目のパッド８を形成する。 - 特許庁

The seal ring 104 includes seal vias 123a and 123b neighboring each other, for example, in the interlayer insulating film 107, and having a line shaped structure, and the both seal vias 123a and 123b are connected to a same seal wiring 122 constituting the seal ring 104.例文帳に追加

シールリング１０４は、例えば層間絶縁膜１０７において互いに隣り合うライン状構造のシールビア１２３ａ及び１２３ｂを含み、シールビア１２３ａ及び１２３ｂのそれぞれはシールリング１０４を構成している同一のシール配線１２２に接続されている。 - 特許庁

This integrated circuit is constituted of a multiple wiring structure having three layers or more includes ground wirings 103, 108 made into a first wiring layer 107a, signal wirings 101, 106 made in a third wiring layer, an insulating part made in a second wiring layer 107, and dielectric bodies of interlayer film regions 102, 109 including interlayer films 111a and 111b between these wiring layers.例文帳に追加

３層以上の多層配線構造を有する集積回路において、第１配線層１０７ａに設けられた配線１０３及び１０８を接地線とし、第３配線層に設けられた配線１０１及び１０６を信号線とし、第２配線層１０７ｂの絶縁体部分及びこれらの配線層間の層間膜１１１ａ及び１１１ｂを含む層間膜領域１０２及び１０９を誘電体とする伝送線路を構成する。 - 特許庁

This wiring structure 40 is constituted by a lower wiring 44 formed on a base insulating film 42, an interlayer insulating film 46 formed on the wiring 44, a contact 48 which penetrates the layer 46, an upper wiring 50 connected with the wiring 44 via the contact 48.例文帳に追加

本配線構造４０は、下地絶縁膜４２上に形成された下層配線４４と、下層配線４４上に成膜された層間絶縁膜４６と、層間絶縁膜４６を貫通するコンタクト４８と、コンタクト４８を介して下層配線４４と接続された上層配線５０とを備える。 - 特許庁

To provide a manufacturing method of a semiconductor device, which forms a highly reliable wiring structure by solving the problem at the time of using xerogel or fluororesin for the interlayer insulating film between wirings for reducing the interwiring capacitance, the problem, when misalignment occurs, and others.例文帳に追加

配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスアライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。 - 特許庁

Since an insulation film containing hydrogenation polysiloxane is employed as the interlayer insulation film 103 and etching is carried out using etching gas containing at least fluorocarbon gas and oxidation based gas, such a structure as the deterioration layer 105 of hydrogenation polysiloxane on the processing surface is thick at the upper part and thin at the lower part is obtained.例文帳に追加

水素化ポリシロキサンを含む絶縁膜を層間絶縁膜１０３として用い、エッチングガスとしてフロロカーボンガスと酸化系ガスを少なくとも含むエッチングにより加工するため、水素化ポリシロキサンの加工面での変質層１０５が上部で厚く、下部で薄い構造が得られる。 - 特許庁

After the reinforced seed layer is subjected to an electroless copper plating to fill the contact hole 14 and the inside of the wiring groove 15 with copper, a copper film exposed to the interlayer insulating film of the second layer is removed to form an embedded wiring having a dual-damascene structure.例文帳に追加

補強されたシード層１７Ａの上に銅の電解めっきを行なって、コンタクトホール１４及び配線溝１５の内部に銅膜を充填した後、第２層の層間絶縁膜の上に露出している銅膜を除去してデュアルダマシン構造を有する埋め込み配線を形成する。 - 特許庁

The synthetic resin molding has a three-layer structure composed of a front surface layer 5 formed of the first synthetic resin composition 2, a back surface layer 6 formed of the second synthetic resin composition 3 and the interlayer layer sheet 1 formed in an interface between the front surface layer 5 and the back surface layer 6 and integrated with the front surface layer 5 and the back surface layer 6.例文帳に追加

第１の合成樹脂組成物２よりなる表面層５と、第２の合成樹脂組成物３よりなる裏面層６と、表面層５と裏面層６との界面に設けられて表面層５及び裏面層６と一体となった界面層シート１の３層構造となっている。 - 特許庁