「level-shift」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

In the case of determining whether a normal shift level switch is normal in the step 21, in the step 22, a range command RNGN from the switch is read, and a panel switch is erased from a navigation input screen not to give a range command by the switch.例文帳に追加

21で常用のシフトレバースイッチが正常と判定する場合、22で、当該スイッチからのレンジ指令ＲＮＧＮ を読み込むと共に、ナビゲーション入力画面からパネルスイッチを消去してこれらによるレンジ指令が行えないようにする。 - 特許庁

Opposite input voltages are applied to the gates of the N-type transistors 26 and 36 in the first and second circuits, and potentials having a level shift are outputted from the drains of the N-type transistors 26 and 36 in the first and second circuits.例文帳に追加

第１，第２の回路の各々のＮ型トランジスタ２６，３６のゲートに相反する入力電位が印加され、第１，第２の回路の各々のＮ型トランジスタ２６，３６のドレインよりレベルシフトされた出力電位が出力される。 - 特許庁

Difference of a set pulse signal and a reset pulse signal subjected to level shift to the side of reference potential at the gate control terminal of a switching element is integrated and transmitted as a signal for controlling normal on/off state when a specified integration value is reached.例文帳に追加

スイッチング素子のゲート制御端子の基準電位を基準とする電位側へとレベルシフトされた、セットパルス信号及びリセットパルス信号を、其々の差分を取り、積分し、規定の積分値以上の場合に、正規のオン・オフ状態を制御する制御信号として伝達する。 - 特許庁

To provide an optical disk reproducing apparatus in which an accurate track pulse signal can be generated by obtaining always an envelop signal of a constant amplitude level even if modulation degree of a RF signal is reduced more than lens shift and performance of reproducing operation and seek operation can be improved.例文帳に追加

ＲＦ信号の変調度がレンズシフトにより低下しても常に一定の振幅レベルのエンベロープ信号を得て、正確なトラックパルス信号を生成でき、再生動作やシーク動作の性能を向上できる光ディスク再生装置を提供する。 - 特許庁

Thus, it is possible to quickly discharge the battery in the high vehicle speed region, and to suppress shift of the rate (SOC) of the charging capacity to high level based on the charging of the battery with a regenerative power when an accelerator is turned off in the high vehicle speed region.例文帳に追加

これにより、高車速領域においてバッテリの放電を迅速に行なうことができ、高車速領域でアクセルオフ時の回生電力によるバッテリの充電に基づいて充電容量の割合（ＳＯＣ）が高めに推移するのを抑制することができる。 - 特許庁

The gain control amplifier 10 of this automatic gain controlling circuit receives a control signal generated by applying set voltage to the amplitude of the output of a differential signal processing circuit 20 detected by a peak detecting circuit 30 from a level shift circuit 40 by a controlled input terminal 11.例文帳に追加

この自動利得制御回路の利得制御アンプ１０は、レベルシフト回路４０から、ピーク検出回路３０により検出した差動信号処理回路２０の出力の振幅に設定された電圧を加えることにより生成された制御信号を、制御入力端子１１にて受ける。 - 特許庁

The data signal Data1 and the strobe signal Stb1 are latched by the flip-flop 26, 27 in response to a rising edge of a clock signal CLK1a to reduce a jitter generated by every part up to the level shift circuit 23, 24 and outputted to a driver circuit 28, 29.例文帳に追加

データ信号Ｄａｔａ１，ストローブ信号Ｓｔｂ１は、フリップフロップ２６，２７によって、クロック信号ＣＬＫ１ａの立ち上がりエッジに応答してラッチされ、レベルシフト回路２３，２４までに発生したジッタ成分が除去されてドライバ回路２８，２９に出力される。 - 特許庁

Therefore, in the beginning of the shift of the first microcomputer 11 to the ordinary mode, for example, a driving current IOS of an ordinary level is supplied only to the first microcomputer 11 and that current IOS does not exceeds the power rating of a small power transistor TrS.例文帳に追加

従って、例えば第１マイコン１１の通常モードへの移行当初には、唯一第１マイコン１１にのみ通常レベルの駆動電流ＩＯＳが供給され、その電流ＩＯＳが小電力トランジスタＴｒＳの電力定格を越えることはない。 - 特許庁

A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.例文帳に追加

また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁

The level shift circuit is provided with a p-channel MOS transistor(TR) M1 1 that configures a current source, n-channel MOS TRs M13, M14 that configure a current mirror, a p-channel MOS TR M12 for logical input and p-channel MOS TRs M15, M16 acting like a voltage limiter to limit the output voltage.例文帳に追加

電流源を構成するｐ型ＭＯＳトランジスタＭ１１と、カレントミラーを構成するｎ型ＭＯＳトランジスタＭ１３，Ｍ１４と、論理入力するｐ型ＭＯＳトランジスタＭ１２と、出力電圧を制限する電圧リミッタとなるｐ型ＭＯＳトランジスタＭ１５，Ｍ１６を設ける。 - 特許庁

A source follower circuit consisting of level shift transistors 10a, 10b, resistor elements 12a, 12b, and constant current source transistors 11a, 11b is inserted into the way of a feedback path from the drain terminal of one oscillation transistor to the gate terminal of the other oscillation transistor.例文帳に追加

レベルシフト用トランジスタ１０ａ、１０ｂ、抵抗素子１２ａ、１２ｂ、および定電流源トランジスタ１１ａ、１１ｂからなるソースフォロワ回路を、発振トランジスタのドレイン端子から他方の発振トランジスタのゲート端子への帰還経路の途中に挿入する。 - 特許庁

When a photodiode 10 detects the light of an optical signal, the level shift circuit 60 generates a voltage signal S12, by shifting a voltage signal S1 outputted from the transfer impedance amplifier 14 in a direction opposite to the vibration direction, which is the direction of the change of the signal S1.例文帳に追加

レベルシフト回路６０は、フォトダイオード１０で光信号の光を検知した場合に、トランスインピーダンスアンプ１４の出力である電圧信号Ｓ１が変化する方向である振動方向とは逆の方向に、電圧信号Ｓ１をシフトして、電圧信号Ｓ１２を生成する。 - 特許庁

The controller is provided with an engine rotation control section 50a performing control of restricting an engine rotation for lowering the reduction gradient of release side clutch capacity to a level lower than that when a driver performs the accelerator operation in inertia phase than in normal coasting shift without accelerator operation.例文帳に追加

イナーシャフェーズに運転者のアクセル操作が行われた場合、アクセル操作の無い通常コースト変速時よりも解放側クラッチ容量の減少勾配を小さくするエンジン回転抑制制御を実行するエンジン回転抑制部５０ａを備える。 - 特許庁

Drain electrodes 17a, 17b of high withstand voltage NMOSFETs 12a, 12b, which are level shift devices, are provided inside the high withstand voltage junction terminal structure 34, and a gate electrode and a source electrode of the NMOSFETs are provided outside the high withstand voltage junction terminal structure 34.例文帳に追加

レベルシフト素子である高耐圧ＮＭＯＳＦＥＴ１２ａ，１２ｂのドレイン電極１７ａ，１７ｂを高耐圧接合終端構造３４の内側に設けるとともに、そのゲート電極およびソース電極を高耐圧接合終端構造３４の外側に設ける。 - 特許庁

This device (1) includes a level changing device (6) amplifying or attenuating the input signal xLOG(k) to generate a first intermediate signal A that falls within a compressed argument range of the mathematical function, and a correction signal shiftLOG dependent on the amplification or attenuation of the input signal xLOG(k).例文帳に追加

本発明の装置(1)は、入力信号(xLOG(k))を増幅、減衰することで数学的関数の絞られた引数の範囲内にある第1の中間信号(A)と入力信号(xLOG(k))の増幅、減衰による訂正信号(shift_LOG)を生成するレベル変更装置(6)を含む。 - 特許庁

Future personnel issues include the following regarding the approximately 30 part-time employees that were hired as non-regularly employed persons during a sudden personnel increase to respond to increased production: the improvement of their employment conditions; through their development, increasing the level of acknowledgement from other employees; and increasing a shift of these part-time employees to become permanent employees.例文帳に追加

今後の人材に関する課題として、増産対応の為、急遽増員していった非正規雇用にあたるパート社員が30名程度おり、その方達の雇用条件をいかに改善し、育成することで他の社員からも認知され、正社員に移行していくかということを挙げている。 - 経済産業省

Manufacturing and sales clearly comprise the bulk of offshore operations. In the R&D sector, however, which represents an upstream part of the manufacturing process with comparatively high added value, companies have just started to shift their operations abroad, and the level has yet to reach that of production bases.例文帳に追加

この図からは、進出のほとんどは①の製造・販売部門であり、比較的付加価値が高く製造プロセスの上流にあたる③の研究開発部門については近年進出が始まっているものの、生産拠点ほど進んでいないことがうかがえる。 - 経済産業省

This EU-level policy shift has also impacted on the policies of national administrations, with a cost breakdown of employment measures in continental European countries since 1997 revealing an increasing share of spending on active labor market policies (Fig.3.1.2).例文帳に追加

こうしたＥＵレベルでの政策転換は各国政府の政策にも影響を及ぼしており、1997年以降の欧州大陸諸国における雇用対策費の内訳を見ると、積極的労働政策関連支出のシェアが高まる傾向にある（第３―１―２図）。 - 経済産業省

A shift from an investment and export-led economy to a domestic demand-led economy can be expected to ensure a stable foundation for autonomic growth, and it seems that in order to do this it is important to work to resolve the problem of disparities, which is one of the distortions brought about by a high level of growth.例文帳に追加

また、投資・輸出主導の経済から内需主導型経済への転換により、安定した自律的成長基盤を確保することが期待され、そのためにも、高成長がもたらした歪みの一つである格差問題の解決を図ることは重要であると考えられる。 - 経済産業省

A level shift circuit 200 consisting of a reference generating part 220 for generating a reference voltage with the potential of the low potential side terminal of the differential transistor as reference potential and a voltage shift part 210 made to operate by the reference voltage and for performing voltage drop is inserted as a means for operating the differential transistor outside the stable operation area, and Vds applied to the differential transistor is thereby determined.例文帳に追加

安定動作領域外で差動トランジスタを動作させる手段として、差動トランジスタの低電位側端子の電位を基準電位としてリファレンス電圧を発生するリファレンス発生部２２０と、差動トランジスタよりも高電位側に挿入され、リファレンス電圧により動作して電圧降下を行う電圧シフト部２１０と、からなるレベルシフト回路２００を挿入し、これにより差動トランジスタにかかるＶｄｓを決定する構成とする。 - 特許庁

Control voltages ct12, ct13 respectively having an amplitude [2×VDD] are inputted from the level shift circuits 12, 13 to nodes QA, QB in the charge pump circuit 11.例文帳に追加

チャージポンプ回路１１のノードＱＡ，ＱＢにレベルシフト回路１２，１３から振幅［２×ＶＤＤ］を有する制御電圧ｃｔ12，ｃｔ13が入力されるので、ノードＰＡ，ＰＢが電位［２×ＶＤＤ］となった場合でも、ｐＭＯＳトランジスタＭＰ２，ＭＰ４がオフ状態に保たれ、同ｐＭＯＳトランジスタＭＰ２，ＭＰ４の電流リークが回避される。 - 特許庁

The input buffer circuit 1 includes: PMOS transistors 12, 14; NMOS transistors 16, 18; and a level shift circuit 10 which converts a signal having an amplitude equivalent to a potential difference between HVDD and VSS into a signal having amplitude equivalent to a potential difference between LVDD lower than the HVDD and the VSS.例文帳に追加

入力バッファー回路１は、ＰＭＯＳトランジスター１２、１４、ＮＭＯＳトランジスター１６、１８を含み、ＨＶＤＤとＶＳＳの電位差に相当する振幅を有する信号を、ＨＶＤＤよりも低いＬＶＤＤとＶＳＳの電位差に相当する振幅を有する信号に変換するレベルシフト回路１０を含む。 - 特許庁

The feedback module receives a trigger signal of the feedback module of a previous stage and a clock signal, pulls up a level of a first node which becomes a pull-up node, and outputs a feedback signal to a shift register of a previous stage and a trigger signal to the feedback module of a next stage.例文帳に追加

前記フィードバックモジュールは上段のフィードバックモジュールのトリガー信号とクロック信号を受信して、プルアップノードとなる第1のノードのレベルをプルアップし、且つ上段のシフト・レジスタにフィードバック信号を出力し、下段のフィードバックモジュールにトリガー信号を出力する。 - 特許庁

With respect to the driving pattern, a type A of a fundamental pattern comprising a bit array indicating drive to turn on or off a liquid crystal element per subfield and types B, C, and D of shift patterns resulting from shifting the phase of the bit array of the type A with four subfields as a unit are prepared for one gradation level.例文帳に追加

駆動パターンには、一の階調レベルに対し、サブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対し、サブフィールド数の「４」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃ、Ｄとがある。 - 特許庁

The level shift circuit 2 includes a first input terminal 11, a second input terminal 12, a first output terminal 21, a second output terminal 22, a first PMOS transistor 31, a second PMOS transistor 32, a first NMOS transistor 41, a second NMOS transistor 42, a first bootstrap circuit 51, and a second bootstrap circuit 52.例文帳に追加

レベルシフト回路２は、第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１ブートストラップ回路５１および第２ブートストラップ回路５２を備える。 - 特許庁

The level shift circuit 2A includes a first input terminal 11, second input terminal 12, third input terminal 13, first output terminal 21, second output terminal 22, first PMOS transistor 31, second PMOS transistor 32, first NMOS transistor 41, second NMOS transistor 42, first buffer circuit 51A, second buffer circuit 52A, and first inverter circuit 60.例文帳に追加

レベルシフト回路２Ａは、第１入力端子１１、第２入力端子１２、第３入力端子１３、第１出力端子２１、第２出力端子２２、第１ＰＭＯＳトランジスタ３１、第２ＰＭＯＳトランジスタ３２、第１ＮＭＯＳトランジスタ４１、第２ＮＭＯＳトランジスタ４２、第１バッファ回路５１Ａ、第２バッファ回路５２Ａおよび第１インバータ回路６０を備える。 - 特許庁

The level shift circuit includes: a clocked inverter 10 which is controlled to on or off by a second control signal S2; an inverter 20 whose input is connected to the first output terminal 3; and a switch SW1 which is connected between a first node 2 and output of the inverter 20 and controlled to on or off by a third control signal S3.例文帳に追加

第２の制御信号Ｓ２によりオン又はオフに制御されるクロックドインバータ１０と、第１の出力端子３に入力が接続されたインバータ２０と、第１のノード２とインバータ２０の出力との間に接続され、第３の制御信号Ｓ３によりオン又はオフに制御されるスイッチＳＷ１を備えている。 - 特許庁

Based on the total number of subjects belonging to the same level of each registration adjustment factor of subjects registered in each comparison group and a target number of registered subjects in each comparison group, a probability of shift from temporary registration to main registration is set with respect to subjects temporarily registered in advance, and the temporarily registered subjects are mainly registered according to the probability.例文帳に追加

そして、各比較集団において既に登録された被験者のうち各登録調整因子の同一水準に属する被験者数の総和と、各比較集団の目標とする登録被験者数とに基づいて、事前に仮登録された被験者について仮登録から本登録へ移行する確率を設定し、前記確率に従って、仮登録された被験者を本登録する。 - 特許庁

The decoding ability information includes information concerning a parameter selected among wavelet conversion, the number of tones, color conversion, DC level shift, tile division, a tile size, an image size, bit plane encoding, sub-bit plane encoding, lossless encoding, a progressive system, selective area image quality improvement, and tile boundary distortion suppression.例文帳に追加

復号能力情報はウェーブレット変換、階調数、色変換、ＤＣレベルシフト、タイル分割、タイルサイズ、画像サイズ、ビットプレーン符号化、サブビットプレーン符号化、ロスレス符号化、プログレッシブ方式、選択的領域画質向上及びタイル境界ひずみ抑制の中から選択されたパラメータに関する情報を含む。 - 特許庁

A MSK(minimum shift keying) data converter 10 of this transmitter for the radio type engine starter is constituted as a microcomputer, a signal discrimination part 13 discriminates the logical value of data and a changeover condition setting part 14 generates the cycle information and number-of-times information of the level changeover of an output port 12 corresponding to the discriminated result.例文帳に追加

無線式エンジン始動装置用送信機のＭＳＫデータ変換装置１０はマイクロコンピュータとして構成されており、信号判別部１３がデータの論理値を判別し、切換条件設定部１４がその判別結果に応じて出力ポート１２のレベル切換の周期情報および回数情報を生成する。 - 特許庁

The delay time control part 7 is configured so that rise or fall of input signals inputted to gates of first and second N-channel MOS transistors 4 and 5 of the level shift part 8 and the gate of a third N-channel MOS transistor 6 of the CMOS output part 12 may be delayed to input signals IN.例文帳に追加

遅延時間制御部７は、レベルシフト部８の第１、第２のＮチャンネルＭＯＳトランジスタ４、５のゲートと、ＣＭＯＳ出力部１２の第３のＮチャンネルＭＯＳトランジスタ６ゲートとに入力する入力信号の立ち上がり又は立ち下りを入力信号ＩＮに対して遅延するように構成されている。 - 特許庁

From level variation on the power supply line P of a USB cable 6, a USB block 11 detects that the USB cable 6 was removed during print operation and non-connection state was brought about, and a CPU 2 controls a feed motor to discharge a sheet in the way of print operation and controls a carrier motor to shift an ink head to the home position.例文帳に追加

ＵＳＢケーブル６の電源ラインＰのレベル変化から、ＵＳＢブロック１１により、ＵＳＢケーブル６が印字動作中に外れて非接続状態になったことが検出され、ＣＰＵ２により、フィードモータが制御されて印字途中の用紙が排出されると共に、キャリアモータが制御されてインクヘッドがホームポジションに移動される。 - 特許庁

The amplitude of the supply voltages for the reference voltage of the D/A conversion unit is not greater than that of the data-latch unit so that the switches in a switch control unit of the D/A conversion unit can be on or off fully turned, without using level-shift units.例文帳に追加

デジタル‐アナログ変換ユニットの基準電圧に対する供給電圧の振幅は、データラッチユニットの基準電圧に対する供給電圧の振幅よりも大きくせずに、レベルシフトユニットを用いることなく、デジタル‐アナログ変換ユニットのスイッチ制御ユニットにおけるスイッチを完全にターンオン又はターンオフしうるようにする。 - 特許庁

To provide a signal output circuit which outputting an output signal having an appropriate voltage range, by providing a level shift circuit which has an appropriate operating speed and is capable of setting a comparatively high insulation breakdown voltage even when generating an output signal having a comparatively large voltage amplitude.例文帳に追加

比較的大きな電圧振幅を有する出力信号を生成する場合であっても、適度な動作速度を有するとともに、絶縁耐圧を比較的高く設定することができるレベルシフト回路を提供し、以て、適切な電圧範囲を有する出力信号を出力することができる信号出力回路を提供する。 - 特許庁

The nonvolatile memory circuit is constituted of: a plurality of nonvolatile memory cells 10 to 13 each having a first terminal, a second terminal and a control terminal; a level shift circuit 2 for applying voltages of prescribed levels to the first terminals of the plurality of the nonvolatile memory cells; and a plurality of switching transistors 40 to 43 disposed at the respective second terminals of the plurality of the nonvolatile memory cells.例文帳に追加

第１の端子、第２の端子および制御端子を有する複数の不揮発性メモリセル１０〜１３と、該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路２と、前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタ４０〜４３とを備えるように構成する。 - 特許庁

In a signal holding stage RS(k) of each stage of the shift register circuit, when an output signal out(k-1) of a high level from the preceding stage is inputted to the gate electrode and drain electrode of a transistor 27, the transistor 37 is turned on to store charges in a node A, thereby turning on a transistor 24.例文帳に追加

シフトレジスタ回路の各段の信号保持段ＲＳ（ｋ）では、前段からのハイレベルの出力信号ｏｕｔ（ｋ−１）がトランジスタ２７のゲート電極及びドレイン電極に入力されると、トランジスタ２７がオン状態となり、ノードＡに電荷が蓄積され、トランジスタ２４がオン状態となる。 - 特許庁

In a HMW signal detector, a code determining part compares a basic wobble signal with a set reference level, detects a pulse representing the time shift analogously, and determines digitally a code value of the basic wobble signal from pulse width indicating a direction using a channel clock signal and a wobble clock signal generated in a PLL.例文帳に追加

ＨＭＷ信号検出器では、コード決定部が基礎ウォッブル信号と設定された基準レベルとを比較して、時間変化方向性を示すパルスをアナログ的に検出し、ＰＬＬで生成されたチャンネルクロック信号及びウォッブルクロック信号を用いて、方向性を示すパルス幅から前記基礎ウォッブル信号のコード値をデジタル的に決定する光ディスクドライブである。 - 特許庁

The charge pump circuit is configured with one oscillator for generating a plurality of voltages higher by a prescribed voltage from each of the output power supply voltages, and each level shift circuit is configured by using resistors and Zener diodes so as to avoid a high output voltage of the charge pump circuit from being applied between the gate and the source of the MOS transistor as it is.例文帳に追加

１つの発振器により各出力用電源電圧より一定電圧高い複数の電圧を発生させるチャージポンプ回路で構成し、レベルシフト回路においてチャージポンプ回路出力の電圧がそのままＭＯＳトランジスタのゲート・ソース間に印加されないように抵抗，ツェナーダイオードを用いて構成する。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

A crossing circuit 635 is separated from an inverted output 631, and a first node 635a and a second node 635b are connected to a power supply, thus making identical the voltages of the gate and source of respective p-channel type MOS transistors 636, 638 for constituting the crossing circuit 635 of a level shift circuit 142.例文帳に追加

襷がけ回路６３５は、反転出力部６３１から切り離されるとともに、第１ノード６３５ａおよび第２ノード６３５ｂが電源に接続されることで、レベルシフト部１４２の襷がけ回路６３５を構成する各Ｐｃｈ型ＭＯＳトランジスタ６３６，６３８のゲートおよびソースの電圧を同一とする。 - 特許庁

A zero cross detection part receives a digital base band signal representing a level of frequency shift of the received signal on the basis of the carrier frequency on the receiving side, and detects a zero cross point between the base band signal and a base band signal delayed for one symbol, which is generated in a period of preamble.例文帳に追加

ゼロクロス検出部は、受信側における搬送波周波数を基準として、受信信号の周波数偏移のレベルを表すデジタルのベースバンド信号を受け、プリアンブルの期間に発生する、当該ベースバンド信号と１シンボル分遅延したベースバンド信号とのゼロクロス点を検出する。 - 特許庁

To provide an electromagnetic wave absorber having essential performances therefor, the fire-resistance of V0 level for UL94 fire-resistance standard, excellent stability in dimension against temperature change, and no substantial shift in absorbance peak frequency when a temperature rises within a temperature range for normal use.例文帳に追加

電磁波吸収体として備えるべき性能は確保した上で、ＵＬ９４難燃性基準でＶ０レベルの難燃性を有し、かつ温度変化に対する寸法安定性がすぐれ、通常の使用温度範囲内では温度の上昇によって吸収ピーク周波数の実質的なシフトが起こらないような電磁波吸収体を提供すること。 - 特許庁

Through iteration opening and closing of the analog switches 11 and 12 at sampling frequency higher than that of a signal, which was subjected to frequency shift keying modulation, the capacitors 21 and 22 are charged gradually so that demodulated data of a level according to the state of charge is outputted.例文帳に追加

アナログスイッチ１１，１２とキャパシタ２１，２２とオペアンプ３１によりスイッチトキャパシタ回路を構成し、周波数シフトキーイング変調された信号の周波数よりも高いサンプリング周波数でアナログスイッチ１１，１２を繰り返し開閉させることによって、キャパシタ２１，２２を段階的に充電し、その充電状態に応じたレベルの復調データを出力する。 - 特許庁

This level shift circuit has a CMOS inverter circuit 33, consisting of a P-ch.MOS transistor 31 and an N-ch.MOS transistor 32 as a basic circuit, and an N-ch.MOS transistor 34 commonly connected (diode-connected) with the drain and the gate is connected between a circuit end on the GND side of this circuit 33 and the GND.例文帳に追加

Ｐ‐ｃｈ．ＭＯＳトランジスタ３１およびＮ‐ｃｈ．ＭＯＳトランジスタ３２からなるＣＭＯＳインバータ回路３３を基本回路とし、このＣＭＯＳインバータ回路３３のＧＮＤ側回路端とＧＮＤとの間に、ドレインおよびゲートが共通に接続（ダイオード接続）されたＮ‐ｃｈ．ＭＯＳトランジスタ３４を接続した構成とする。 - 特許庁

When two of a first terminal 31t, a second terminal 32t and a third terminal 33t of an oscillator 3 are selected and AC voltages having a phase shift of 90° are applied from these two terminals, vibration is generated in a stator 2 and elliptic vibration is generated at the level difference 9 of a stator 2 that touches the rotor 6.例文帳に追加

振動子３の第１の端子３１ｔ、第２の端子３２ｔ及び第３の端子３３ｔのうち２つを選択し、これら２つの端子の双方から位相を９０度シフトさせた交流電圧をそれぞれ印加すると、ステータ２に振動が発生し、ロータ６と接触するステータ２の段差９に楕円振動が発生する。 - 特許庁