「semiconductor structures」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An area without recessed structure is formed mutually between the recessed structures, and its occupied area rate (a ratio of the area occupied by the area without recessed structure in the surface area of the semiconductor substrate) is 1-40%.例文帳に追加

この凹型構造相互間には凹型構造のない領域を形成し、その占有面積率（半導体基板の表面積に対する凹型構造のない領域の占有する面積比）を１〜４０％とする。 - 特許庁

In a semiconductor device involving a plurality of nano structures 20, 30-2, and 40 as the guest material inside a host material 10, a new sub-nano structure 50 is sandwiched between the guest materials.例文帳に追加

ホスト材料１０内にゲスト材料として複数のナノ構造２０，３０−２，４０を内包させる半導体デバイスにおいて、前記ゲスト材料の間に新しいサブナノ構造５０がサンドイッチされることを特徴とする。 - 特許庁

The n-cladding layer 3 is formed on a semiconductor substrate 2, the active layer 4 is formed on the n-cladding layer 3, the p-cladding layer 5 is formed on the active layer 4, and the mesa structures 7 to 9 are formed on a portion of the p-cladding layer 5.例文帳に追加

ｎ−クラッド層３は半導体基板２上に、活性層４はｎ−クラッド層３上に、ｐ−クラッド層５は活性層４上に、メサ構造７−９はｐ−クラッド層５の一部上に形成される。 - 特許庁

To a method for manufacturing a semiconductor device which can increase processing accuracy when a plurality of step structures are formed in an insulating layer and can reduce the number of processing steps.例文帳に追加

絶縁層中に複数の段差構造を形成する際の加工精度の向上を図るとともに、加工工程数を低減することが可能な半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

Consequently, when a light projected from the semiconductor laminating structures 2 to 4 as the light emitters to substrates 1 reaches the exposed surface sides of the substrates 1, a ratio is elevated as emitting the light to the outside without a total reflection.例文帳に追加

よって発光部である半導体積層構造２〜４から基板１に入射した光は、露出した基板１の表面側に達した場合、全反射されることなく光が外部に放出される割合が高くなる。 - 特許庁

In this method for manufacturing a nitride semiconductor epitaxial wafer, an intermediate layer 2 obtained by implanting ions including hydrogen, nitrogen, oxygen, or etc., into the vicinity of the surface of a sapphire substrate 1 is formed as amorphous structures, thereby absorbing and relieving deformation to reduce cracks and warpage.例文帳に追加

サファイア基板１の表面近傍に水素や窒素、酸素等のイオンを打ち込むことにより得られる中間層２は、アモルファス的な構造となるため、歪みを吸収、緩和し、クラックや反り等が低減する。 - 特許庁

The optical component comprises: the substrate 46 on which V-shaped grooves 49 are formed and to which semiconductor lasers 48 are provided; and the waveguide circuit element 41 on which notch structures 44 fitted to the V-shaped grooves 49 and which includes waveguide cores 43.例文帳に追加

Ｖ溝４９が形成され、半導体レーザ４８が設けられた基板４６と、Ｖ溝４９と嵌合するノッチ構造４４が形成された、導波路コア４３を含む導波路回路素子４１とを備える。 - 特許庁

A method of isolating structures of a semiconductor material comprises a step of providing a pattern of the semiconductor material including at least one elevated line; a step of defining device regions which at least include at least one elevated line in the pattern; and a step of modifying the conductive properties of the semiconductor material outside the device regions so as to electrically isolate the device regions.例文帳に追加

半導体材料の構造分離方法は、少なくとも一つの高架線（elevated line）を含む半導体材料のパターンを設けるステップと、前記パターン内に前記少なくとも一つの高架線を少なくとも含むデバイス領域を画成するステップと、前記デバイス領域の外側の前記半導体材料の導電性を変化させ、前記デバイス領域を電気的に分離するステップとを含む。 - 特許庁

After this, structures 22-24 are floated to the support substrate 11 by introducing an etching medium from an opening 15 of the semiconductor layer 13, and etching the sacrifice layer 12 in which the micro crack 12a is formed to be removed.例文帳に追加

この後、半導体層１３の開口部１５からエッチング媒体を導入し、マイクロクラック１２ａが形成された犠牲層１２をエッチングして除去することにより、支持基板１１に対して構造体２２〜２４を浮遊させる。 - 特許庁

To enable to stabilize and ensure the reliability of a gate insulating film in a semiconductor device which is provided with a high dielectric film as the gate insulating film and has different gate electrode structures of N-type MISFET and P-type MISFET.例文帳に追加

高誘電体膜をゲート絶縁膜として備え、且つＮ型ＭＩＳＦＥＴとＰ型ＭＩＳＦＥＴとでゲート電極構造の異なる半導体装置においてゲート絶縁膜の信頼性を安定して確保できるようにする。 - 特許庁

To provide an insulating gate type semiconductor device which can reduce a variation in gate threshold voltage even in a trench type IGBT structure in which cell units provided with trench gate structures are uniformly scattered and disposed in an active region.例文帳に追加

トレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型ＩＧＢＴの構造においても、ゲート閾値電圧のバラツキを小さくすることのできる絶縁ゲート型半導体装置を提供すること。 - 特許庁

To clean bodies to be cleaned which have fine structures, such as a semiconductor wafer for LSI and a substrate for MEMS, at a high level by effectively cleaning them using gas dissolved water without any damage resulting from the cleaning.例文帳に追加

ＬＳＩ用半導体ウエハやＭＥＭＳ用基板のような微細構造を有する被洗浄物を、洗浄によるダメージを与えることなく、ガス溶解水により効果的に洗浄してこれらの被洗浄物を高度に清浄化する。 - 特許庁

The transparent electrodes include a first carbon nanotube structure, the semiconductor layers include a second carbon nanotube structure and the first and second carbon nanotube structures include a plurality of carbon nanotubes.例文帳に追加

前記透明電極は、第一カーボンナノチューブ構造体を含み、前記半導体層は、第二カーボンナノチューブ構造体を含み、前記第一カーボンナノチューブ構造体及び前記第二カーボンナノチューブ構造体は、複数のカーボンナノチューブを備える。 - 特許庁

A plurality of stacked gate structures are formed on a semiconductor substrate, which are arranged in a first space in a first region, and arranged in a second space, wider than the first one, in a second region that is adjacent to the first region.例文帳に追加

半導体基板上に第１領域では第１間隔に配置されて前記第１領域に接した第２領域では前記第１間隔より広い第２間隔に配置される複数個の積層型ゲート構造物が形成される。 - 特許庁

To provide a semiconductor device in which a capacitance structure and a wiring structure exist in the same layer by simultaneously forming the capacitance and wiring structures in the same step, and to provide a method of manufacturing the device.例文帳に追加

キャパシタンス構造及び配線構造の形成を同じ工程で同時に行うことにより、キャパシタンス構造と配線構造が同一層に存在する、半導体装置およびその製造方法を提供することを目的とする。 - 特許庁

Structures formed on the semiconductor wafer are consecutively measured by obtaining first and second measured diffraction signals of a first structure and a second structure formed abutting the first structure.例文帳に追加

半導体ウエハ上に形成された構造を、第１構造及び第１構造と接するように形成される第２構造に対する第１測定回折信号及び第２測定回折信号を連続的に得ることによって測定する。 - 特許庁

To provide a method for manufacturing a semiconductor element which can provide elements having various structures and various conditions by applying various conditions to a single wafer, so as to minimize the number of wafers and cost related to various process evaluations required for various processes required for manufacture of the semiconductor elements.例文帳に追加

半導体素子の製造時に必要な多様な工程に対して必要とする多様な工程評価にかかるウェーハ枚数及びコストを最小化するように１枚のウェーハに対して多様な条件を適用して多様な構造及び多様な条件を有する素子を具現しうる半導体素子の製造方法を提供する。 - 特許庁

This semiconductor package for power is provided with a plurality of semiconductor chips for power laminated with their faces having the same structures arranged so as to be electrically faced to one another, and connected in parallel and integrally sealed into sealing resin.例文帳に追加

本発明の実施の一形態に係る電力用半導体装置パッケージは、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えているものである。 - 特許庁

A layer structure including: a laser 25 of a semiconductor laser structure; and an optical amplifier 26 of a semiconductor optical amplifier structure with a staircase ridge structure wherein an InP clad layer 16 and an InGaAs contact layer 17 both adopting tapered structures are overlapped in a way of two-stages are formed on an InP substrate 11.例文帳に追加

ＩｎＰ基板１１上に、半導体レーザー構造のレーザー部位２５と、テーパ状構造のＩｎＰクラッド層１６及びＩｎＧａＡｓコンタクト層１７が二段に重ねられた階段状のリッジ構造を有する半導体光増幅器構造の光増幅部位２６とを含む層構造が形成されている。 - 特許庁

In the polishing pad for polishing a surface of a semiconductor device or a precursor thereto, and for planarizing metal damascene structures on a semiconductor wafer, a polishing layer of the pad has a hardness of about 40-70 Shore D, a tensile modulus of about 100-2,000 MPa at 40°C, and an E' ratio at 30-90°C of about 1-5.例文帳に追加

半導体デバイス又は前駆体の表面を研磨するための、及び半導体ウェハ上の金属ダマシン構造を平坦化するための研磨パッドにおいて、パッドの研磨層は、約４０〜７０ショアＤの硬度、約１００〜２，０００MPaの４０℃での引張弾性率、及び約１〜５の３０℃−９０℃でのＥ′の比を有する。 - 特許庁

The semiconductor package is composed of a box-shaped hollow resin molded form molded by using an epoxy resin composition containing an epoxy resin and a curing agent, the epoxy resin composition comprising the epoxy resin having two or more of cyclic structures excepting an epoxy group in a repeated structure unit and/or the curing agent having two or more of the cyclic structures excepting the epoxy group in the repeated structure unit.例文帳に追加

半導体パッケージは、エポキシ樹脂と硬化剤を含むエポキシ樹脂組成物であって、繰り返し構造単位中にエポキシ基以外の環状構造を２つ以上有するエポキシ樹脂および／または繰り返し構造単位中にエポキシ基以外の環状構造を２つ以上有する硬化剤を含むエポキシ樹脂組成物を用いて成形された箱型中空樹脂成形体からなる。 - 特許庁

Lattice-like and sheet-like first insulating materials 14a and 14b referred to prepreg material, for example, are then arranged between the semiconductor structures 3 and a sheet-like second insulating materials 15a referred to a build-up material, for example, is arranged thereon.例文帳に追加

次に、半導体構成体３間に、例えばプリプレグ材と呼ばれる格子状でシート状の第１の絶縁材材料１４ａ、１４ｂを配置し、その上に、例えばビルドアップ材と呼ばれるシート状の第２の絶縁材材料１５ａを配置する。 - 特許庁

Next, lattice-like and sheet-like first insulation materials 14a, 14b e.g. called as prepreg materials are arranged between the semiconductor structures 3, and a sheet-like second insulation material 15a called as a build-up material are arranged thereon.例文帳に追加

次に、半導体構成体３間に、例えばプリプレグ材と呼ばれる格子状でシート状の第１の絶縁材材料１４ａ、１４ｂを配置し、その上に、例えばビルドアップ材と呼ばれるシート状の第２の絶縁材材料１５ａを配置する。 - 特許庁

The semiconductor module is constituted so that one or more laminate structures in which a lower-layer chip 11, an intermediate layer chip 12, and an upper-layer chip 13 are laminated, are mounted on a lead frame 2 made of copper, copper alloy, etc., having heat dissipating properties and high thermal conductivity.例文帳に追加

放熱性を有し、高熱伝導率をもつ銅、銅合金等で構成されるリードフレーム２上に、下層チップ１１と中間層チップ１２と上層チップ１３が積層された積層構造が一つまたは、複数搭載されている。 - 特許庁

To provide a microminiature structure that is formed on a semiconductor substrate on which fine working to be concrete by KOH circumstantially by wet chemical etching, is performed, by a CMOS technique in a field of microminiature structures.例文帳に追加

本発明は超小型構造の分野に関し、詳細には湿式化学エッチングによる微細加工、具体的にはＫＯＨによる微細加工を受ける予定の半導体基板上にＣＭＯＳ技術を介して形成された超小型構造に関する。 - 特許庁

The structure of the semiconductor device in which even when the defect occurs, its effect does not bring about a leakage current for deteriorating the transistor characteristics or the holding characteristics of a memory and the method for manufacturing the device for realizing these structures are provided.例文帳に追加

又は結晶欠陥がたとえ発生してもその効果がトランジスタ特性や、メモリの保持特性を悪化させるようなリーク電流とならないような半導体装置の構造、及びこれらの構造を実現するための製造方法を提供する。 - 特許庁

The method for manufacturing an element including the structures 3, 5 having the photonic crystal effect comprises the steps of forming a GaN system semiconductor layer 3 including a crystal inverting region 4 and removing the crystal inverting region 4 with the wet etching process.例文帳に追加

フォトニック結晶効果を有する構造３，５を含む素子を製造する方法であって、結晶反転領域４を含むＧａＮ系半導体層３を形成する工程と、結晶反転領域４をウェットエッチングにより除去する工程とを含む。 - 特許庁

An insulating film 18 having a plurality of openings 18a is formed on an Si substrate 11, and columnar multilayer structures 20 having light emitting layers are formed of a nitride semiconductor material in the respective openings 18a in the insulating film 18.例文帳に追加

Ｓｉ基板１１上に、複数の開口部を有する絶縁膜１８が設けられており、絶縁膜１８の各開口部１８ａに、窒化物半導体材料によって発光層を有する柱状多層構造体２０が形成されている。 - 特許庁

The impurity ion implantation 180 is performed with a second concentration higher than the first in order to form a source/a drain in the semiconductor substrate 110 with the gate structures 120, the first insulation spacers142 and the second insulation spacers 148a serving as masks.例文帳に追加

前記ゲート構造１２０、第１絶縁スペーサ１４２及び第２絶縁スペーサ１４８ａをマスクとして前記半導体基板１１０にソース／ドレーンを形成するために第１濃度より高い第２濃度で不純物イオン注入１８０を行う。 - 特許庁

The fabricating method of the rotation measuring apparatus can be completed, using one mask during the semiconductor manufacturing process, which prevents generation of influence on measurement results, together with the unsymmetrical structures, with errors generated among different masks during the manufacturing process.例文帳に追加

該回転量計測装置の製作方法は、一つの半導体製造プロセスマスクで完成することができ、製造プロセス中に異なるマスクの間に生じる誤差のある非対称な構造を合わせて計測結果に影響が生じること防ぐ。 - 特許庁

To obtain a heat radiation plate structure formed such that the heat radiation plate structures stacked in the magazine of a heat radiation plate fixing machine can be picked up surely one by one and fixed smoothly, and a method for manufacturing a semiconductor device employing the heat radiation plate.例文帳に追加

放熱板取付機のマガジン内に積み重ね載置された放熱板構造体を確実にピックアップできて各放熱板のスムースな取り付けを可能とする放熱板構造体及びそれを用いた半導体装置の製造方法を得る。 - 特許庁

An electrode pad electrically connected to the through hole 19 for external connection is provided on the back surface of the base insulating film 19, and wiring structures 22-28 for at least one layer for electrically connecting the elements and the embedded through hole are provided on the front surface of the semiconductor layer 12.例文帳に追加

下地絶縁膜19の裏面には外部接続用スルーホール19に電気接続された電極パッド20が設けられ、半導体層12の表面上には素子と埋め込みスルーホールとを電気接続するための１層以上の配線構造22〜28が設けられる。 - 特許庁

In an electronic circuit device including the circuit board, a semiconductor having a semiconductor chip mounted on the circuit board and a mother board to which the semiconductor device is connected, each of electrode structures 1 of them has: a recess 4 recessed from a surface; a projection 5 of a resin provided in the recess 4; and a wiring layer 6 covering the recess 4 and a surface of the projection 5.例文帳に追加

回路基板、この回路基板上に搭載された半導体チップを有する半導体装置、この半導体装置を接続したマザーボードを有する電子回路装置などにおいて、これらの電極構造１が、表面からくぼんだくぼみ４と、このくぼみ４の内部に設けられる樹脂の突起５と、このくぼみ４および突起５の表面を覆う配線層６とを有する構造からなる。 - 特許庁

Further, since a semiconductor laser 21 with InGaAs as an active layer is employed, laser beams in matching with the absorption wavelength of the Yb:YAG crystal 25 are emitted therefrom, make it excited effectively, and also unlike the conventional structures which use the semiconductor laser 21 with AlGaAs as the active layer, there is no possibility of oxidization of Al, and a long lifetime can be obtained.例文帳に追加

また、ＩｎＧａＡｓを活性層とする半導体レーザ２１を用いているから、ここからＹｂ：ＹＡＧ結晶２５の吸収波長に合ったレーザ光と出射して効率良く励起させるとともに、ＡｌＧａＡｓを活性層とする半導体レーザ２１を用いた従来構成のようなＡｌの酸化の心配がなく、長寿命化を図ることができる。 - 特許庁

The semiconductor device is formed with element separation grooves 106a and 106b of STI structures provided on a semiconductor substrate 101, insulated films 108 formed in the element separation grooves 106a and 106b and containing a metal oxide as a principal component, and a poly silazane film 109 which is formed on the insulated film 108 and in which the element separation grooves 106a and 106b are embedded.例文帳に追加

半導体装置は、半導体基板１０１内に設けられたＳＴＩ構造の素子分離溝１０６ａ，１０６ｂと、この素子分離溝１０６ａ，１０６ｂ内に形成され、金属酸化物を主成分とする絶縁膜１０８と、この絶縁膜１０８上に形成され、素子分離溝１０６ａ，１０６ｂを埋め込むポリシラザン膜１０９とを具備する。 - 特許庁

The disclosed method includes: the steps of forming an amorphous silicide layer or an amorphous TiSiN layer on a semiconductor substrate in which given structures are formed; and forming a line conductive layer on the amorphous silicide layer or amorphous TiSiN layer.例文帳に追加

所定の構造物が形成された半導体基板上に非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜を形成する段階と、上記非晶質シリサイド膜または非晶質ＴｉＳｉＮ膜の上に配線用導電膜を形成する段階を含む。 - 特許庁

A semiconductor device has joint structures in which a joint layer 7 provided between an underlying conductive layer and a lead-free solder layer and substantially not containing sulfur and, and an alloy layer 9a provided between the joint layer and the lead-free solder layer containing elements of these layers are formed.例文帳に追加

半導体装置は、下地導体層と鉛フリー半田層との間に、実質的に硫黄を含まない接合層７が設けられ、かつ接合層と鉛フリー半田層との間に、これらの元素を含む合金層９ａが形成された接合構造を有する。 - 特許庁

The semiconductor device further comprises a third electrode 116 opposite to the second electrode with a second interlayer insulating film 114 disposed therebetween; a second gate insulating film 117; a second CNT 118; and a second gate electrode 115 formed to have structures similar to the first gate insulating film, the first CNT, and the first gate electrode.例文帳に追加

更に、第２の層間絶縁膜１１４を挟み第２の電極と対向する第３の電極１１６と、各々第１のものと同様に構成された第２のゲート絶縁膜１１７、第２のＣＮＴ部１１８及び第２のゲート電極１１５を備える。 - 特許庁

Next, heating and pressurization is performed by using a pair of heating and pressurizing plates, and thus, a first insulation material 14 is formed on the upper surface of the copper foil 1a around the semiconductor structures 3, and a second insulation material 15 having a flat upper surface is formed on the upper surfaces thereof.例文帳に追加

次に、一対の加熱加圧板を用いて加熱加圧することにより、導体構成体３の周囲における銅箔１ａの上面に第１の絶縁材１４を形成するとともに、それらの上面に上面が平坦な第２の絶縁材１５を形成する。 - 特許庁

To provide a semiconductor memory device having first and second memory architectures with different structures as memory architectures being able to constitute and in which either of the first and the second memory architectures can be selected by option processing, and a memory system utilizing the device.例文帳に追加

構成可能なメモリアーキテクチャとして、相異なる構造の第１及び第２メモリアーキテクチャを含み、オプション処理により第１及び第２メモリアーキテクチャのうち何れか一つが選択できる半導体メモリ装置及びこれを利用したメモリシステムを提供する。 - 特許庁

To provide a semiconductor device preventing a stress concentration to the bent position of a wiring layer at the corner of a resin post to suppress exfoliations and cracks in the interface between structures and the wiring layer, and improving a mechanical strength of the wiring layer.例文帳に追加

樹脂ポストの角部における配線層の折れ曲がり箇所に応力が集中することを防止し、構造体と配線層の界面における剥離やクラックの発生を抑制し、配線層の機械的強度を向上させた半導体装置を提供する。 - 特許庁

A method for inspecting a semiconductor wafer which has a film to form device structures, including device patterns and may have crystal defects, comprises a process of exposing the crystal surface of the semiconductor wafer, by removing the device structure film with a chemical solution, a process of making apparent any crystal defects by selectively removing the surface layer of the semiconductor wafer through selective etching, and a process of quantitatively evaluating the crystal defects.例文帳に追加

デバイスパターンを含むデバイス構造を構成する膜を備え、結晶欠陥を有することがある半導体ウェーハを検査する方法において、上記デバイス構造膜を薬液で除去して半導体ウェーハの結晶表面を露出させる工程と、選択エッチングにより半導体ウェーハの表面層を選択的に除去して上記結晶欠陥を顕在化する工程と、上記結晶欠陥を定量的に評価する工程と、を備える。 - 特許庁

The integrated circuit device comprises a first conductivity type semiconductor layer, a plurality of semiconductor columnar parts extending outward from the semiconductor layer while defining a trench therebetween, gate structures in respective trenches, and at least one second conductivity type deep well region located beneath the bottom part of at least one trench defining at least one inactive gate structure therein and extending into the semiconductor layer between a pair of adjacent corresponding semiconductor columnar parts.例文帳に追加

集積回路装置は、第１導電型の半導体層と、この半導体層から外方に延在し、複数の互いに離間した半導体柱状部であって、これら半導体柱状部間にトレンチを規定している当該半導体柱状部と、各トレンチ内のそれぞれのゲート構造体と、少なくとも１つのトレンチの内部に少なくとも１つの不活性ゲート構造体を規定している当該少なくとも１つトレンチの底部の下側で且つ一対の隣接する対応の半導体柱状部間で前記半導体層内に延在するように位置する第２導電型の少なくとも１つの深い井戸領域とを具える。 - 特許庁

To provide a semiconductor device having different gate structures in one same element so as to increase an element operating speed in a low voltage operation section and prevent a gate insulating film in the low voltage operation section from acting like a metal diffusion source and to provide a manufacturing method thereof.例文帳に追加

異なるゲート構造を同一素子内に備え、低電圧動作部における素子動作を高速化するとともに、低電圧動作部においてゲート絶縁膜が金属拡散源となることを防ぐことが可能な半導体装置およびその製造方法を提供する。 - 特許庁

The semiconductor device includes a power MOSFET having a super junction structure formed on the cell by trench filling, and super junction structures having orientations aligned with individual sides of a drift region around the cell are provided in the drift region.例文帳に追加

本願発明は、セル部にトレンチ・フィル方式によって形成されたスーパ・ジャンクション構造を有するパワーＭＯＳＦＥＴを含む半導体装置において、セル部の周辺のドリフト領域には、その各辺に沿うような配向を有するスーパ・ジャンクション構造が設けられているものである。 - 特許庁