「testing data」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The testing device outputs such a test output that is recognized as low-speed data of 25 MHz from the outside of the LSI, though the clock recovery circuit 1 in the LSI operates practically by a high-speed clock of 125 MHz, for example.例文帳に追加

そして、実際にはＬＳＩ内部のクロックリカバリ回路１はたとえば１２５ＭＨｚの高速クロックで動作しているが、ＬＳＩ外部からは２５ＭＨｚの低速データとして認識されるような試験出力を外部に出力させる。 - 特許庁

The optimum erasure condition capable of simultaneously erasing the most recording layers and the optimum sequence capable of erasing data of each recording layer with the minimum number of times are determined from the result of the testing erasure and registered in a memory 19 of the optical disk device.例文帳に追加

試し消去の結果から、同時に最も多くの記録層を消去可能な最適消去条件と、各記録層のデータを最小回数で消去可能な最適シーケンスを決定し、光ディスク装置のメモリ１９に登録する。 - 特許庁

To provide an automatic unit testing system capable of handling an interruption processing and bit data and provided with functions for setting an initial value to a variable, perfing a type definition independent of a processor, coping with an alias variable and outputting performance information, etc.例文帳に追加

割込み処理やビットデータを扱うことができ、変数への初期値設定やプロセッサ非依存の型定義、別名変数への対応、性能情報の出力等の機能を備えた自動単体試験システムを提供する。 - 特許庁

Furthermore, when the intensity Ib of mirror reflection light from the testing image for fixing and light emitting intensity Ia of a halogen lamp are detected by an image information detection part, the glossiness of the test image for fixing is calculated utilizing these data (S5).例文帳に追加

また、画像情報検出部４３が定着テスト画像Ｔの正反射光の強度Ｉｂ、およびハロゲンランプの発光強度Ｉａを検出すると、これらを用いて定着テスト画像の光沢度を算出する（Ｓ５）。 - 特許庁

At the time of testing the communication path of a portion incorporated in the integrated circuit, a first communication path is formed in the communication path and the test is performed by making prescribed data to flow to the formed first communication path.例文帳に追加

集積回路における組込み部の通信路をテストする場合、所定の組込み部の通信路に第１の通信路を作成し、この作成された第１の通信路に所定のデータを流し、組込み部の通信路をテストするものである。 - 特許庁

The test emulation apparatus 190 emulates the testing device on the basis of a test control program stored in a system controller, a test program and test data, and conducts a simulated test on a DUT while using a simulation model 200 of the DUT.例文帳に追加

試験エミュレート装置１９０は、システム制御装置に格納された試験制御プログラム、試験プログラム及び試験データに基いて試験装置をエミュレートし、ＤＵＴのシミュレーションモデル２００を用いてＤＵＴの試験を擬似的に行う。 - 特許庁

To conduct a tolerance against identical code succession with a clear criterion and high measurement precision without using any complicated circuit in an identical code succession tolerance testing device which conducts a test with test data including a specific identical code succession tolerance test pattern.例文帳に追加

所定の同符号連続耐力テストパターンを含む試験データで試験を行う同符号連続耐力試験装置に関し、判定基準が明確であり測定精度の高い同符号連続耐力試験を複雑な回路を用いずに行う。 - 特許庁

To provide a unit module testing method, with which a setting error at the time of preparing test data to be used for a unit module test can be decreased and the visibility of the result of the unit module test can be improved.例文帳に追加

単体モジュール試験に使用する試験データの作成時における設定ミスを減少させることができ、かつ、単体モジュール試験の結果の視認性を向上させることができる単体モジュール試験方法を提供すること。 - 特許庁

To provide a testing device for a control device capable of easily performing rearranging work of a needed test circuit in the case of performing a confirmation test for a control device housed in a control panel and appropriately performing test data collection and decision work.例文帳に追加

制御盤に収納された制御機器の確認試験を行う際に必要な試験回路の組替え作業を容易に行え、試験データの採集や判定作業を適切に行える制御機器試験装置を得ることである。 - 特許庁

Also, to the common input terminal, positive potential (VDD) and negative potential (VSS) can be fed in the case of the testing function, and a writing voltage can be fed in the case of the high-voltage applying function used when writing data in its memory means.例文帳に追加

また、前記共通の入力端子は、テスト機能では正電位（ＶＤＤ）と負電位（ＶＳＳ）が供給可能であり、データの書き込みときの高電圧印加機能では書き込み電圧が供給可能であることを特徴とする。 - 特許庁

To provide a performance evaluation test machine capable of testing by causing the same elliptic distortion of outer wheel and a weight load state as the state caused in an actual machine of bearing for a planetary gear support, and obtaining highly reliable data.例文帳に追加

遊星歯車支持用軸受の実機で起きる状態と同様な外輪楕円変形および荷重負荷状態を生じさせて試験することができて、信頼性の高いデータを得ることのできる性能評価試験機を提供する。 - 特許庁

The electronic device 10 has BIST hardwares 102, 104 provided with a production test mode and a diagnostic testing mode, outputs a response signature by the production mode, and outputs a raw response data by the diagnostic test mode, when the scanning pattern is provided.例文帳に追加

電子デバイス（１００）は、生産テストモードと診断テストモードを備えたＢＩＳＴハードウェア（１０２、１０４）を有し、スキャンパターンを提供すると、生産テストモードで応答シグネチャを出力し、診断テストモードで生応答データを出力する。 - 特許庁

To provide a digital data arithmetic unit that enables minimum testing terminals and a test on a peripheral circuit as an external interface with the same normal signal transmission path and timing by a simple structure.例文帳に追加

テスト用に設ける端子を最小限にするとともに、簡単な構成で外部とのインターフェイスを司る周辺回路のテストを通常時と同じ信号伝達経路及びタイミングで行うことができるデジタルデータ演算装置を提供する。 - 特許庁

To provide stable quality by predicting the number of read errors of a sync byte (SB) caused by very small defects even without testing based on a data block length for each user regarding a method for inspecting a storage disk device.例文帳に追加

ディスク型記憶装置の検査方法に関し，各ユーザに応じたデータブロック長で試験を行わなくても，微小欠陥によるシンクバイト（ＳＢ）のリードエラー発生個数を予測し，安定した品質の提供を可能にすることを目的とする。 - 特許庁

To provide a semiconductor testing apparatus that reduces the number of unusable tester pins even when a pin multiplex function is used, and also reduces the number of processes for creating data necessary for generation of a test signal.例文帳に追加

ピンマルチプレクス機能を用いる場合であっても使用不可となるテスタピンの数を減らすことができ、且つ試験信号の生成に必要なデータ作成の作業工数を低減することができる半導体試験装置を提供する。 - 特許庁

To provide a testing device which can make even distribution of threshold voltage by accurately controlling threshold voltage distribution after writing data in a plurality of memory cells in a nonvolatile semiconductor memory device being electrically erasable and writable.例文帳に追加

電気的消去・書き込み可能な不揮発性半導体記憶装置における複数のメモリセルにデータを書き込み後の閾値電圧分布を正確に制御して閾値電圧の分布を揃えることができる試験装置を提供する。 - 特許庁

To provide a semiconductor testing apparatus capable of concurrently generating an expectation value pattern and a determination mask pattern using pattern data stored in a pattern memory, thereby enhancing the flexibility in creating a test program and the efficiency of test.例文帳に追加

パターンメモリに記憶されたパターンデータを用いて期待値パターンと判定マスクパターンとを同時に生成することができ、これにより試験プログラム作成の自由度及び試験効率を高めることができる半導体試験装置を提供する。 - 特許庁

Further, since an immersion testing ultrasonic probe 6 is provided, the thickness when a normal echo is generated is obtained from a CRT monitor 13 of an ultrasonic thickness meter 8, and data obtained from the RFEC method at its position is constituted.例文帳に追加

さらに、水浸法超音波探触子６を設けてあるので、超音波厚み計８のＣＲＴモニタ１３から、正常なエコーが生じているときの厚みをもとめ、その位置でＲＦＥＣ法から得られるデータを構成する。 - 特許庁

The optimum erasure condition capable of simultaneously erasing the most recording layers and the optimum sequence capable of erasing data of each recording layer with the minimum number of times according to the optimum erasure condition are determined from the result of the testing erasure.例文帳に追加

試し消去の結果から、同時に最も多くの記録層を消去可能な最適消去条件と、最適消去条件に従い各記録層のデータを最小回数で消去可能な最適シーケンスを決定する。 - 特許庁

The testing circuit is arranged so that the data for selecting the test mode is fed from a tester 35 to a BISI control circuit 50 provided in a BIST circuit 40, and from the control circuit 50, the result of selecting the test mode is emitted synchronously with the test clock tck.例文帳に追加

テスタ３５から、テストモード選択用のデータをＢＩＳＴ回路４０内のＢＩＳＩ制御回路５０に入力すれば、この制御回路５０から、テストクロックｔｃｋに同期してテストモード選択結果が出力される。 - 特許庁

To provide an apparatus and a method for efficiently testing a semiconductor integrated circuit by eliminating a loss time occurring whenever signals of address and data are output to an object under test having an automatic program function.例文帳に追加

自動プログラム機能を有する被試験対象に対してアドレス及びデータを出力する度に生ずる無駄時間を無くすことで効率的に試験を行うことができる半導体集積回路試験装置及び方法を提供する。 - 特許庁

During testing, the data read from the semiconductor device is read by the timing determined by the phase number and it is judged whether there is a changing point or not with the timing so that quality of the semiconductor device is evaluated.例文帳に追加

試験中はこの相番号によって一義的に決定されるタイミングで被試験半導体デバイスから読み出されるデータの読取を行い、そのタイミングで変化点の有無を判定し、その判定結果に従ってデバイスの良否を評価する。 - 特許庁

For data that need to be verified, therefore, the exposure time adopted shall be considered appropriate on condition that OECD Test Guidelines 210, US EPA 850.1500 (Fish Life Cycle) or equivalent are followed in the testing.例文帳に追加

したがって、信頼性の確認が必要とされたデータについては、OECDテストガイドライン210、魚類ライフサイクル試験またはこれらに相当する試験法を用いたことが明記されていれば、暴露期間は適切に設定されていると判断するものとする。 - 経済産業省

This testing method comprises calculating the shape characteristic of the solder paste from the image data of the fillet forming spot by use of the above testing device, and measuring the time required until the shape characteristic is laid in a prescribed stable state from the time of starting the melting of the solder paste or the time of reaching substantially the same temperature as the liquid phase line temperature for the solder paste.例文帳に追加

試験方法は、上記試験装置を用い、フィレット形成個所の画像データよりはんだペーストの形状特性を算出し、はんだペーストが溶融し始めた時点、または前記はんだペーストについての液相線温度と実質的に同一の温度に到達した時点から、前記形状特性が所定の安定状態に至るまでに要する時間を測定する。 - 特許庁

The method for testing a memory by writing and reading test date in and from the memory comprises a comparing step of comparing one of two data continuously read of data sequentially read in synchronization with a clock with another as expected data, and a decision step of deciding a fault of the memory based on a comparison result obtained by the comparison step.例文帳に追加

テストデータをメモリに書き込んで読み出すことでメモリを試験するメモリ試験方法において、クロックに同期して順次読み出されるデータのうち、連続して読み出される２つのデータのうち一方を期待データとして他方と比較する比較ステップと、比較ステップで得られる比較結果に基づいてメモリの不良を判定する判定ステップとを含むように構成する。 - 特許庁

The system comprises a storing device 4 having a means that classifies the test data 2 of an LSI acquired by a semiconductor testing apparatus 1 into lots/wafer/chips/measurement data/categories and a means that organically connects them to store by setting connection information from among classified items; and a displaying device 5 having a means of searching the stored test data and a means of displaying the searched results.例文帳に追加

半導体試験装置１にて収集されたＬＳＩのテストデータ２を、ロット・ウエハ・チップ・測定データ・カテゴリ単位に分類する手段及び分類した項目の中で連結情報を設定することで有機的に結合させて蓄積する手段を有する蓄積装置４と、蓄積されたテストデータを検索する手段及び検索結果を表示する手段を有する表示装置５とからなる。 - 特許庁

The semiconductor memory test pattern forming method is structured; to make the operation data of the semiconductor memory test pattern described in a format independent of the types of semiconductor testing apparatus and; to output the test specifications of the above semiconductor memory based on the above operation data after verifying the above operation data with an emulation function corresponding to the above format.例文帳に追加

半導体メモリの試験パターンを作成する方法において、半導体試験装置の種類に依存しないフォーマットで記述された半導体メモリ試験パターンの動作データを作成し、上記動作データを上記フォーマットに対応するエミュレート機能により検証した後、上記動作データにもとづいて上記半導体メモリの試験仕様書を出力する構成とする。 - 特許庁

The present invention utilizes the nonvolatile ferroelectric memory to program a test mode and data pin arrangement and rearranges an address, a control signal and a data pin arrangement state in a software manner according to a programmed code, thereby accurately testing the characteristics of the cell array without requiring another process.例文帳に追加

このため、本発明は不揮発性強誘電体メモリを利用してテストモード及びデータピンの配置をプログラムし、プログラムされたコードに従いソフトウェア的にアドレス、制御信号及びデータピンの配置状態を再調整することにより、別途のプロセスなくセルアレイの特性を正確にテストすることができるようになる。 - 特許庁

The communication testing means 18 tests whether it is possible to execute the communication function by utilizing the other pattern of the communication setting data stored in the storing means 14 while maintaining a state where it is possible for the communication means 16 to execute the communication function by utilizing the one pattern of the communication setting data.例文帳に追加

通信テスト手段１８は、上記の一方のパターンの通信設定データを利用して通信手段１６が通信機能を実行することができる状態を維持しながら、記憶手段１４に記憶されている他方のパターンの通信設定データを利用して通信機能を実行することができるのか否かをテストする。 - 特許庁

The method of detecting edge of electronic component comprises the steps of taking an image of a non-testing component, detecting edge position from the image data of component photograph on the basis of characteristic of the body of the same component, and detecting edge position from the image data of component photograph on the basis of characteristic of the protruded part of the same component.例文帳に追加

非検査部品の画像を撮影し、撮影された部品の画像のデータから、その部品の部品本体に関する特徴に基づいてそのエッジ位置を検出し、撮影された部品の画像のデータから、その部品の張出部に関する特徴に基いてそのエッジ位置を検出する段階とよりなる構成である。 - 特許庁

The semiconductor testing apparatus is configured such that measurement data of a large number of objects to be measured are taken in the control unit 12 through a large number of pin electronics cards 11 which are controlled by the control unit 12, wherein each pin electronics card 11 is configured to directly write corresponding measurement data in the control unit 12.例文帳に追加

制御ユニット１２により制御される多数のピンエレクトロニクスカード１１を介して、多数の被測定対象の測定データを前記制御ユニット１２に取り込むように構成された半導体試験装置において、前記各ピンエレクトロニクスカード１１は、それぞれの測定データを前記制御ユニット１２に直接書き込む。 - 特許庁

Therefore, it is possible to determine whether the four memory cells are correct or not and four output buffers 4 corresponding to the data input/output terminals DQ0 to DQ3 are correct or not, only by connecting the data input/output terminal DQ0 to a tester, thereby reducing the testing cost.例文帳に追加

したがって、データ入出力端子ＤＱ０のみをテスタに接続した状態で、４つのメモリセルが正常か否かを判定するとともに、データ入出力端子ＤＱ０〜ＤＱ３に対応する４つの出力バッファ４が正常か否かを判定することができ、テストコストの低減化を図ることができる。 - 特許庁

When testing the chip, the performance measuring circuit so measures such performances of the circuit function module as its operational speed and consuming power as to store the performance data in the corresponding storage-table circuit, and the storage-table circuit so measures the data amount fed to the circuit function module as to select its optimal clock frequency, power-supply voltage, and board bias.例文帳に追加

チップテスト時に、性能測定回路が回路機能モジュールの動作速度、消費電力などの性能を測定し該当する記憶テーブル回路に性能データを記憶させ、記憶テーブル回路は該当する回路機能モジュールに供給されるデータ量を計測して最適なクロック周波数、電源電圧、基板バイアスを選択する。 - 特許庁

(ix) Digital video magnetic tape recorders, digital instrumentation magnetic tape data recorders or equipment designed to convert digital video magnetic tape recorders for use as digital instrumentation magnetic tape data recorders, that fall under any of the following (excluding those designed for use in other goods), or magnetic tapes used for the testing of these recorders and equipment 例文帳に追加

九　デジタル方式のビデオ磁気テープ記録装置、計測用の磁気テープ記録装置若しくはデジタル方式のビデオ磁気テープ記録装置を計測用の磁気テープ記録装置として使用するための装置であって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。）又はこれらの試験用の磁気テープ - 日本法令外国語訳データベースシステム

The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加

複数の被測定デバイス１２に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス１２に共通の第１試験パターンデータを発生するパターン発生器１０１と、各被測定デバイス１２に個別の第２試験パターンデータを発生する記憶部１０３と、第１試験パターンデータと第２試験パターンデータのいずれかを選択する第１の選択回路１０５とを備えたことを特徴とする。 - 特許庁

The testing device is provided with a simulator personal computer(PC) 13 storing equipment data simulating equipment information, other plural simulator PCs storing peripheral data simulating peripheral information corresponding to the equipment data and a batch control PC 19 collectively connected to all the simulator PCs through a serial transmission converter for allowing these simulator PCs to read out a start command and data.例文帳に追加

シミュレータ式試験装置として、機器情報を模擬した機器データを保有する一つのシミュレータ用パソコン１３と、その機器データに対応する周辺情報を模擬した周辺データを保有する他の複数のシミュレータ用パソコンと、これら全てのシミュレータ用パソコンにシリアル伝送用変換器２１を介して一括接続され、これらの各シミュレータ用パソコンに起動指令およびデータ読み出しを行わせる一括制御用パソコン１９とを備える。 - 特許庁

To provide a real time automatic monitoring control system for an artificial satellite test capable of performing data evaluation on a real time basis and improving safety/reliability for a ground test without requiring personnel involved in the ground test to go to the execution place for testing.例文帳に追加

地上試験に関わる人員が試験実施場所に赴むくことなく、リアルタイムでのデータ評価を行い、地上試験の安全性／信頼性の向上を図ることが可能な人工衛星試験リアルタイム自動監視制御システムを提供する。 - 特許庁

In processes IV, V, a bar code of a component a is read in with bar code reading means 4d, 4e, and at the same time, a characteristics test is made with a characteristics testing means 7a, 7b, whose result is registered in the data base DB in coordination with an ID shown in the bar code.例文帳に追加

工程IV、Ｖでは、バーコード読取手段４ｄ，４ｅで部品ａのバーコードを読み取るとともに、特性検査手段７ａ，７ｂで特性検査を行い、その検査結果をバーコードで示されるＩＤに対応付けて、データベースＤＢに登録する。 - 特許庁

To enable the operation timing in connection to inside to be guaranteed without addition of an extra terminal and function to a macro cell itself by enabling the testing precise timing relation between a clock signal and an input/output data signal or the other control signal to be performed.例文帳に追加

マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。 - 特許庁

In testing whether or not all the taps of variable resistors 11, 12 of an analog circuit 9 are normal, a DC signal with a prescribed voltage is received from a terminal Vin, and a voltage Vout is observed while the taps are sequentially switched by using volume setting data.例文帳に追加

アナログ回路９の可変抵抗器１１、１２の全てのタップが正常であるか否かをテストするとき、Ｖｉｎから所定電圧のＤＣ信号を入力し、ボリューム設定データでタップを順次切り換えながら、Ｖｏｕｔを観察する。 - 特許庁

The semiconductor memory testing apparatus constructed to allow fail bit map display for every wafer based on fail data taken from a fail memory is provided with a section for setting a chip retrieving condition for arbitrarily setting the fail chip retrieving condition.例文帳に追加

フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とするもの。 - 特許庁

Different processing speeds of the digital logical circuit 202 can be tested by this method, and can be tested without making a special automatic testing device such as supporting the whole different possible voltage levels in response to the supporting different data rates.例文帳に追加

この方法で、ディジタル論理回路の異なる処理速度をテストすることができ、サポートされる異なるデータ・レートに対応してすべての異なる可能な電圧レベルをサポートするような特殊な自動テスト装置を作ることなしにテストすることができる。 - 特許庁

Output of the write data DO 1 to 8 to the flash memory 1 is performed by using the input/output terminals IO 1 to 8 of the testing equipment 2, and the completion signal BUSY outputted from the flash memory 1 is monitored at the input/output terminal IO 9.例文帳に追加

フラッシュメモリ１に対する書込みデータＤＯ１〜８の出力は、試験装置２の入出力端子ＩＯ１〜８を使って行い、入出力端子ＩＯ９ではフラッシュメモリ１から出力される完了信号ＢＵＳＹを監視する。 - 特許庁

To provide a signal generating circuit of a semiconductor testing device that is capable of reducing the data transmission amount for skew correction when an operation mode is switched, and to allow concurrent use of respective format channels without reducing the number of effective channels.例文帳に追加

動作モードを切り替えたときのスキュー補正用のデータ転送量を減らし、有効なチャンネル数を減少させることなく各フォーマットチャンネルを同時に使用することができる半導体試験装置の信号発生回路を提供すること。 - 特許庁

When a person in charge of a building site operates an input part 52 of the acceptance-testing terminal device 5 to perform reading operation of the IC tag, the control part 51 reads data recorded in the IC tag embedded in the building member used in a building.例文帳に追加

建築現場の担当者が検収用端末装置５の入力部５２を操作してＩＣタグの読み取り操作を行うと、制御部５１は、建築物に使用された建築部材に埋め込まれたＩＣタグに記録されたデータを読み取る。 - 特許庁