1153万例文収録!

「wafer processing」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > wafer processingに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

wafer processingの部分一致の例文一覧と使い方

該当件数 : 2476



例文

In a perimeter exposure device 51 provided in an application-development processing system 1, a film thickness sensor 64 for sensing the film thickness of the resist film with a laser beam is provided in a casing 60, a wafer W on a mounting table 61 is moved in the X direction, and the film thickness of the resist film on the wafer W is measured.例文帳に追加

塗布現像処理システム1内の周辺露光装置51において,ケーシング60内に,レジスト膜の膜厚をレーザー光によって感知する膜厚センサ64を設け,載置台61上のウェハWをX方向に移動させて,ウェハW上のレジスト膜の膜厚を測定する。 - 特許庁

To provide an adhesive sheet for use in processing a product such as a semiconductor wafer and the like and its manufacturing method, capable of minimizing warping of the product due to stresses remaining in the sheet without damaging the wafer on peeling the sheet apart.例文帳に追加

半導体ウエハ等の製品を加工する際に使用される粘着シートであり、加工後、粘着シートを剥離する際に半導体ウエハ等を破損することがなく、かつ、粘着シートの残留応力による製品の反りを小さくすることができる粘着シート及びその製造方法を提供すること。 - 特許庁

To provide a manufacturing method of a silicon wafer capable of reducing or eliminating minute rough defects caused by wafer processing within a short period after hydrogen annealing, and capable of eliminating degradation in device yield which is caused by minute rough defects.例文帳に追加

水素アニール時より短時間のうちに、ウェーハ加工起因の微小凹凸欠陥を低減または消滅させ、かつ微小凹凸欠陥を原因としたデバイスの歩留の低下を無くすことができ、微小凹凸欠陥によるデバイスの歩留の低下を無くせるシリコンウェーハの製造方法を提供する。 - 特許庁

The method of processing a semiconductor wafer includes step (A) of forming trench element isolating regions, the semiconductor wafer has chip regions 20 and non-chip regions 22, and dummy trench element isolating regions 40 are formed in at least a part of the non-chip regions 22 in step (A).例文帳に追加

半導体ウエハの処理方法は、トレンチ素子分離領域を形成する工程(A)を含み、半導体ウエハは、チップ領域20と、非チップ領域22とを有し、工程(A)において、非チップ領域22の少なくとも一部において、ダミートレンチ素子分離領域40が形成される。 - 特許庁

例文

A plasma etching device includes a processing vessel 100 for subjecting a wafer W to plasma processing in the inside thereof; an upper electrode 105 and a lower electrode 110, facing each other inside of the processing vessel 100 for forming a processing space between them; and a high-frequency power source 150 connected to at least either of the upper electrode 105 and the lower electrode 110 for outputting high-frequency power to the inside of the processing vessel 100.例文帳に追加

プラズマエッチング装置は、内部にてウエハWをプラズマ処理する処理容器100と、処理容器100の内部にて互いに対向し、その間に処理空間を形成する上部電極105及び下部電極110と、上部電極105及び下部電極110の少なくともいずれかに接続され、処理容器100の内部に高周波電力を出力する高周波電源150と、を有する。 - 特許庁


例文

To provide a processing device such as an etching device which is capable of preventing deposits from falling down separating from an exhaust line to adhere as particles to the surface of a semiconductor wafer which is located below, where the deposits are attached to the inner wall of the exhaust line provided at an upper part of the processing device.例文帳に追加

上方に形成されている排気ラインの内壁に付着したデポ物が剥離して落下し、下方に存在する半導体ウエハの表面にパーティクルとして付着することを防止できるエッチング装置のような処理装置を得ること。 - 特許庁

The grinding auxiliary device comprises a data processing means (3) to process data of the electric resistance rate of a work for a semiconductor wafer ; a speaker (4), serving as an alarming means, operated by an alarm signal from the data processing means (3); alarm lamps (5A and 5B); and a CRT (6).例文帳に追加

半導体ウェーハのワークの電気抵抗率のデータを処理するデータ処理手段(3)と、データ処理手段(3)からの警報信号により作動する警報手段としてのスピーカ(4)、警告灯(5A,5B)およびCRT(6)を備えている。 - 特許庁

The method relates to wafer processing utilizing multilayer processing procedure including one or more measuring processes, one or more poly-etching (P-E) processes and one or more metal gate etching processes, and the multilayer/multi-input/multi-output (MLMIMO) model and library.例文帳に追加

本発明は、1つ以上の測定処理、1つ以上のポリエッチング(P-E)処理及び1つ以上の金属ゲートエッチング処理を有する多層処理手順並びに多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いてウエハを処理する方法を供する。 - 特許庁

To provide a member for semiconductor processing apparatus for controlling radicals in the semiconductor processing apparatus not to become superfluous and preventing corrosion of the member or unnecessary etching on a device surface of a wafer.例文帳に追加

半導体処理装置におけるラジカルが過剰となるのを抑制し、半導体処理装置の部材の腐食やウェハのデバイス面における不要なエッチングを防止する半導体処理装置部材およびそれを備えた半導体処理装置を提供する。 - 特許庁

例文

An epitaxial growth device 10A of a sheet form type processes semiconductor wafers or silicon wafers W sheet by sheet and is equipped with a processing chamber 12 of quartz glass and a wafer support susceptor 14A arranged in the processing chamber 12.例文帳に追加

エピタキシャル成長装置10Aは半導体ウェハであるシリコンウェハWを一枚ずつ処理する枚葉式であり、例えば石英ガラスで構成された処理チャンバ12と、この処理チャンバ12内に配置されたウェハ支持用のサセプタ14Aとを備えている。 - 特許庁

例文

In this manner, the image of the entire wafer is read and then a processing for judging whether each inspection region is conforming or not is made, so that time required for inspection can be drastically reduced as compared with a case where the scanning and judgment processing is repeated for each inspection region.例文帳に追加

このように,ウェーハ全体の画像を取り込んだ上で,各検査領域毎に良/不良の判断処理を行うため,各検査領域毎に走査,判断処理を繰り返す場合と比べて検査に要する時間が大幅に短縮される。 - 特許庁

Next, recessing or cutting processing exceeding the maximum thickness of the chip 3 is carried out along the cutting schedule line 2, and then after sticking the protective tape 5 on the surface thereof, the wafer 1 is held on the chuck table 17 of a grinding processing apparatus 10 with the backside thereof being exposed.例文帳に追加

次に切断予定ライン2に、チップ3の最大厚さを超える溝加工か、もしくは切断加工を施し、表面に保護テープ5を貼着してから、研削加工装置10のチャックテーブル17上に裏面を露出させてウェーハ1を保持する。 - 特許庁

To provide a method for processing a brittle member where the brittle member such as a wafer can be grinded so as to be very thin and handling enhancement in a following step is also possible, and to provide a both-side adhesive sheet that is preferably used for the processing method.例文帳に追加

ウエハのような脆性部材を極薄にまで研削でき、しかも後工程におけるハンドリング性の向上が可能な、脆性部材の加工方法ならびに該加工方法に好ましく用いられる両面粘着シートを提供すること。 - 特許庁

To provide a laser processing device that can irradiate a laser beam to an appropriate position from the undersurface of a wafer even if a deviation occurs in a position relationship over time between an imaging means for detecting a processing position and a focal point of the laser beam.例文帳に追加

レーザー加工装置において、加工箇位置を検出するための撮像手段とレーザー光の集光点との位置関係に経時的にずれが生じる場合であっても、ウェーハの裏面から適正な位置にレーザー光線を照射できるようにする。 - 特許庁

As a result, in the wafer treatment processing 100, the Si+ ions introduced at the ion implantation processing 120 are bonded to a vacant lattice defects, produced in the ion implantation process 110, thereby crystal defect generation caused by the vacant lattice defect is prevented.例文帳に追加

結果として,ウェハ処理工程100では,イオン注入工程120で導入されたSi+イオンが,イオン注入工程110で生じる空格子欠陥と結合し,空格子欠陥に起因する結晶欠陥の発生が抑制される。 - 特許庁

A first transfer device 50 is disposed between the cooling processing apparatus groups 70 and 80, a second transfer apparatus 60 is disposed between the heating processing apparatus groups 90 and 100, and a delivery pad 40, where a wafer W is be freely mounted is provided between the transfer devices 50 and 60.例文帳に追加

冷却処理装置群70,80の間に第1搬送装置50を,加熱処理装置群90,100の間に第2搬送装置60を夫々備え,搬送装置50,60の間にウェハWを載置自在な受け渡し台40を備える。 - 特許庁

A wafer processing apparatus includes a chamber containing an internal space, a processing unit which is installed in the internal space of the chamber, can be drawn out through one surface of the chamber, and is provided with an exhaust line, and an exhaust member installed in the chamber.例文帳に追加

本発明の基板処理装置は、内部空間を有するチャンバと、前記チャンバの内部空間に設置され、前記チャンバの一面を通じて引き出すことができ、排気ラインを有する処理ユニットと、前記チャンバに設置される排気部材とを含む。 - 特許庁

In a method for analyzing time-series distribution information of defects within the surface of a wafer obtained in an identical inspection process of a manufacturing process of a thin film device for forming the thin film device by sequentially processing the wafer, the occurrence of abnormality in the manufacturing process is determined on the basis of a judgement of local variations in distribution of the defects within the wafer.例文帳に追加

基板を順次処理して薄膜デバイスを形成する薄膜デバイスの製造工程において同一の検査工程にて時系列に得られた欠陥の前記基板面内での分布情報を解析する方法において、前記欠陥の基板面内での分布の局所的な粗密変動を判定基準として前記製造工程において異常が発生したことを判定するようにした。 - 特許庁

A thermal reaction chamber for semiconductor wafer processing operations comprises: a susceptor 36 for supporting a semiconductor wafer 38 within the chamber 32, provided with a plurality of via holes 68 formed vertically therethrough; a displacing means 34 for displacing the susceptor vertically between a first and a second position; and a plurality of wafer support elements 66, each of which is suspended to be vertically moveable within said holes 68.例文帳に追加

半導体ウエハ処理操作の為の熱反応チャンバであって、チャンバ32内には半導体ウエハ38を支持し、垂直に形成された複数の貫通孔68を有するサセプタ36と、このサセプタを第1と第2の位置間で垂直に変位させる変位手段34と、複数のウエハ支持要素66があって、各々が前記孔68内で垂直に移動自在に吊り下げられている。 - 特許庁

The image sensor has: a photodiode section including photodiodes and transfer gate transistors both which are formed on a first wafer; a wiring line section including signal processing/controlling transistors and wiring lines both which are formed on a second wafer joined to the upside of the photodiode section; a supporting base substrate bonded on the upside of the wiring line section; and a filter section formed on the underside of the first wafer.例文帳に追加

第1ウェーハ上に形成されたフォトダイオード及びトランスファゲートトランジスタを備えるフォトダイオード部と、フォトダイオード部の上部に接合された第2ウェーハ上に形成された信号処理/制御トランジスタ及び配線ラインを含む配線ライン部と、配線ライン部の上部に接合された支持台基板と、第1ウェーハの下部に形成されたフィルター部と、を備えるイメージセンサー。 - 特許庁

To provide a temperature measuring tool which can convey a semiconductor wafer by an automatic conveyer in the same manner as an ordinary semiconductor wafer and can easily and precisely measure temperature during processing of a semiconductor wafer, to provide a method of measuring temperature for a semiconductor manufacturing apparatus using the temperature measuring tool, and to provide a semiconductor manufacturing apparatus which measures temperature by using the temperature measuring tool.例文帳に追加

通常の半導体ウェハと同様に自動搬送装置により搬送することができて、半導体ウェハ処理時における温度を容易に且つ精密に測定できる半導体製造装置用温度測定具、その温度測定具を用いた半導体製造装置の温度測定方法、及びその温度測定具を用いて温度を測定する半導体製造装置を提供する。 - 特許庁

A second polymer removing liquid capable of removing a second-class polymer generated in ashing processing is supplied to a center portion (portion inner from the circumferential edge portion) of the surface of the wafer W.例文帳に追加

また、ウエハWの表面の中央部(周縁部よりも内側の部分)には、アッシング処理時に生じた第2のポリマーを除去可能な第2ポリマー除去液が供給される。 - 特許庁

To provide a method of controlling a wafer process and a processor used therefor which can detect a failure in a process in situ during processing and immediately feed it back.例文帳に追加

プロセスを行っているその場で(in situ)プロセスの異常を検出し得るようにし、直ちにフィードバックすることができるウェハプロセスの管理方法およびそれに用いるプロセス装置を提供する。 - 特許庁

The second detection part 50 detects whether the wafer W, in the state after the processing, is collectively stored in the respective storage parts 82 of the storage container 80.例文帳に追加

第2の検出部50は、収納容器80の各収納部分82にそれぞれ処理後の状態のウエハWが収納されているか否かを一括して検出するようになっている。 - 特許庁

The work W is cut while a fluid 21 is supplied by a fluid supply means 11 from a processing groove 20 to the gap 19 between the protection member 16 and wafer 15.例文帳に追加

加工溝20より保護部材16とウェーハ15との間の間隙19へ流体21を流体供給手段11により供給しながらワークWの切削加工を行う。 - 特許庁

To provide an apparatus and method for processing a substance such as semiconductor wafer, which can prevent deposition of a reaction by-product on a substrate transportation outlet and prevent partial contamination.例文帳に追加

基板搬入出口への反応副生成物の付着を防止し、パーティクル汚染等を防止できる半導体ウエハ等の基板処理装置および基板処理方法を提供する。 - 特許庁

To reduce test time when defect check of a bit line or a sense amplifier is performed in a wafer test of a NAND flash memory, and furthermore extremely reduce the test time through parallel processing of a plurality of chips.例文帳に追加

NAND型フラッシュメモリのウェハテストに際してビット線またはセンスアンプの不良チェックを行う場合に、テスト時間を短縮し、複数チップの並列処理によりテスト時間を大幅に縮める。 - 特許庁

Further, the method of manufacturing the container body for the electronic component is characterized in a process of forming the wall portion 12 by performing plating processing on a wafer comprising of a plurality of substrates at a time.例文帳に追加

また、この電子部品用容器体の製造方法として、複数の基板からなるウエハをめっき処理により一括して壁部12を形成する工程を特徴としている。 - 特許庁

With respect to the processing method for wafers, a polysilicon film 12 having a thickness of 0.1-2 μm is formed on the whole surface of a silicon wafer 11 contaminated by a metal impurity containing Cu and/or Ni.例文帳に追加

Cu又はNiのいずれか一方又はその双方を含む金属不純物に汚染されたシリコンウェーハ11の全面に厚さ0.1〜2μmのポリシリコン膜12を成膜する。 - 特許庁

By structuring the substrate processing device like that, a part of the back surface of the semiconductor wafer supported by a support member can be made different in the heat treatment executed in the heat treatment module for every heat treatment.例文帳に追加

このような構成にすることで、熱処理モジュールで行われる熱処理では熱処理毎に半導体ウエハの裏面を支持部材により支持する部位を異ならせることができる。 - 特許庁

A body section includes a support face for holding a wafer and an electrode and an arm member extending outward from one side of the body section is fixed to the circumferential wall of a processing chamber thus supporting the body section.例文帳に追加

ボデイ部分はウェハを保持する支持面と電極を含み、アーム部材はボデイ部分の一側から外方に延びて、処理チャンバの周囲壁に取り付けられ、ボデイ部分を支持する。 - 特許庁

To provide a manufacturing environment 110 for a wafer fabrication processing and an SPC environment 112 for setting control limits and acquiring data for production runs.例文帳に追加

本発明は、ウェーハ製造プロセスのための製造環境(110)、並びに制御限界を設定すると共に生産ランの測定データを取得するSPC環境(112)を提供する。 - 特許庁

Disclosed is a tape for wafer processing having an intermediate resin layer and an adhesive layer laminated in this order on a base film, wherein the intermediate resin layer has thickness of 20 to 200 μm.例文帳に追加

基材フィルム上に中間樹脂層、粘着剤層がこの順に積層されているウエハ加工用テープであって、中間樹脂層の厚さが20〜200μmであるウエハ加工用テープ。 - 特許庁

To enhance efficiency of vapor phase epitaxial growth processing by shortening the time when a reactor is occupied by a semiconductor wafer during vapor phase epitaxial growth process in vapor phase epitaxial growth device and method.例文帳に追加

気相成長装置及び気相成長方法において、気相成長処理時に半導体ウェハが反応炉を占める時間を短縮し、気相成長処理の効率向上を図ること。 - 特許庁

To provide a processing method of semiconductor chip test data which does not increase the data volume more than necessary and can easily and quickly conduct a comparative analysis of each wafer within a lot.例文帳に追加

データ容量を必要以上に大きくすることなく、またロット内の各ウェーハの比較解析が容易且つ速やかに行える半導体チップ検査データの処理方法を提供すること。 - 特許庁

To provide a wafer processing tape that suppresses a chip leap in a dicing step and occurrence of an error such that an adjacent chip is lifted together in a picking-up step.例文帳に追加

ダイシング工程でチップ飛びの発生を抑制できると共に、ピックアップ工程で隣接チップが一緒に持ち上がるエラーの発生を抑制できるウエハ加工用テープを提供する。 - 特許庁

To improve maintenance of an overall manufacturing system when the form for system which controls under a unitary management, a plurality of processors for processing a substrate to be processed, such as a semiconductor wafer or the like.例文帳に追加

半導体ウエハ等の被処理基板を処理する複数の処理装置を一元管理の下で制御するシステム形態とした場合の、製造システム全体の保守性の向上を図る。 - 特許庁

An apparatus for heat treating the substrate comprises a DCC processing unit 13 for curing a coating liquid coating a wafer W, capable of forming two treating chambers of a high-temperature heating chamber 23 and a temperature-lowering chamber 24.例文帳に追加

ウェハW上に塗布された塗布液を硬化させるためのDCC処理ユニット13を高温加熱室23と降温室24の2つの処理室が形成できるように構成する。 - 特許庁

When the semiconductor wafer W is in a standby state before being carried in the chamber 6, on the other hand, the holding unit 7 is moved to a receiving and delivery position farther from the chamber window 61 than the processing position.例文帳に追加

一方、半導体ウェハーWがチャンバー6内に搬入される前の待機状態のときには保持部7を処理位置よりもチャンバー窓61から離間した受渡位置に移動させる。 - 特許庁

The wafer processing apparatus includes a pressure reduction pipe 30 which places a chuck table 26 in air sucking operation and a dehumidifying device 80 which dehumidifies compressed air supplied to air bearing mechanisms of cutting units 47 and 57.例文帳に追加

チャックテーブル26に空気吸引作用を発生させる減圧管30や、切削ユニット47,57のエアベアリング機構に供給する圧縮空気を除湿する除湿装置80を備える。 - 特許庁

Then, the rear surface of the wafer is cut and singulated into chips 2b, and rear surface processing such as formation of rear electrodes 9a followed by heat treatment is executed without separating the chips 2b from the supporter 5.例文帳に追加

そして、ウエハの裏面を研削して各チップ2bに個片化したあと、チップ2bを支持体5から分離せずに、裏面電極9a形成などの熱処理を伴う裏面加工を行う。 - 特許庁

To provide a method of processing a substrate, which reduces variations in line width of the second time resist patterning on a wafer plane without lowering productivity when double patterning is performed.例文帳に追加

ダブルパターニングを行う際に、生産性を低下させることなく、ウェハ面内における2回目のレジストパターンの線幅のばらつきを低減することができる基板処理方法を提供する。 - 特許庁

To provide a plasma processing device capable of attaining a desired wafer temperature distribution with low power consumption by optimizing a refrigerant circulation amount in a cycle of a direct expansion type cooling system.例文帳に追加

直膨式冷却システムにおけるサイクル内の冷媒循環量を最適化させ、低消費電力にて所望のウエハ温度分布を達成可能なプラズマ処理装置を提供する。 - 特許庁

To provide a semiconductor device which enhances packaging density of chips by forming a fine through-hole via in simple processing steps without forming a via hole in a resin layer of a pseudo wafer by laser and the like.例文帳に追加

擬似ウエハーの樹脂層にレーザ等でビアホールを形成することなく、簡単な工程で微細な貫通ビアを形成してチップの実装密度を高める半導体装置を提供する。 - 特許庁

The preselected gaseous mixture can be formulated for different semiconductor wafer processing operations such as surface prime treatment and bottom anti-reflective coating (BARC) deposition.例文帳に追加

予め選択されたガス状混合体は、表面プライム処理及び底反射防止被膜(BARC)堆積のような異なる半導体ウェーハ処理動作のために処方することができる。 - 特許庁

The first and second two-fluid discharge nozzle 9, 10 selectively deliver droplets of the DIW, thereby proper processing according to the surface status of the wafer W can be executed.例文帳に追加

第1および第2二流体ノズル9,10から選択的にDIWの液滴を吐出させることにより、ウエハWの表面状態に応じた適切な処理を行うことができる。 - 特許庁

The contact body 4 is formed by processing and cutting a semiconductor wafer and equipped with a plurality of parallel cantilever beams 41 and coupling parts 42 coupling fixed ends of the beams 41.例文帳に追加

コンタクト本体4は半導体ウエハを加工、切断して形成され、平行な複数の片持ち梁部41及びこれらの片持ち梁部41の固定端を連結する連結部42を有する。 - 特許庁

To provide an optimum processing method for swiftly recovering a plasma processor to a state that it is available for manufacturing a semiconductor device after maintenance without using a special wafer or the like.例文帳に追加

特殊なウェハ等を使用することなくプラズマ処理装置をメンテナンス後に速やかに半導体装置の製造に使える状態に回復するために最適な処理方法を提供する。 - 特許庁

A production cost is reduced in a method of producing the convex shape by the batch processing, when a large amount of piezoelectric pieces are manufactured from a flat wafer, etc., so that the low-cost piezoelectric device is provided.例文帳に追加

平板のウエハーなどで大量に圧電体片を製造するのに、バッチ処理でコンベックス形状を作成する製造方法は製造コストを削減し、安価な圧電デバイスを提供する。 - 特許庁

例文

Therefore, no swelling is produced when acid-etching the surface of the wafer, a pit P such as COP existing on the surface thereof, processing damage during mirror polishing, etc., is selectively etched and amplified.例文帳に追加

よって、ウェーハ表面に酸エッチ時のうねりなどが現出されず、ウェーハ表面に存在するCOP、鏡面研磨時の加工ダメージなどのピットPが選択的にエッチングされ、増幅される。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS