陷るの英語

本発明によると、ビア電極とセラミック基板の間に形成されたボイドが除去されるため、ビア電極とプローブチップの間の固着強度を強化することができ、ビア電極の周辺が陷沒するような不良を防止することができる。例文帳に追加

Since the void formed between the via electrode and the ceramic substrate is removed, fixation strength between the via electrode and a probe chip can be increased and a defect such as a hollow in a periphery of the via electrode can be prevented. - 特許庁

本発明は相変化物質膜の形成及び除去を繰り返してマルチ層構造としてビアホールを埋め込むマルチ層プラグ構造を形成することで、通常の方法により形成されるプラグ構造よりも欠陷及びダメージが低減できるメリットがある。例文帳に追加

The present invention provides a multilayer plug structure of a multilayer structure with via holes inscribed therein, which is formed by repeating the formation and removal of a phase change material layer, thereby reducing defects and damages as compared to a plug structure formed by a conventional method. - 特許庁

これによって、従来の保護膜上の欠陷によって減少された２次電子および放電效率を高めるためにＸｅの放電ガスの割合を相対的に上げ、Ｎｅの放電ガスの割合を相対的に下げることによって発生するサステイン電圧の上昇が、アルカリ金属において発生する十分な電子によって補償される。例文帳に追加

Thereby the Xe discharge gas ratio is relatively increased, while the Ne discharge gas ratio is relatively decreased, in order to increase secondary electrons having been decreased by defects on the conventional protective membrane and to increase the discharge efficiency, a generated sustain voltage increase compensated by enough electrons generated in the alkali metal. - 特許庁

画素領域及び前記画素領域の周辺部に位置する回路領域を備える基板を提供する段階と，前記画素領域及び前記回路領域上に第１の半導体層及び第２の半導体層を各々形成する段階と，前記第１の半導体層を選択的に表面処理して前記第１の半導体層表面の格子欠陷密度を増加させる段階と，を含む。例文帳に追加

This manufacturing method includes a step of providing a substrate provided with a pixel region and a circuit region located in the peripheral part of the pixel region; a step of forming a first semiconductor layer and a second semiconductor layer, respectively on the pixel region and the circuit region; and a stage of increasing the lattice defect density of the first semiconductor layer surface, by selectively performing the surface treatment of the first semiconductor layer. - 特許庁

入力データが順次入力される場合、順次配列されたシフトレジスターを利用して入力データを順次伝送し、欠陷のあるメモリセルアレイに対応するシフトレジスターはデータ格納をスキップして次のレジスター部にデータを伝送することで、データアドレシング動作またはリダンダンシー動作の時アドレス比較動作なしに速やかにデータを入力することができる半導体メモリ素子のアドレシング回路及びこれのデータアドレシング方法を提供する。例文帳に追加

To provide an addressing circuit of a semiconductor memory element, and to provide its data addressing method, wherein data can be quickly inputted without address comparison for data addressing or redundancy operation by: sequentially transferring input data, when the data are sequentially input, by utilizing shift registers successively arranged; and transferring the data to the next register by skipping data storage of the shift register corresponding to a memory cell array with a deficiency. - 特許庁