「おーらんどー」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

本発明はＰＭＯＳトランジスタの形成に関し、この形成において、シリコン又はSiGeの層は、ｐ型ドーパントが、下にあるゲート誘電体層に入り込むことを抑制する。例文帳に追加

The invention relates to the forming of a PMOS transistor, and in the forming, the layer of silicon or SiGe restrains a p-type dopant from invading into an underlying gate dielectric layer. - 特許庁

ＬＤＤ（ライトリィ・ドープト・ドレイン）構造を有するＭＯＳ型トランジスタにおいて、ホットキャリア耐性を向上させると共に、高周波領域でのゲート−ドレイン間容量の低減により周波数特性を改善する。例文帳に追加

To improve hot carrier resistance, and to improve frequency characteristics by reducing gate/drain capacitance in a high frequency region in an MOS transistor having an LDD(lightly-doped drain) structure. - 特許庁

チャンネル領域両側に各々隣接した低濃度ドーピング領域及び低濃度ドーピング領域に各々隣接したソース/ドレーン領域を含む半導体層が形成されている基板を提供する段階及び基板上にゲート絶縁膜及び導電膜を順に形成した後、前記導電膜をパターニングしてゲート電極を形成する段階を含む薄膜トランジスタの製造方法。例文帳に追加

The method comprises the stages of: providing a substrate having semiconductor layer which includes low concentration doping region adjacent to each both sides of channel region, and each source/drain regions adjacent to the low concentration region; and, after forming gate insulating film and conductive film on the substrate in order, forming a gate electrode by patterning the above-mentioned conductive film. - 特許庁

ドープされたシリコンのエミッタまたはコレクタ領域、シリコン−ゲルマニウムを含むベース領域、およびスペーサを含むヘテロ接合型バイポーラトランジスタを提供すること。例文帳に追加

To provide a heterojunction bipolar transistor that includes: an emitter region or a collector region of doped silicon; a base region containing silicon- germanium; and a spacer. - 特許庁

構成する元素の少なくとも一部が標識性同位体で置換され、これにより標識されたジフェニルピペラジン芳香族アミン誘導体及び／又はその塩を有効成分とする、ドーパミントランスポーターイメージング剤。例文帳に追加

The dopamine transporter imaging agent comprises an aromatic amine derivative of diphenylpiperazine and/or its salt as an active ingredient in which at least a part of constituent elements is substituted with a labeled isotope and which is labeled with the isotope. - 特許庁

こうすることによって、狭い幅にリンをドープしたベースを備えるＰＮＰトランジスタを作製することができ、そのカットオフ周波数は２３ＧＨｚから３０ＧＨｚに改善された。例文帳に追加

PNP transistors with a narrow phosphorous-doped base can thus be manufactured with a cut-off frequency improved from 23 GHz to 30 GHz. - 特許庁

イギリス、フランス、スペイン、ポルトガル、ジョージ、ルイ、ダブルーン、ダブル・ギニーそしてモイドー、セクゥインなどさまざまな金貨があり、ヨーロッパのここ１００年のありとあらゆる王様の肖像を目にすることができた。例文帳に追加

English, French, Spanish, Portuguese, Georges, and Louises, doubloons and double guineas and moidores and sequins, the pictures of all the kings of Europe for the last hundred years,  - Robert Louis Stevenson『宝島』

板材に打抜き加工を施して所定の外径および内径を有するドーナツ状円板を得た後、当該ドーナツ状円板をブランクとして絞り加工を施して筒状成形体を得、その後に、当該筒状成形体に内面しごき加工および／または外面しごき加工を施す。例文帳に追加

After obtaining a doughnut-like disk having a prescribed outside diameter and inside diameter by applying blanking to a metal plate, a tubular formed body is obtained by applying drawing taking the doughnut-like disk as the blank and, after that, internal ironing and/or external ironing is applied to the tubular formed body. - 特許庁

異なるドープ濃度の外部領域および内部領域を備える突出外因性ベースを有する自己整合型バイポーラ・トランジスタ構造及びその製作する方法を提供すること。例文帳に追加

To provide a self-adjusting bipolar transistor structure having a projecting exogenous base provided with external and internal regions with different dope densities, and to provide its manufacturing method. - 特許庁

このことにより、シャドウマスクが熱膨張した場合の、局所ドーミング現象や初期ドーミング現象による開孔の変位を抑えることができ、電子ビームのミスランディングによる色ずれ、色むら、及び輝度低下を防止することができる。例文帳に追加

With these arrangements, a displacement of the open holes caused through local doming phenomena and initial doming phenomena, in the case of a thermal expansion of the shadow mask, is controlled to prevent a color distortion, a color shading and a lowering of brightness affected by an erroneous landing of the electron beam. - 特許庁

デプレショントランジスタＱＮ１から発生される電流に基づいて電圧を発生するトランジスタＱＮ２と、差動対を構成する２つのトランジスタの内の一方のトランジスタＱＮ３にチャネルドープすることにより生じたオフセット電圧を有する差動増幅器と、差動増幅器の出力と他方の入力との間に接続されてフィードバックループを形成するトランジスタＱＰ１を有する。例文帳に追加

This circuit has a transistor QN2 which generates a voltage according to the current generated by a depletion transistor QN1, a differential amplifier which has an offset voltage generated by channel doping to one transistor QN3 between two transistors constituting a differential couple, and a transistor QP1 which is connected to the output of the differential amplifier and the other input to form a feedback loop. - 特許庁

半導体基板にチャネル領域、ソース領域６、ボディコンタクト領域７、オフセット領域およびドレイン領域９を形成する絶縁ゲート型電界効果トランジスタの製造方法において、ボディコンタクト領域７形成のためのイオン注入時のドーズ量を、ソース領域６およびドレイン領域９形成のためのイオン注入時のドーズ量より少なくする。例文帳に追加

In the method for fabricating an insulated gate field effect transistor where a channel region, a source region 6, a body contact region 7, an offset region and a drain region 9 are formed on a semiconductor substrate, dosage at the time of ion implantation for forming the body contact region 7 is set less than the dosage at the time of ion implantation for forming the source region 6 and the drain region 9. - 特許庁

１）１，２−ヘキシレングリコール、１，２−ペンタンジオール及びイソプレングリコールから選ばれる１種乃至は２種以上と２）ファネソール、ビサボロール、ネロリドール、ランセオール等のセスキテルペンアルコールから選ばれる１種乃至は２種以上とを皮膚外用剤に含有させる。例文帳に追加

This external preparation for skins comprises (1) one or more compounds selected from 1,2-hexylene glycol, 1,2-pentanediol, and isoprene glycol and (2) one or more compounds selected from sesquiterpene alcohols such as farnesol, bisabolol, nerolidol, and lanceol. - 特許庁

当該シリコン及び／又はゲルマニウム含有構造がゲート電極である場合、ゲート電極の仕事関数をモデリングするため、上記シリコン及び／又はゲルマニウムにランタニド元素（例えばＹｂ）をドープする。例文帳に追加

When the structure including the silicon and/or the germanium is a gate electrode, the lanthanide element (for example, the Yb) is doped to the silicon and/or the germanium in order to model a work function of the gate electrode. - 特許庁

高いエネルギー及びわずかなドーズ量を用いた注入ステップを追加することによって、ソース及び／又はドレインと基板との間のｐｎ接合部容量が減少した電界効果トランジスタの製造方法を提供する。例文帳に追加

An injection step using high energy and a small amount of dose is added, thus providing the method for manufacturing the field effect transistor, where the capacity at a p-n junction part between a source and/or the drain and the substrate is reduced. - 特許庁

ＭＯＶＰＥ法により製造されたプレーナドープ層を含む高電子移動度トランジスタの構造を有し、シートキャリア濃度や移動度が共に高い化合物半導体ウェハを提供すること。例文帳に追加

To provide a compound semiconductor wafer which has the structure of a high-electron mobility transistor, which is manufactured through an MOVPE method and comprises planar doped layers, and is high in both the sheet carrier concentration and the electron mobility in the wafer. - 特許庁

本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。例文帳に追加

A field effect transistor uses carbon nanotubes as channels, wherein the drain electrode and the source electrode are connected in series with a plurality of carbon nanotubes, and carbon nanotubes 1, in contact with the gate via a gate insulating layer, are doped to have an n-type or a p-type, and carbon nanotubes 2, in contact with the source and drain electrodes, are doped in a complementary fashion with the carbon nanotubes 1. - 特許庁

ＣＲＴのパネルに発熱体を塗膜して通電することにより、シャドーマスクの熱膨張に対応するようにパネルを熱膨張させ、シャドーマスク表面の貫通孔とパネル内面の蛍光体との相対的な位置ずれを減少させてランディングズレを補正する。例文帳に追加

A heat-generating material is coated on the panel of a CRT and an electric current is applied thereto to thermally expand the panel so as to correspond to thermal expansion of a shadow mask, thereby reducing the relative positional deviation between a through hole on the surface of the shadow mask and a fluorescent material on the internal surface of the panel to correct the landing dislocation. - 特許庁

酸化物半導体膜を有するボトムゲート構造のトランジスタの作製工程において、熱処理による脱水化または脱水素化処理、及び酸素ドープ処理を行う。例文帳に追加

A manufacturing process of a bottom gate structure transistor having an oxide semiconductor film comprises performing dehydration by heat treatment or a dehydrogenation treatment, and oxygen dope processing. - 特許庁

酸化物半導体膜を有するボトムゲート構造のトランジスタの作製工程において、熱処理による脱水化または脱水素化処理、及び酸素ドープ処理を行う。例文帳に追加

In steps for manufacturing a bottom-gate structure transistor having an oxide semiconductor film, dehydration or dehydrogenation treatment by heat treatment, and oxygen doping treatment are performed. - 特許庁

チャネルドープに起因するゲート絶縁層の損傷およびトランジスタ特性の変動をを確実に防止することのできる電気光学装置の製造方法、半導体装置の製造方法、および電気光学装置を提供すること。例文帳に追加

To provide a method for manufacturing an electo-optic device, a method for manufacturing a semiconductor device, and an electro-optic device for surely preventing the damage of a gate insulating layer due to a channel dope and the fluctuation of transistor characteristics. - 特許庁

半導体ナノワイヤによるチャネル（半導体ナノワイヤ・チャネル）及びドープされた半導体ソース及びドレイン領域を有する電界効果トランジスタ（ＦＥＴ）提供すること。例文帳に追加

To provide a field effect transistor (FET) with a channel formed by a semiconductor nanowire (semiconductor nanowire channel) and doped semiconductor source and drain regions. - 特許庁

トランジスタのゲート領域を形成する多結晶シリコン層の２つの異なるドーピングにより、少なくとも３つの別個の論理レベルで記憶できるＲＯＭ型のメモリセルの製造方法を得る。例文帳に追加

To obtain a method for manufacturing a ROM memory cell, which can store at least three different logical levels by doping two different points of a polycrystalline silicon layer forming the gate region of a transistor. - 特許庁

トレンチゲート型蓄積モード電界効果トランジスタにおいて、Ｎ型ドレインの低濃度ドープされたドリフト領域をトレンチ間のメサに設ける。例文帳に追加

In a trench gate type storage mode field-effect transistor, a lightly-doped drift region of an N-type drain is provided on a mesa between trenches. - 特許庁

半導体膜３および絶縁膜５を順次形成し、これらの膜よりなる積層膜した後、この積層膜を選択的に除去することにより、プール部７ｂおよびこのプール部７ｂに連結した一対の溝７ａを形成し、プール部７ｂにドープ高次シラン組成物溶液９を充填し、この溶液９を溝７ａ内部に導入した後、熱処理によりドープシリコン膜９Ａを形成する。例文帳に追加

The pool 7b is filled with solution 9 of doped high order silane composition, and then that solution 9 is introduced into the groove 7a and heat treated to form a doped silicon film 9A. - 特許庁

上記孔部２２Ａは、可動接点３を粘着した位置に対応した位置に設けられ、可動接点３の形状に沿ったドーム状に膨らんだ部分が孔部２２Ａ内に収まるように補強シート２２をベースシート２１上に積層状態に構成した。例文帳に追加

The hole 22A is provided at a position corresponding to the position where the movable contact 3 is adhered, and the reinforcing sheet 22 is laminated on the base sheet 21 so that the swelling portion in a dome shape along the shape of the movable contact 3 may be accommodated within the holes 22A. - 特許庁

カルコゲン、酸素又はハロゲンを配位子としたランタノイドを母材に対しドープして、還元性雰囲気を必要とせず、室温で永続性のある光化学ホールバーニングを発現可能な価数のランタノイドが含まれる状態を容易に得られる光化学ホールバーニング材料を提供する。例文帳に追加

To provide a photochemical hole burning material capable of easily obtaining a state where a lanthanoid having a valence capable of effecting lasting photochemical hole burning at room temperature is included in the material without needing a reducing atmosphere by doping a base material with a lanthanoid having a chalcogen, oxygen or halogen as a ligand. - 特許庁

化合物半導体ヘテロバイポーラトランジスタ素子構造の結晶成長において、コレクタ層／エミッタ層／ベース層界面におけるメモリー効果によるドーピング遅れを抑制するために、少なくともＡｌを含んだ化合物半導体で界面を形成し、急峻なアクセプター不純物ドーピング界面を実現する。例文帳に追加

In the crystal growth of a compound semiconductor heterobipolar transistor device structure, a compound semiconductor containing at least Al is used to form a boundary for suppressing doping delays due to memory effect at the boundaries among a collector layer, an emitter layer and a base layer, resulting in a steep acceptor impurity doping boundary. - 特許庁

溶質であるＺｎＯと溶媒とを混合して融解させた後、得られた融液に、基板を直接接触させることによりＺｎＯ単結晶を成長させる液相エピタキシャル成長法により、ノンドープＺｎＯ単結晶やＩＩＩ族元素やランタノイド元素をドープしたＺｎＯ単結晶を製造する。例文帳に追加

A non-doped ZnO single crystal or a ZnO single crystal doped with a group III element or a lanthanoid element is produced by a liquid phase epitaxial growth method comprising mixing ZnO being a solute and a solvent, then melting the resulting mixture, and growing a ZnO single crystal by bringing a substrate into direct contact with the obtained melt. - 特許庁

局部ドーミングの影響を考慮することなくランディング状態を測定できる陰極線管装置のランディング測定方法及びランディング調整方法並びにランディング状態測定装置を提供することを目的とする。例文帳に追加

To provide a landing measuring method, a landing control method and a landing condition measuring device of a cathode-ray tube device which can measure the landing condition without the need for considering the influence of a local doming. - 特許庁

セラミックケーシング（２）と、このセラミックケーシング（２）に配置される電流引き込み部（３）とを有するハロゲン金属蒸気ランプにおいて、上記の電流引き込み部（３）のガラス被覆部は、リンがドーピングされたニオブ合金であることを特徴とするハロゲン金属蒸気ランプを提供する。例文帳に追加

In the halogen metal vapor lamp having a ceramic casing (2) and the current lead-in part (3) arranged in the ceramic casing (2), a glass covering part of the current lead-in part (3) is formed of a P-doped niobium alloy. - 特許庁

このおもてなし点灯中にドア開閉検出部５によりドアの開が検出されると、マイコン７は、トランジスタスイッチ３を常時オン制御（デューティ１００％）して、ドームランプ用バルブ２を照度１００％に上げて点灯させる。例文帳に追加

When the opening of the door is detected by a door opening/closing detector 5 during the hospitality lighting, the microcomputer 7 constantly on-controls (100% duty) the transistor switch 3 so as to light the dome lamp bulb 2 at the increasing level of 100% illuminance. - 特許庁

さらに、各々のトランジスタの分離領域と低濃度ドレイン領域とに同時に分離用不純物元素をドーピングするとともに、低濃度ドレイン領域に逆の不純物元素をドーピングして低濃度ドレイン領域を形成した。例文帳に追加

Moreover, the low-concentration drain region is formed by simultaneously doping the separating area of each transistor and the low-concentration drain region with an impurity element for separation and, at the same time, doping the low-concentration drain region with an opposite impurity element. - 特許庁

ドーパミンを基質とし、モノアミンオキシダーゼ、ノルコクラウリン6-O-メチルトランスフェラーゼ、コクラウリン-N-メチルトランスフェラーゼおよび3'-ヒドロキシ-N-メチルコクラウリン-4'-O-メチルトランスフェラーゼを作用させることを含む、レチクリンを生産する工程、および、得られたレチクリンを出発物質とし、イソキノリンアルカロイド生合成酵素を作用させる工程を含む、イソキノリンアルカロイドの製造方法を提供する。例文帳に追加

The method for producing the plant benzylisoquinoline alkaloid includes a step for producing reticulin, including using dopamine as a substrate, and reacting monoamine oxidase, norcoclaurine 6-O-methyltransferase, coclaurine-N-methyltransferase and 3'-hydroxy-N-methylcoclaurine-4'-O-methyltransferase therewith, and a step for reacting an isoquinoline alkaloid biosynthetic enzyme by using the obtained reticulin as a starting material. - 特許庁

接合部におけるドーパントの濃度勾配が、ソース領域では緩やかでドレイン領域では急峻なトランジスタ及びフラッシュメモリの製造方法を提供すること。例文帳に追加

To provide a manufacturing method of a flash memory and a transistor in which the concentration gradient of dopant at a joint part is gentle in a source region while steep in a drain region. - 特許庁

AD 措置の濫用は、関税引下げ等市場アクセス改善の効果を損なうものであることから、ドーハ・ラウンドにおいてもそのルールについて明確化、規律強化について交渉を行っている。例文帳に追加

Any possible abuse of the AD measures could risk undermining the effects of market access improvements, such as tariff reductions. Thus in the Doha Round, member countries have been negotiating ways to clarify the rules governing the AD measures and strengthen discipline. - 経済産業省

Ｓｉ薄膜層３の側面に形成したサイドウォール８００と上端部に形成したサイドウォール７００をマスクとしてチャネルドープおよびゲート酸化膜１０の形成を行うことにより、Ｓｉ薄膜の変形やチャネルドープイオンの流出を防ぎ、Ｓｉ薄膜や酸化膜の正確な形成を容易にし、安定した特性のＳＯＩトランジスタを提供することができる。例文帳に追加

By forming a channel dope or gate oxide film 10 with a sidewall formed on the lateral side of an Si thin film layer 3 and a sidewall 700 formed at its upper end as a mask, deformation of the Si thin film and flow out of channel dope ion are prevented to facilitate accurate forming of the Si thin film and the oxide film to provide the SOI transistor of stable characteristic. - 特許庁

(1) ボロンをドープしたシリコンウェーハを水素とジボラン（Ｂ_2Ｈ_6）の混合ガス雰囲気中で1000℃以上の温度で熱処理することを特徴とするシリコンウェーハの製造方法である。例文帳に追加

In the method for manufacturing a silicon wafer, the silicon wafer having boron doped therein is heat treated at a temperature of 1000°C or more in an atmosphere of a mixture gas of hydrogen and diborane (B2H6) (1). - 特許庁

ＮＭＯＳトランジスタのゲート電極を形成するために使用することになる多結晶シリコン領域１３０とフラッシュ・メモリ・アレイ領域９０内のソース線７７とに一緒に同時にドーパント１２０を打ち込む。例文帳に追加

A dopant 120 is implanted, at the same time, into a polysilicon region 130 used for forming the gate electrode of an NMOS transistor and a source line 77 in the flash memory array region 90. - 特許庁

フローティングボディ領域１と同一の導電性タイプであり、フローティングボディ領域１よりも高濃度にドーピングされた領域４１がＭＯＳトランジスタのドレイン領域１０の下に配されている。例文帳に追加

An area 41 having the same conductive type as the floating body area 1 and doped at density higher than the floating body area 1 is arranged under a drain area 10 of the MOS transistor. - 特許庁

活性層のドーパント濃度をＮ_ｄ（ｃｍ^−３）と設定して、ゲート電圧−ドレイン電流特性の電圧シフト量を略１．３７×１０^−１７・Ｎ_ｄ（Ｖ）として薄膜トランジスタの設計を行う。例文帳に追加

The dopant concentration of the active layer is set to N_d(cm^-3), and the amount of voltage shift in the gate voltage-drain current characteristics is set to approximately 1.37×10^-17×N_d(V) for designing the thin-film transistor. - 特許庁

次にポリシリコン膜２，４をレジスト７を覆い、ポリシリコン膜３のみに、低濃度のＰ（リン）イオンをドープし、画素・サンプリングｎ−ｃｈＴＦＴの閾値電圧をＣＭＯＳトランジスタのｎ−ｃｈＴＦＴの閾値電圧よりも低く設定する。例文帳に追加

Then the polysilicon films 2, 4 are covered with a resist 7 and only the polysilicon film 3 is doped with low concentration P (phosphorus) ion so as to control the threshold voltage of the pixel sampling n-chTFT to be lower than the threshold voltage of the n-chTFT of the CMOS transistor. - 特許庁

本発明は、光信号入力および出力を備え、二重被覆構造内にランタニドがドープされた第１の増幅ファイバと、リング構造内にランタニドがドープされた第２の増幅ファイバと、少なくとも１つのポンピングモジュールを使用して、前記２つのファイバをポンピングするためのレーザを含む光ファイバ増幅器デバイスに関する。例文帳に追加

This optical fiber amplifier device is equipped with an optical signal input and an output, comprising a first piece of amplifying fiber doped with lanthanides in a double clad structure, a second piece of amplifying fiber doped with lanthanides in a ring structure, and a laser for pumping the fiber pieces with at least one pumping module. - 特許庁

２−Ｏ−脱硫酸化アカラン硫酸に対して反応する抗体及びこれを産生するハイブリドーマ、並びに上記抗体を応用した検出方法及び検出キットを提供すること。例文帳に追加

To provide an antibody reacting with 2-O-desulfated acharan sulfate, a hybridoma producing the same, and a detecting method and a detecting kit to which the antibody is applied. - 特許庁

すべり支承１２のフランジ１２ａ下面におけるすべり材保持片１２ｂの周囲にはすべり支承１２すべりを覆うようにドーナツ状の熱膨張耐火材１９が接着されている。例文帳に追加

A doughnut-shaped thermal expansion fire-resistant material 19 is stuck around a sliding material holding piece 12b on a lower face of a flange 12a of a sliding bearing 12 to cover the sliding bearing 12 slidably. - 特許庁