「CHIP」に関連した英語例文の一覧と使い方(933ページ目) - Weblio英語例文検索

This method for analyzing the environmental hazardous properties is provided by selecting cDNA pools specifically responding to the stresses caused by the environmental hazardous materials in the killifish (Orzyias latipes), preparing the killifish gene chip for analyzing the environmental stresses by immobilizing the gene on a substrate and accessing the physiological response of an aquatic life against the environmental hazardous materials by using the same.例文帳に追加

メダカ（学名：Ｏｒｚｙｉａｓ ｌａｔｉｐｅｓ）内で環境有害物質によるストレスに特異的に反応するｃＤＮＡ ｐｏｏｌｓを選定し、基板に固着化して環境ストレス分析のためのメダカ遺伝子チップを製作し、これを用いて環境有害物質に対する水中生物体の生理的な反応を迅速に検索するための環境有害性分析方法である。 - 特許庁

To provide a CMOS semiconductor integrated circuit capable of decreasing power consumption at standby time without increasing a dedicated power source for reducing the power consumption at the standby time, separately providing a substrate bias generating circuit, which increases the power consumption and a chip area, and forming a triple well structure to become the cause of complicating a process.例文帳に追加

待機時の消費電力低減のために専用の電源を増やさず、消費電力及びチップ面積の増大を招く基板バイアス発生回路を別途設けることなく、プロセスの複雑化の原因となる三重ウエル構造を形成することなく待機時の消費電力を減少させることができるＣＭＯＳ半導体集積回路を提供することを目的とする。 - 特許庁

By utilizing property in which hardness near a compound surface layer is decreased when nitrosulphurizing is changed to gas nitriding treatment to increase the thickness of compound generated in a first layer, the generation of chip of a vane corner part in the final barrel treatment, and initial fitting property in mechanical sliding property during operation of a compressor is increased so as to provide a highly reliable refrigerant compressor.例文帳に追加

浸硫窒化処理からガス窒化処理に変更し、第１層に生ずる化合物厚さを大きくすることで、化合物表面層近傍の硬度が低下する特性を利用して、最終バレル処理時でのベーン角部のカケ発生を低減させ、更には圧縮機運転時のメカ摺動性初期なじみ性を増大させることで信頼性の高い冷媒圧縮機を提供する。 - 特許庁

The method of detecting the protein or DNA and this detection chip of the protein or DNA, not using the stain toxic to an objective human body and polluting environment, the decolorizer and the expensive fluorescence-labeling reagent, having the process simplified thereby, dispensing with the waste liquid treatment, and transferable easily to analysis by the mass spectrometer in the subsequent process, are provided by using the method.例文帳に追加

この方法を用いることにより、目的とした人体に有害で環境を汚染する染色剤、脱色剤、高価な蛍光標識試薬を使用せず、そのため工程が簡略化され、また廃液処理も必要とせず、さらに後工程の質量分析計による分析にも容易に移行できるタンパク質またはDNAの検出方法およびタンパク質またはDNAの検出チップが提供される。 - 特許庁

A wafer alignment apparatus picks up an image of a wafer W by detecting with a detecting means crystal orientation lines 25 for showing a crystal orientation of a wafer formed by grooves with dicing in a region of the wafer W without its circuit formed in addition to dicing lines 23 for zoning a chip, and recognize, the crystal orientation line 25 by processing the taken image.例文帳に追加

ウエハアライメント装置は、ウエハＷに対して、回路が形成されないウエハＷ上の領域において、チップを区画するダイシングライン２３とは別に、ダイシングによる溝でウエハの結晶方位を示す結晶方位ライン２５を形成しておき、これを検出する検出手段でウエハＷを撮像し、撮像された画像を処理して結晶方位ライン２５を認識する。 - 特許庁

To provide a method of manufacturing a woody board made from a recycled woody chip or recycled woody fiber as a main raw material, passing a severely regulated value of a formaldehyde amount diffused from the products, that is, regulated by a building code, for reducing a production cost on using an MDI type compound as an adhesive and for giving an improving effect for the earth environment.例文帳に追加

リサイクル木質チップやリサイクル木質繊維を主原料として製造した木質ボードにおいて、その製品から放散するホルムアルデヒド量が建築基準法で規制された厳しい規制値に合格し、かつＭＤＩ系化合物を接着剤に使用したときの生産コストを低減し、地球環境改善効果を有する木質ボードの製造方法を提供する。 - 特許庁

To provide a dental ultrasonic scaler having high safety constituted so as to eliminate the damage or the like of a chip by preparing a handpiece for low power and a handpiece for high power and discriminating between the handpiece for low power and the handpiece for high power automatically when one of the handpieces is connected to an instrument hose to supply the drive power corresponding to the connected handpiece to the handpiece.例文帳に追加

低パワー用のハンドピースと高パワー用のハンドピースを準備しておき、ハンドピースをインスツルメントホースに接続した時に、自動的に低パワー用のハンドピースであるか高パワー用のハンドピースであるかを判別し、接続されたハンドピースに対応した駆動電力を当該ハンドピースに供給するようにし、もって、チップの破損等をなくし、安全性の高い超音波スケーラを提供する。 - 特許庁

To detect correctly and at real time whether the parts such as an IC chip are sucked or retained at suction or retention parts, or are suction- or retention-released, and shorten a test index time when this device is used to a part test device, etc.例文帳に追加

単純且つ低コストな構造で、吸着部または保持部にＩＣチップなどの部品が吸着または保持されているか、あるいは吸着解除または保持解除されているかをリアルタイムで正確に検出することができ、部品の試験装置などに用いた場合に、試験のインデックスタイムの短縮を図ることが可能な部品吸着装置、部品搬送装置および部品試験装置を提供すること。 - 特許庁

When the PC system power circuit 23 obtains power from an AC power supply and a PoE power circuit 30 obtains power from the outside, a control circuit 23 makes connection to the PoE power circuit 30, thus switching drive power supplied to a LAN chip circuit 21 from that from the PC system power circuit 23 to that from the PoE power circuit 30.例文帳に追加

ＰＣシステム電源回路２３がＡＣ電源からの電力を得ており、かつ、ＰｏＥ電源回路３０が、外部からの電力を得ている場合には、制御回路２２がＰｏＥ電源回路３０との接続を行なうことで、ＬＡＮチップ回路２１に供給する駆動電力を、ＰＣシステム電源回路２３からの駆動電力から、ＰｏＥ電源回路３０からの駆動電力に切り換える。 - 特許庁

The semiconductor package manufacturing device, which seals a semiconductor chip and a lead by a sealing body, has an upper mold 10, a lower mold 11, an ejector pin 13 for separating the sealing body from these molds, and a cylindrical pipe 14 installed at the lower mold 11 having a clearance at an outer periphery of the ejector pin 13.例文帳に追加

半導体チップ及びリードを封止体により封止するための半導体パッケージ製造装置において、封止体を形成する上金型１０、下金型１１と、封止体をこれらの金型から離型させるためのイジェクタピン１３と、イジェクタピン１３の外周に間隙を隔てて、下金型１１に設置した円筒状のパイプ１４とを有した半導体パッケージ製造装置を提供する。 - 特許庁

To provide an adhesive with hardening flux function, and a sheet thereof in which soldering is reliably performed when a semiconductor chip is mounted and during the inter-layer connection of multilayer printed circuit boards, residual flux after soldering need not be cleaned or removed, the electric insulation is maintained even under high-temperature and high-humidity atmosphere, enabling reliable soldering.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、確実にはんだ接合することができ、はんだ接合後の残存フラックスの洗浄除去が必要なく、高温、多湿雰囲気でも電気絶縁性を保持し、信頼性の高いはんだ接合を可能とする、硬化性フラックス機能付接着剤及び硬化性フラックス機能付接着剤シートを提供する。 - 特許庁

The exposing unit comprises a plurality of light emitting elements (surface emission LED elements) 11...11 arranged in zigzag, and microlenses 3 formed on respective light emitting elements 11...11 wherein the microlense 3 on each light emitting element is formed by the surface tension of UV-curing resin ejected under noncontact state with a light emitting element chip 1.例文帳に追加

千鳥配列された複数の発光素子（面発光型ＬＥＤ素子）１１・・１１と、その各発光素子１１上に形成されたマイクロレンズ３等によって露光装置を構成するとともに、各発光素子１１上のマイクロレンズ３を、例えばインクジェット方式により、発光素子チップ１に非接触の状態で吐出された紫外線硬化樹脂の表面張力によって形成する。 - 特許庁

In a state where a stage 8 on which the substrate 1 is placed and an array unit 10 on which plural laser modules 601 respectively having a semiconductor laser chip are mounted in rows are opposed in parallel with each other, the substrate 1 is scanned while radiating laser beams emitted by the semiconductor laser chips of plural laser modules 601 perpendicularly to a substrate surface in this aligner 100.例文帳に追加

この露光装置１００は、基板１が載置されたステージ８と、それぞれ半導体レーザチップを有する複数のレーザモジュール６０１が列をなして搭載されたアレイユニット１０とを互いに平行に対向させた状態で、上記複数のレーザモジュール６０１の半導体レーザチップが出射したレーザ光をそれぞれ基板面に対して垂直に照射しながら基板１上を走査する。 - 特許庁

When an identifier stored in an RFID chip 13 read by an RFID reader 14 is sent to the terminal device 11 and then sent from the terminal device 11 to the management server 12, the management server 12 retrieves personal property information corresponding to the sent identifier and information regarding spectacles and transmits the retrieved information to the terminal device 11.例文帳に追加

ＲＦＩＤ読取装置１４で読み取ったＲＦＩＤチップ１３に記憶された識別子が端末装置１１に送信された後、端末装置１１から管理サーバ１２に送信された場合、管理サーバ１２は、当該送信された識別子に対応する個人属性情報及び眼鏡に関する情報を検索し、当該検索によって抽出した情報を端末装置１１に送信する。 - 特許庁

To provide an adhesive sheet for inspection that permits an electric conduction test even in a state where a semiconductor wafer or a semiconductor chip formed by dicing a semiconductor wafer is laminated thereon and can prevent deformation (warpage) or breakage of a semiconductor wafer, or generation of flaws or scratches on the back surface in the inspection, and a method of manufacturing a semiconductor device using the same.例文帳に追加

半導体ウェハ、又は半導体ウェハのダイシングにより形成された半導体チップを貼り合わせた状態でも電気的な導通検査を行うことができ、その検査における半導体ウェハの変形（反り）や破損、裏面のキズやスクラッチの発生を防止することが可能な検査用粘着シート、及びそれを用いた半導体装置の製造方法を提供する。 - 特許庁

The light emitting diode(LED) or the laser diode(LD) has a crystal semiconductor chip 1, being operated as a light-emitting material and the optical wavelength conversion material 6 including the scattered optical medium, such as the dielectric phosphor powders(DPP) constituted of fine and almost spherical dielectric powders 10d and crystal phosphor particles 8d, which are filled in epoxy 9d.例文帳に追加

本発明の発光ダイオード（ＬＥＤ）又はレーザーダイオード（ＬＤ）は、発光部材として作動する結晶性半導体チップ１、エポキシ９ｄ中に封入された微細な、ほぼ球形の誘電性粒子１０ｄ及び結晶性燐光体粒子８ｄからなる誘電性燐光体粉末（ＤＰＰ）のような散乱性光学媒体を含む光波長変換材６を有する。 - 特許庁

The chip carrier board comprises at least two copper conductor layers on a base, a plurality of aluminum studs formed by anode oxidization and mutually connecting the conductor layers, a barrier metallic layer electrically connecting the aluminum studs and the copper conductors to prevent them from contacting directly, and an aluminum stud and at least one copper conductor layers covered with a polymeric dielectric.例文帳に追加

本発明のチップキャリヤ基板は、少なくとも２個の、ベース上にある銅の導体層、陽極酸化により形成した、導体層を相互接続する複数のアルミニウムのスタッド、アルミニウムスタッドと銅の導体との間を電気的に接続し、それらが直接接触するのを防止する、バリヤ金属層、及び高分子誘電体で覆われた、アルミニウムスタッド及び少なくとも１個の銅の導体層を含む。 - 特許庁

The semiconductor package 100 includes a multilayer thin-film structure 110 having a plurality of dielectric layers and at least one rewiring layer 116, 134, a semiconductor chip 130 which is arranged on one surface of the multilayer thin-film structure, and is electrically connected to the rewiring layer, and a solder bump 125 formed on the other surface of the multilayer thin-film structure.例文帳に追加

複数の誘電体層及び少なくとも一つの再配線層１１６，１３４を含む多層薄膜構造物１１０と、該多層薄膜構造物の一面に配置されて前記再配線層と電気的に接続される半導体チップ１３０と、前記多層薄膜構造物の他の一面に形成されたソルダバンプ１２５を含む半導体パッケージ１００を提供する。 - 特許庁

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4.例文帳に追加

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。 - 特許庁

In a wiring circuit board 1 with a bump forming a bump 2 for mounting semiconductor chip, the bump 2 is formed by laminating a plurality of bump materials of different fusing points and at least one or more of bump materials 4 of a lower layer of an outermost layer is solid at a fusing temperature of a bump material 3 of an outermost layer.例文帳に追加

半導体チップを実装する為のバンプ２を形成しているバンプ付き配線回路基板１において、前記バンプ２が融点の異なる複数のバンプ材料を積層して成り、且つ最表層のバンプ材料３が溶融する温度で、最表層より下層のバンプ材料４の内少なくとも１つ以上のバンプ材料は固体であることを特徴とするバンプ付き配線回路基板。 - 特許庁

A method of manufacturing a semiconductor device 1 includes the steps of: forming a metal pad 40 on a layer insulating film 36 above a semiconductor substrate 10; forming a metal oxide film 41 including an aluminum or aluminum alloy on the surface of the metal pad 40 by performing heat treatment inside an oxygen containing atmosphere; and forming a chip by dividing the semiconductor substrate 10.例文帳に追加

半導体装置１の製造方法において、半導体基板１０の上方の層間絶縁膜３６上に金属パッド４０を形成する工程と、酸素含有雰囲気内において熱処理を行い、金属パッド４０の表面にアルミニウム又はアルミニウム合金を有する金属酸化膜４１を形成する工程と、半導体基板１０を分割してチップを形成する工程とを有する。 - 特許庁

The solid state image sensor is fabricated through a step for forming a planarized film 20 by etching or chemical mechanical polishing a first inorganic film, a step for forming a second inorganic film on the planarized film 20, and a step for forming on-chip lenses 21 by etching back a lens-shaped resist layer formed on the second inorganic film.例文帳に追加

また、平坦化膜となる第１の無機膜を形成しエッチバック又は化学的機械的研磨法により平坦化膜２０を形成する工程と、平坦化膜２０上に第２の無機膜を形成する工程と、第２の無機膜上にレンズ形状のレジスト層を形成しエッチバックして第２の無機膜によるオンチップレンズ２１を形成する工程とを有して固体撮像装置１を製造する。 - 特許庁

Thereby a mounting structure of the bare chip of a switching element which is very small and has low on-resistance is provided.例文帳に追加

固着電極３５上にはパワーＭＯＳＦＥＴのベアチップ３３、３４を固着し、ゲート電極３６に接続されたボンディング細線４０を一方の接続電極に３８に接続し、ソース電極３７のほぼ全面にその一端を接続された板状接続板４４の他端を他方の接続電極３９にし、極めて小型で低いオン抵抗を有するスイッチング素子のベアチップの実装構造を提供する。 - 特許庁

A semiconductor device 1 includes a first main plane, a semiconductor chip 2 having a current route between the first main plane and a second main plane located in the opposite side, a first conductive frame 3 (die pad) having an opposite region to the first main plane, and a second conductive frame to be electrically connected to a pad formed on the second main plane through an electric connection means (wire).例文帳に追加

半導体装置１は、第１主面と、当該第１主面と反対側に位置する第２主面との間に電流経路を有する半導体チップ２と、第１主面と対向領域を有する第１の導電性フレーム（ダイパッド）３と、第２主面に形成されたパッドと電気接続手段（ワイヤ）を介して電気的に接続される第２の導電性フレームとを備える。 - 特許庁

To make easily arrangable an amplification circuit which amplifies an output signal from a magneto-resistance thin film head which is used as a reproducing head chip, facilitate the disassemble and maintenance after the completion and, further, avoid the separation and fall-off of a rotor coil of which a rotary transformer is composed while high reliability of respective connection parts after the decomposition and maintenance is secured.例文帳に追加

再生ヘッドチップとして磁気抵抗型薄膜ヘッドを用いる場合等において、回転ドラム上に再生ヘッドチップからの出力信号を増幅する増幅回路を容易に配設できるようにし、また、完成後の分解やメインテナンスを容易化し、かつ、分解やメインテナンス後の各接続部について高い信頼性を確保しながら、ロータリートランスを構成するロータコイルの剥離や脱落を防止する。 - 特許庁

In the light path between the composite chip 2 and optical disk D, an optical unisotropic material 6 changing running direction of the emitting light beam depending on polarizing direction, a compensating plate 7 for deviating the phase of polarized beam before incidence and after outgoing in the optical axis direction and an objective lens 8 for focusing the light beam passing the compensating plate 7 at the signal surface of the optical disk D.例文帳に追加

そして、複合チップ２と光ディスクＤとの間の光路に、発光素子３の出射光を偏光方向によってその進む方向を異ならせる光学的異方体６と、偏光の入射前と出射後の位相を光軸方向にずらす補償板７と、補償板７を通過した光を光ディスクＤの信号面に集束する対物レンズ８とを順次配置している。 - 特許庁

When a portable terminal with a non-contact IC chip mounted inside is brought adjacently to the remote control device 10, the portable terminal accesses the site distribution server 20 by the URL transmitted from the remote control device 10, and the site distribution server 20 specifies the address of a site related to a program that is currently displayed from information included in the transmitted URL and transmits the address to the portable terminal.例文帳に追加

非接触ＩＣチップが内装された携帯端末をこのリモコン装置１０に近接させると、携帯端末はリモコン装置１０から送信されるＵＲＬにより、サイト配信サーバ２０にアクセスし、サイト配信サーバ２０は、送信されたＵＲＬに含まれる情報から、現在表示中の番組に関連するサイトのアドレスを特定して、携帯端末に送信する。 - 特許庁

The power supply unit is constituted by adding an error amplifier 9 which is not so large in area, and a switch 5 to a switching regulator which converts an input voltage supplied from DC power supply 8 into a predetermined output voltage, by which such a circuit is attained as easily selects the switching regulator and a series regulator only by switching the switch 5, while suppressing an increase in chip area.例文帳に追加

直流電源８から供給された入力電圧を所定の出力電圧に変換するスイッチングレギュレータに、面積のさほど大きくない誤差増幅器９及びスイッチ部５を追加した構成とすることにより、チップ面積の増大を抑制しながら、スイッチ部５の切り換えだけで簡易にスイッチングレギュレータとシリーズレギュレータを選択可能な回路が実現できる。 - 特許庁

The flexible printed wiring board has an insulating substrate 11, and a wiring pattern 12 formed of a conductor layer provided on one surface of the insulating substrate 11, wherein the wiring pattern 12 includes inner leads 21 for mounting the semiconductor chip and outer leads 22, 23 for input and output wire connection, and a metal layer 15 is adhered to the wiring pattern 12 via an insulating adhesion layer 14.例文帳に追加

絶縁基材１１と、この絶縁基材１１の一方面に設けられた導電体層からなる配線パターン１２とを具備し、前記配線パターン１２は半導体チップ搭載用のインナーリード２１と、入出力配線接続用のアウターリード２２，２３とを有し、当該配線パターン１２上に絶縁性接着層１４を介して金属層１５が接着されている。 - 特許庁

The wiring base board comprises a base board 12 having the mounting area of the semiconductor chip 20, a plurality of wirings 14 formed on the base board 12 so as to arrive at the mounting area and a protective film 30 provided in the area between neighbored wirings 14 so as to arrive at the end part of the mounting area on the wiring 14 while avoiding the end part of the mounting area.例文帳に追加

配線基板は、半導体チップ２０の搭載領域を有するベース基板１２と、ベース基板１２に搭載領域に至るように形成された複数の配線１４と、配線１４上で搭載領域の端部に至るように設けられ、かつ、隣同士の配線１４の間の領域で搭載領域の端部を避けて設けられた保護膜３０と、を含む。 - 特許庁

To provide a logic circuit for shortening a design period of an LSI, reducing chip cost and preventing the occurrence of an operation mistake due to leakage during asynchronous checking by facilitating false path setting of timing constraint file needed during logic synthesis, and to provide a semiconductor design support device and semiconductor design support program for generating a gate level circuit from the logic circuit.例文帳に追加

論理合成時に必要となるタイミング制約ファイルのフォルスパス設定を容易にさせて、ＬＳＩの設計期間の短縮とチップコストの削減とを可能にするとともに、非同期チェック時における漏れによる作業ミスの発生を防止した論理回路を提供し、かかる論理回路からゲートレベル回路を生成する半導体設計支援装置および半導体設計支援方法を提供する。 - 特許庁

To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.例文帳に追加

フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁

The polyester resin composition comprises a polyester resin chip, mainly composed of an aromatic dicarboxylic acid component and a glycol component, and 0.1-5,000 ppm of polyester resin fines, where the content of the fines having a density of higher than 1.06367 times the density of the polyester in an amorphous state is less than 100 ppm.例文帳に追加

主として芳香族ジカルボン酸成分とグリコール成分とから構成されるポリエステル樹脂チップと、前記ポリエステル樹脂からのファイン０．１〜５０００ｐｐｍとからなるポリエステル樹脂組成物であって、前記ポリエステルの非晶状態の密度の１．０６３６７倍を超える密度を持つファインの含有量が１００ｐｐｍ未満であることを特徴とするポリエステル樹脂組成物。 - 特許庁

A plurality of micro inductors 2 which are thin enough to be able to be mounted on a semiconductor wafer or a chip, are simple films having a structure for adjusting an inductance amount in a heat-resistant insulating substrate 1 or are of the same inductance or of different inductance amounts and wiring electrode sections 4 for conducting a required electrical connection with the semiconductor are formed.例文帳に追加

本発明は課題の解決のために半導体ウエハーまたはチップ上に搭載が許されるほどに薄い、耐熱性絶縁基板１にインダクタンス量調整用の構造３を持った膜状の単一の、もしくは同じかあるいは異なるインダクタンス量の複数個の微小インダクター２と半導体と必要な電気的結線をするための配線用電極部４を形成するものである。 - 特許庁

This test method of an IC chip 100 including an internal regulator 10, and an internal circuit 20 receiving supply of an internal voltage from the internal regulator 10 includes processes for: measuring the internal voltage Vreg output from the internal regulator 10; and supplying a test voltage having the same height as a measured value of the internal voltage Vreg to the internal circuit 20.例文帳に追加

内部レギュレータ１０と、内部レギュレータ１０から内部電圧の供給を受ける内部回路２０と、を備えたＩＣチップ１００の試験方法であって、内部レギュレータ１０から出力される内部電圧Ｖｒｅｇを測定する工程と、内部電圧Ｖｒｅｇの測定値と同じ大きさの試験電圧を内部回路２０に供給する工程と、を含む。 - 特許庁

An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加

内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム１２と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ１０は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン１０１と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部１０２とを含む。 - 特許庁

A microcomputer system composed of a 1-chip microcomputer is provided with an exclusive-OR means 12, a function for converting the address and data signals in address and data lines with the exterior memory 14 is provided by the exclusive-OR means 12 and the address and data signals converted by the function or only instruction code signals are stored in the exterior memory 14 beforehand.例文帳に追加

１チップマイコンからなるマイコンシステムにおいて排他的論理和手段１２を備え、その排他的論理和手段１２により、外付メモリ１４との間のアドレス及びデータ線におけるアドレス及びデータ信号を変換する機能を有し、その機能により変換したアドレス及びデータ信号あるいは命令コード信号のみを外付メモリ１４に予め格納しておく。 - 特許庁

This RFID tag is provided with: a first section where an antenna is formed on a first base with paste; and a second section loaded on the first section and equipped with a metallic patch formed on a second base and electrically connected to the antenna on the first section, and a circuit chip connected through a bump to the metallic patch and configured to perform radio communication through the antenna.例文帳に追加

第１のベース上にペーストでアンテナが形成されてなる第１部分と、 第２のベース上に設けられて上記第１部分上のアンテナに電気的に接続された金属パッチ、およびその金属パッチ上にバンプを介して接続された、上記アンテナを介して無線通信を行なう回路チップを有する、上記第１部分に搭載された第２部分とを備える。 - 特許庁

The semiconductor device includes a silicon layer formed with first and second circuits including respective electrodes; an SOI chip 1 having an embedded insulating film, and a supporting substrate in which a concave portion 1d where the embedded insulating film is exposed is formed in a portion corresponding to a formation region of the first circuit; and a base silicon substrate 14 formed with a compensating oxide film 15 on the surface.例文帳に追加

半導体装置は、それぞれ電極を含む第１および第２の回路が形成されたシリコン層と、埋め込み絶縁膜と、当該埋め込み絶縁膜が露出する凹み部１ｄが前記第１の回路の形成領域に対応する部分に形成された支持基板とを有するＳＯＩチップ１と、表面に補償酸化膜１５が形成された台座シリコン基板１４とを備える。 - 特許庁

In a semiconductor device where a semiconductor chip 30 is mounted in a cavity formed in a wiring board while being sealed with resin 16, outer surface of the wiring board 10 on the side where the cavity 12 is formed, including the region where the cavity 12 is formed, is entirely formed as a circuit region for forming a circuit pattern 18 or mounting a circuit component.例文帳に追加

配線基板に形成されたキャビティ１２内に半導体チップ３０が樹脂１６により封止されて搭載された半導体装置において、前記配線基板１０のキャビティ１２が形成された面側の、前記キャビティ１２が形成された領域を含む外表面の全域が、配線パターン１８が形成されあるいは回路部品が搭載される回路領域として形成されている。 - 特許庁

For the chip type surge absorber comprises discharge electrodes 2, 3 arranged on an insulation board 1 so as to face each other through a discharge gap 4, and a lid 6 with its peripheral edge part adhered on an outer periphery part of the insulation board including a base end part of each discharge electrode, a varistor material B in contact with each discharge electrode is fitted to each discharge gap.例文帳に追加

絶縁性基板１上に、放電間隙４を介して互いに対向配置された放電電極２，３と、それぞれの放電電極の基端部を含む前記絶縁性基板の外周部上にその周縁部を接着した蓋体６とを備えたチップ型サージアブソーバであって、前記放電間隙には、前記それぞれの放電電極に接触するバリスタ材料Ｂが設けられている。 - 特許庁

In recognition operation, the reference template is rotated by an offset angle, to form a recognition execution template, a reference search area corresponding to the reference template is converted to a converted search area for recognition execution, and pattern matching of the recognition image with the search area for recognition execution is performed by raster scanning within the converted search area, whereby the position of the chip is recognized.例文帳に追加

認識動作においては基準テンプレートをオフセット角度だけ回転させて認識実行用のテンプレートを作成するとともに、基準テンプレートに対応した基準サーチエリアを認識実行用の変換後サーチエリアに変換し、変換後サーチエリア内でラスタ走査を行って認識画像と認識実行用のサーチエリアとのパターンマッチングを行い、チップの位置を認識する。 - 特許庁

To adopt cantilever type probes having a uniform shape respectively, when inspecting an electric characteristic of a chip integrated highly densely on a semiconductor wafer; to separate completely each opening part for inspecting simultaneously a plurality of chips; and to compact the whole body as much as possible without generating mutually physical or electrical interference between probes provided on each opening part.例文帳に追加

本発明は、半導体ウェハの高密度に集積されたチップの電気的特性を検査するにあたり、均一形状のカンチレバー型プロ−ブを採用し、かつ、複数のチップの検査を同時に行う各開口部を完全に分離し、該各開口部に具備されたプローブが相互に物理的に、電気的に干渉することなく、できるだけ全体をコンパクトにしたプローブカードを提供する。 - 特許庁

The IC chip for a non contact IC card, comprising an RF circuit, communication interface circuit, a CPU, a ROM, a RAM and a peripheral circuit, is responsive and versatile by having a command analyzing means in the communication interface circuit for responding to commands required to be responsive and reducing the load of command analyzing by the CPU.例文帳に追加

ＲＦ回路、通信インタフェース回路、ＣＰＵ、ＲＯＭ、ＲＡＭ、周辺回路にて構成される非接触ＩＣカード用ＩＣチップにおいて、通信インタフェース回路内に応答性が要求されるコマンドに対するコマンド解析手段を設け、ＣＰＵにて実施するコマンド解析処理を低減させることにより、応答性ならびに汎用性を持たせたことを特徴とする。 - 特許庁

When a use promotion object is a train, a server 105 receives acquired information from a settlement terminal 103 which has acquired information including identification information from an IC chip 106 of a mobile device 101, and when capable of specifying train use information corresponding to the identification information in the received information, the server 105 determines a discount level based on the train use information.例文帳に追加

利用促進対象が電車の場合、サーバ１０５は、モバイル装置１０１のＩＣチップ１０６から識別情報を含む情報を取得した決済端末１０３から、その取得した情報を受信し、その受信した情報中の識別情報に対応する電車利用情報を特定できた場合に、その電車利用情報に基づいて、値引き度合いを決定する。 - 特許庁