1153万例文収録!

「Control Memory」に関連した英語例文の一覧と使い方(272ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Control Memoryの意味・解説 > Control Memoryに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Control Memoryの部分一致の例文一覧と使い方

該当件数 : 13716件



例文

In the semiconductor tester including the plurality of digitizers configured to convert a plurality of signals to be measured outputted from a DUT into digital signals and to capture them in a memory on the basis of a trigger signal, the semiconductor tester includes a common trigger control circuit for inputting the trigger signal whose phase is adjusted to a proper timing relation to a clock which drives each digitizer.例文帳に追加

DUTから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 - 特許庁

The navigation apparatus 1 reads update map data from a DVD 5 or a USB memory 6 or receives update map data transmitted from a distribution server by the processing of a control part 10 to obtain update map data for updating map data recorded in a HDD 13 and the update map data of the HDD 13 on the bass of obtained update map data.例文帳に追加

ナビゲーション装置1は、制御部10の処理により、DVD5またはUSBメモリ6から更新地図データを読み込む、または配信サーバより送信される更新地図データを受信することにより、HDD13に記録されている地図データを更新するための更新地図データを取得し、取得した更新地図データに基づいてHDD13の地図データを更新する。 - 特許庁

The control circuit of the semiconductor device sets the constant current so as to change stepwise by changing second data in a state where the second data is output as trimming data to a multiplexer, extracts the second data corresponding the time when the logic of the comparative result signal is reversed and stores the extracted second data in a memory circuit as first data.例文帳に追加

半導体装置の制御回路は、マルチプレクサに第2のデータをトリミングデータとして出力させる状態で、第2のデータを変化させることにより定電流を段階的に変化するように設定し、比較結果信号の論理が反転した時に対応する第2のデータを抽出し、この抽出した第2のデータを記憶回路に第1のデータとして記憶させる。 - 特許庁

A parameter table which describes in time series control data corresponding to a voltage to be applied respectively on ion transport constituent elements such as a first stage quadrupole, a multiple pole ion guide arranged in a collision cell, and a third stage quadrupole is generated at a data generating part 400 constructed of a CPU, and is held in a table holding part 411 being an external memory by DMA transmission.例文帳に追加

第1段四重極、コリジョンセル内に配設された多重極イオンガイド、第3段四重極などのイオン輸送構成要素にそれぞれの印加する電圧に対応した制御データを時系列的に記述したパラメータテーブルをCPUにより構成されるデータ生成部400で生成し、DMA転送で外部メモリであるテーブル保持部411に保持する。 - 特許庁

例文

This nonvolatile memory device is configured to comprise a substrate, a tunneling layer arranged on the substrate, a charge trap layer that consists of a stoichiometric silicon nitride film and a silicon rich silicon nitride film that are arranged one by one on the tunneling layer, a shielding layer that is arranged on the charge trap layer and intercepts charge transfer and a control gate electrode arranged on the shielding layer.例文帳に追加

基板と、前記基板上に配置されるトンネリング層と、前記トンネリング層上に順次配置される化学量論的シリコン窒化膜及びシリコンリッチシリコン窒化膜からなる電荷トラップ層と、前記電荷トラップ層上に配置されて電荷の移動を遮断する遮蔽層と、前記遮蔽層上に配置されるコントロールゲート電極とを備えて不揮発性メモリ素子を構成する。 - 特許庁


例文

A memory control unit receives a write command and write object data from a host device, and when a virtual region of a write destination specified from the write command is a non-allocated virtual region, one pool is selected from the at least two pools on the basis of the priority orders of the at least two pools associated with the virtual volume of the write destination specified from the write command.例文帳に追加

記憶制御装置は、ライトコマンド及びライト対象データをホスト装置から受信し、そのライトコマンドから特定されるライト先の仮想領域が未割当ての仮想領域であれば、そのライトコマンドから特定されるライト先の仮想ボリュームに関連付けられている2以上のプールの優先順位を基に、それら2以上のプールから1つのプールを選択する。 - 特許庁

An EDID information generation means 305 generates EDID information from EDID information read from EDID memories 307a, 307b held by the sink devices 102a, 102b, respectively, through cables 106a, 106b and radio reception capability information stored in a radio reception capability information memory 304, and outputs it to a control means 303.例文帳に追加

EDID情報生成手段305は、ケーブル106a、106bを介して、シンク装置102a、102bがそれぞれ保持するEDIDメモリー307a、307bから読み出したEDID情報と、無線受信能力情報メモリー304に格納されている無線受信能力情報からEDID情報を生成して制御手段303へ出力する。 - 特許庁

The image forming apparatus 10 includes: a nonvolatile memory 1b which stores the jobs constituting continuous pages by including multiple image data; and a control unit 1a which determines a protection area for protecting the page order between any one page and any other page among the continuous pages to be constituted in the jobs, and associates information of the determined protection area with the jobs.例文帳に追加

複数の画像データを含むことで連続したページを構成するジョブを記憶する不揮発メモリ1bと、ジョブにおいて構成される連続したページのうち、何れか一のページと他の何れか一のページとの間におけるページ順を保護する保護領域を決定し、決定された保護領域の情報をジョブに対応付ける制御部1aと、を備えた画像形成装置10とする。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ20を使用したキャッシュ制御を実行するキャッシュコントローラ11を有するディスクドライブ1において、ホストシステム30からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限LBAを更新する構成である。 - 特許庁

例文

Displaying a static image using image data stored in such a memory part enables the static image to be displayed just by inputting a simple control signal from outside the semiconductor display device, so as to provide the semiconductor display device capable of displaying a static image with low power consumption and the semiconductor device equipped with the semiconductor display device.例文帳に追加

そのようなメモリ部に格納された画像データを用いて静止画像を表示することにより、半導体表示装置の外部からは簡単な制御信号を入力するだけで静止画像を表示することが可能となり、低消費電力で静止画像を表示することのできる半導体表示装置および半導体表示装置を搭載した半導体装置が提供される。 - 特許庁

例文

When contents of a desired flash memory among plural flash memories are rewritten, a corresponding SIO among plural SIOs is connected to a program rewriting device 109 by a SIO switching selecting circuit 108 based on a control information from the program rewriting device 109, and serial communication is performed between the program rewriting device 109 and a corresponding CPU among plural CPUs.例文帳に追加

複数のフラッシュメモリのうち所望のフラッシュメモリを書き換える際、プログラム書き換え装置109からの制御情報に基づきSIO切り替え選択回路108により複数のSIOのうち対応するSIOをプログラム書き換え装置109に接続し、プログラム書き換え装置109と複数のCPUのうち対応するCPUとの間でシリアル通信を行う。 - 特許庁

When an ultrasonic image preservation request is received via an input device 3 from an operator who refers to the ultrasonic image displayed on a monitor 2, a display control unit 16a stores the ultrasonic image being displayed on the monitor 2 in an image memory 15 together with view information which indicates information of the scan area of ultrasonic waves in generating the ultrasonic image.例文帳に追加

表示制御部16aは、モニタ2にて表示された超音波画像を参照した操作者から入力装置3を介して超音波画像の保存要求を受け付けると、モニタ2に表示されている超音波画像を、当該超音波画像の生成時における超音波の走査領域の情報を示すビュー情報とともに画像メモリ15に格納する。 - 特許庁

An image processing controller includes a plurality of DRAMs requiring a refresh operation, a storage means for storing an individual transition time for effecting the transition of each of the DRAMs to self-refresh, a monitoring means for monitoring access to the DRAMs, and a memory control means for making the DRAM non-accessed within the transition time to perform self-refresh accompanied by the suspension of the supply of an operation clock.例文帳に追加

リフレッシュ動作を必要とする複数のDRAMと、前記各DRAMをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記DRAMに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないDRAMに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する。 - 特許庁

The semiconductor device includes: a sense amplifier SA amplifying potential difference of global bit lines GBL1, GBL2; a plurality of hierarchical switches SW connected to the global bit lines GBL1, GBL2; memory mats MAT1, MAT2 including a plurality of local bit lines connected respectively to the global bit lines GBL1, GBL2 through the hierarchical switch SW; and a control circuit activating the hierarchical switch SW.例文帳に追加

グローバルビット線GBL1,BGL2の電位差を増幅するセンスアンプSAと、グローバルビット線GBL1,BGL2に接続された複数の階層スイッチSWと、階層スイッチSWを介してグローバルビット線GBL1,GBL2にそれぞれ接続される複数のローカルビット線を含むメモリマットMAT1,MAT2と、階層スイッチSWを活性化させる制御回路と、を備える。 - 特許庁

To provide a control device for a power distribution switchgear preventing a supply defect caused by incorrectly opening a main circuit of the power distribution switchgear and preventing a failure such as an occurrence of an unnecessary system loop due to an incorrect power supply, by preparing a self-repair function in advance in consideration of a case in which a memory loses stored information of an excitation output to the main circuit.例文帳に追加

記憶部が主回路への励磁出力の保存情報を喪失した場合を考慮して、あらかじめ自己修復機能を設けることにより、配電用開閉器の主回路を誤開放する供給支障の防止、誤投入による不必要な系統ループ発生等の障害を防止することができる配電用開閉器制御装置を提供する。 - 特許庁

Further, a plurality of flash memory cells MCn are provided which each include, at a surface part of the p-type well 12, a gate electrode having a floating gate FG which includes neither a source region nor a drain region, and is provided across a tunnel oxide film 21, and a control gate CG which is provided on the floating gate FG across an insulating film 22 to serve as a word line WL.例文帳に追加

また、そのp型ウェル12の表面部に、ソース領域およびドレイン領域を有さず、トンネル酸化膜21を介して設けられた浮遊ゲートFGと、この浮遊ゲートFG上に絶縁膜22を介して設けられたワード線WLとなる制御ゲートCGとを有するゲート電極を備える、複数のフラッシュメモリセルMCnを設けてなる構成とされている。 - 特許庁

A row decoder control circuit 5 is mainly composed of a cell transistor evaluation section 51 to evaluate the cell transistors Tr built in a memory cell MC, a voltage regulator 52 to adjust the voltage to the power supply 51 supplying voltage to the cell transistor based on cell transistor evaluation, and a voltage supply 53 to supply a voltage to the row decoder circuit 4 based on the voltage regulator 52.例文帳に追加

ロウデコーダ制御回路5は、主に、メモリセルMCに組み込まれたセルトランジスタTrの評価をするセルトランジスタ評価部51と、そのセルトランジスタの評価に基づきセルトランジスタへ供給する電源供給部51への電圧を調整する電圧調整部52と、電圧調整部52に基づきロウデコーダ回路4に電圧を供給する電圧供給部53とから構成されている。 - 特許庁

The USB driver 101 constitutes a data structure for communication control in an area secured on a system memory 13, when required to be communicated with a USB device 2, stops once the USB controller 14, sets an address for referring to the constituted data structure, in a register 14A of the USB controller 14, and restarts up thereafter the USB controller 14.例文帳に追加

USBドライバ101は、USBデバイス2との通信が必要となると、システムメモリ13上に確保した領域に通信制御用のデータ構造体を構成し、USBコントローラ14を一旦停止させ、USBコントローラ14のレジスタ14Aに、上記構成したデータ構造体を参照するためのアドレスを設定した上で、USBコントローラ14を再起動させる。 - 特許庁

Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加

コントローラ接続インターフェースによって各半導体装置1を相互に接続することができ、半導体装置1は電源投入直後のリセット信号CRSTの解除されるタイミングに従い制御信号群FC1およびデータバスFIOB1の入力条件を検知しATAコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

A semiconductor memory device has a double layer structure having a third insulation film selected from aluminum oxide or silicon nitride as an inter-poly insulation film between a floating gate electrode and a control gate, and a fourth insulation film selected from a rare earth metal oxide or a group IV-A metal oxide formed on the third insulation film in a non-volatile semiconductor device.例文帳に追加

不揮発性半導体装置における浮遊ゲート電極と制御ゲート電極間のインターポリ絶縁膜として、酸化アルミニウム及びシリコン窒化膜から選ばれる第3の絶縁膜と、前記第3の絶縁膜上に形成された希土類金属の酸化物及び4A族金属の酸化物から選ばれる第4の絶縁膜との二層構造を用いる半導体メモリ装置。 - 特許庁

Then the CPU, being instructed by the control program stored in the main memory, reads variable condition data, such as the probability of rain obtained from the weather forecast, from the variable condition data file, said variable condition data being associated with the date of which daily sales of commodities are predicted, reads correction rule being stored in the correction rule file in advance. 例文帳に追加

次いで、中央処理装置は、メインメモリ中の制御プログラムの指令を受け、変動条件データファイルから商品の売上げを予測しようとする日の変動条件データ(例えば天気予報から得られた予測しようとする日の降雨確率)を読み出し、該変動条件データに基づき補正ルールファイルに予め記録された補正ルールの中から適用すべき補正ルールを読み出す。 - 特許庁

In the case where the flag stored in the third storage section indicates the readout success of the latest data during data move processing by the data move processing section, control means determines whether write is performed on the same logical address of the memory section during the move processing of the data and, in the case where write is performed, invalidates the move processing of the data.例文帳に追加

制御手段は、前記データ移動処理部によるデータの移動処理において、前記第3の記憶部に記憶された前記フラグが最新データの読み出し成功を示す場合、前記データの移動処理中に前記メモリ部の同一論理アドレスに対して、書き込みが行われたかどうかを判定し、書き込みが行われている場合、前記データの移動処理を無効化させる。 - 特許庁

The nonvolatile memory device comprises: a semiconductor substrate having a body and a pair of fins projecting upward from the body; an embedded insulating layer which is embedded between the pair of fins; a pair of floating gate electrodes that are formed on each outer side of the pair of fins to be higher than the pair of fins; and control gate electrodes formed on the pair of floating gate electrodes.例文帳に追加

ボディ及びそのボディから上向きに突出した一対のフィンを備える半導体基板と、一対のフィンの間を埋め込む埋没絶縁層と、一対のフィンそれぞれの外側面上に形成され、一対のフィンの高さより高く形成された一対のフローティングゲート電極と、一対のフローティングゲート電極上の制御ゲート電極と、を備える不揮発性メモリ素子。 - 特許庁

The task control apparatus for executing the real-time OS for notifying a task of an event to be processed and scheduling comprises an event processing state retrieve means for retrieving processing state information for every arising event, an event management means for managing processing of the event, and a memory means for storing an event notification waiting registration table registering and storing the event and the processing state information.例文帳に追加

タスクに処理するイベントを通知してスケジューリングするリアルタイムOSを実行するタスク制御装置において、発生したイベント毎の処理状況情報を入手するイベント処理状況入手手段と、前記イベントの処理管理を行うイベント管理手段と、前記イベントと処理状況情報を登録保存するイベント通知待ち登録テーブルを記憶する記憶手段とを有する。 - 特許庁

Furthermore, since authentication information entered by an IC card 32 or ten-key buttons 42 is collated with specific authentication information stored in ROM 36 of a control discrimination section 34 and reproduction or erasure of the pictures recorded in the image memory 52 can be attained only when both the authentication information sets match, people other than residents cannot see and erase the recorded pictures.例文帳に追加

また、ICカード32やテンキーボタン42から入力された認証情報と、制御判別部34のROM36に記憶されている特定の認証情報とを照合し、双方の認証情報が合致した場合にのみ、画像メモリ52に記録された画像の再生又は消去が可能になるので、居住者以外のものは記録画像を見ることも消すこともできない。 - 特許庁

The printer connected with a client computer through a network comprises a control section 121 for converting PDL data delivered from the client computer into general purpose print format data and further converting into pixel map data, a storage 123 for storing the general purpose print format data, an image memory 126 for developing the pixel map data, and a printer engine 125 for printing the pixel map data on a sheet.例文帳に追加

クライアントコンピュータとネットワーク接続された印刷装置において、クライアントコンピュータから送られたPDLデータを汎用印刷形式データに変換し、さらにピクセルマップデータに変換する制御部121と、汎用印刷形式データを記憶する記憶装置123と、ピクセルマップデータが展開される画像メモリ126と、ピクセルマップデータを用紙に印刷する印刷エンジン125とを備えた。 - 特許庁

When a patient is specified, a control part reads the image and medial data of the specified patient from the data memory to display a list of the data in chronological order on a display part, while an unread mark is displayed in the displayed list for the image and medical data with the unread information attached thereto, among the displayed list of the image or medical data.例文帳に追加

そして、患者の指定がなされると、制御部では、この指定患者の一患者分の画像データ又は医療データをデータメモリから読み出し、表示部上に時系列に並べて一覧表示させるとともに、この一覧表示する画像データ又は医療データのうち、未読情報が付帯されている画像データ又は医療データについては、未読マークを前記一覧表示において表示させる。 - 特許庁

The integrated circuit device 10 comprises a sampling clock CLK 90 delaying from a reference clock DQS by a predetermined phase, a DLL circuit for generating a CLK 270, an input circuit S/P for taking in data inputted synchronously with the reference clock DQS, and a function macro 30 consisting of a plurality of function blocks for performing access control to an external memory 20 and applying predetermined processing to the data.例文帳に追加

集積回路装置10は,基準クロックDQSから所定の位相遅れたサンプリングクロックCLK90,CLK270を生成するDLL回路,基準クロックDQSに同期して入力されるデータを取り込む入力回路S/P,外部メモリ20へのアクセス制御を行い当該データに対して所定の処理を行う複数の機能ブロックからなる機能マクロ30を有する。 - 特許庁

A charging power supply 11 for converting power being supplied externally into power conformable to charging conditions, and a control means 12 for acquiring charging information stored in a memory card 20 through a charging information reading means 13 and setting the charging conditions in a charging power supply means are arranged in a charger body 10.例文帳に追加

充電器本体10内には、外部から供給される電力を、充電条件に従った形態の電力に変換する充電電力供給装置11と、充電情報読出し手段13を介してメモリカード20内に記憶されている充電情報を取得して充電電力供給手段に充電条件を設定する制御手段12が配設されている。 - 特許庁

The modem communication unit comprises a control circuit which interrupts communication with the opposite unit temporarily upon occurrence of a communication error at the time of calling the opposite unit, updates the transmission output power level in a memory, regulates the attenuator of a modem to produce an updated transmission output power level, and calls the same opposite unit again until a normal communication with the opposite unit is established.例文帳に追加

相手機への発呼時に、通信エラーが発生すると、前記相手機との通信を一旦切断した後、前記メモリ内の送信出力電力レベル値を更新し、この更新値の送信出力電力レベルになるように前記モデムのアッテネータを調整した後、前記と同一の相手機に再度発呼することを、前記相手機と正常通信できるまで行う制御回路を設ける。 - 特許庁

Two LED arrays A, B same in accuracy are used to be arranged so that the interval (d) between the light emitting elements 1001, 1002 of these arrays becomes uniform in an arranging direction X and the light emitting elements are shifted by one line in the direction Y crossing the arranging direction X and a memory is used to control the output to two LED arrays A, B.例文帳に追加

同精度の2つのLEDアレイA,Bを用い、2つのLEDアレイA,Bのそれぞれの発光素子1001,1002の間隔dが配列方向Xに均一になるように配置すると共に、配列方向Xに交差する方向Yに少なくとも1ライン分ずらして配置し、メモリ10を使用して2つのLEDアレイA,Bに出力する制御を行う - 特許庁

In the portable telephone, associated icons and functions are stored and a rewritable setup menu table 33 is provided to a memory 3, a control part 2 associates the icons and functions and registers them in the setup menu table 33, according to the instruction from an input part 1 in menu setup mode, and the icons registered in the setup menu table 33 are displayed to be selected with the cursor.例文帳に追加

メモリ3に、アイコンと機能とを対応させて記憶し、書換え可能な設定メニューテーブル33を設け、制御部2が、メニュー設定モードにおいて、入力部1からの指示に従って設定メニューテーブル33にアイコンと機能とを対応させて登録し、設定メニューテーブル33に登録されているアイコンを表示して、表示されたアイコンをカーソルで選択する携帯電話機である。 - 特許庁

The memory card 30 is provided with: a storage means 31 for storing user data; an image data storage means 32 for storing a plurality of image data corresponding to a user's selection operation; and a control means 33 for determining that selection operation corresponding to image data is performed when it receives from external equipment an instruction to delete image data stored in the image data storage means.例文帳に追加

メモリカード30は、ユーザデータを格納する記憶手段31を備え、ユーザの選択操作に対応する複数の画像データを格納する画像データ記憶手段32と、画像データ記憶手段が格納する画像データに対する削除指示を外部機器から受けた場合に、画像データに対応する選択操作がなされたと判定する制御手段33とを備えている。 - 特許庁

In the start control system, an inputted accessory relay cut signal and an inputted starter relay signal are outputted to an accessory relay and a starter relay respectively so that the time from when a contact of the accessory relay is made open state until a contact of the starter relay is made closed state, becomes within a predetermined allowable time based on a cut signal transmission time memorized in a flash memory.例文帳に追加

始動制御システムにおいては、フラッシュメモリに記憶されたカット信号伝送時間に基づいて、アクセサリリレーの接点が開状態にされてからスタータリレーの接点が閉状態にされるまでの時間が、予め設定された許容時間内になるように、入力したアクセサリリレーカット信号およびスタータリレー信号を、アクセサリリレーおよびスタータリレーに対してそれぞれ出力する。 - 特許庁

The memory controller 33 divides a frame buffer 34 into a plurality of areas according to the selected display mode, writes an image corresponding to a prescribed area of the divided areas and supplied from an image processing part 32 in synchronism with the synchronizing signal supplied from the synchronization signal control part 37 and reads out an image stored in the other prescribed region in the divided regions.例文帳に追加

メモリコントローラ33は、選択された表示モードに応じて、フレームバッファ34を複数の領域に分割して、同期信号制御部37から供給される同期信号に同期して、分割された領域の所定の領域に対する画像処理部32から供給された画像の書き込み、および、分割された領域の他の所定の領域に記憶されている画像の読み出しを行う。 - 特許庁

Offset depending on voltage difference between offset control voltage Vofd and Vofr from a voltage generating circuit 55 and 56 is given to through current of the data line LIO and LIOr, a reference current Iref passing through the dummy cell is set at an intermediate level of levels of two kinds corresponding to stored data of a data read current Idat passing through the selection memory cell.例文帳に追加

電圧発生回路55および56からのオフセット制御電圧VofdおよびVofrの電圧差に応じたオフセットがデータ線LIOおよびLIOrの通過電流間に与えられて、ダミーセルを通過する基準電流Irefは、選択メモリセルを通過するデータ読出電流Idatの記憶データに応じた2種類のレベルの中間レベルに設定される。 - 特許庁

The control unit discriminates whether there is an abnormal value with respect to various waveform data obtained at every shot and stores or outputs the waveform data related to abnormality among various waveform data stored in the memory device 15 with respect to several past shots including a shot, wherein the abnormal value is detected, when the abnormal value is detected.例文帳に追加

制御装置は、ショット毎に得られる圧力、速度、位置、温度等の各種波形データに関して異常値があるかどうかを判別し、異常値が検出された場合には、記憶装置15に記憶されている前記圧力、速度、位置、温度等の各種波形データのうち、異常に関連する波形データを、前記異常値が検出されたショットを含む過去数ショット分について記憶あるいは出力する。 - 特許庁

Also, by providing a microcomputer 4 as an input control signal generator for generating OSD signals for on-screen display by character signals corresponding to the character graphic information in a message generation memory circuit and supplying them to a CRT 13 which is a display means, the on-screen display by the character graphic information is displayed for prescribed time when a receiver is activated.例文帳に追加

また、その文字図形情報に応じた文字信号によるオンスクリーン表示用のOSD信号をメッセージ発生メモリ回路で発生させて表示手段であるCRT13へ供給させる入力制御信号発生器としてのマイコン4を設けることにより、受像機が起動する時には文字図形情報によるオンスクリーン表示を所定の時間表示させることができる。 - 特許庁

Then, the main control part 100 makes a parity generating circuit 421 or 521 in the relevant disk cache part read block data required for generating the updated parity data of the said stripe for the unit of a block through a cache memory 410 or 510 in the judged cache part 400 or 500 and generates correspondent parity data with the relevant parity generating circuit.例文帳に追加

そして主制御部100は、上記ストライプの更新されたパリティデータをブロック単位で生成するのに必要なブロックデータを、判断したディスクキャッシュ部(400または500)内のキャッシュメモリ(410または510)を介して当該ディスクキャッシュ部内のパリティ生成回路(421または521)に読み込ませ、当該パリティ生成回路により対応するパリティデータを生成させる。 - 特許庁

A P picture interval determination/control means 3 determines the interval of either P picture or I picture by either an amount of motion vector information from a motion compensation predicting means 16 and a amount of DCT coefficient information from a buffer 9, or image characteristic parameters from an image characteristics computing means 2 to read the frame for coding from the memory 1.例文帳に追加

Pピクチャー間隔判定/決定部3は、動き補償予測部16からの動きベクトル情報、動き補償予測部16からの動きベクトル情報量及びバッファ9からのDCT係数情報量、又は画像特性演算部2からの画像特性パラメータのいずれかにより、Pピクチャー又はIピクチャーの間隔を決定し、メモリ1から符号化のためのフレームを読み出す。 - 特許庁

To provide a video recording and reproducing apparatus capable of efficiently using a recording medium without wasting the memory capacity of the recording medium by storing no unnecessary content information in the recording medium wherever possible by erasing the content information or performing control for the erasure through an easy operation once it is determined during video recording or reproduction that the content information is not necessary.例文帳に追加

本発明は、録画又は再生中に不要と判断した時点でそのコンテンツ情報を簡単な操作で消去又は消去のための制御を行うことで、不要なコンテンツ情報をできるだけ記録媒体に蓄積せずに記録媒体のメモリ容量を無駄にすることがなく、記録媒体を効率よく利用できる録画再生装置を提供することを目的とするものである。 - 特許庁

A channel control part for an acoustic reproduction output device 10 outputs an acoustic signal for a channel R among two channels of acoustic signals read by an MD reproduction part to an acoustic reproduction output device 20 and outputs acoustic corresponding to an acoustic signal for a channel L from a speaker part according to set contents stored in an output setting condition memory.例文帳に追加

音響再生出力装置10のチャンネル制御部は、MD再生部によって読み出された2チャンネルの音響信号を、出力設定条件メモリに格納された設定内容に応じてRチャンネル用の音響信号を音響再生出力装置20に対して出力するとともに、Lチャンネル用の音響信号に対応する音響をスピーカー部から出力させる。 - 特許庁

The nonvolatile semiconductor memory comprises a word gate 14 formed on a semiconductor substrate 10 via a first gate insulating layer 12, a source region or a drain region 16, 18 formed on the semiconductor substrate 10, and side wall-shaped first and second control gates 20, 30 formed along one side surface and the other side surface of the word gate, respectively.例文帳に追加

不揮発性半導体記憶装置は半導体基板10上に第1ゲート絶縁層12を介して形成されたワードゲート14と、半導体基板10に形成されたソース領域またはドレイン領域16,18と、ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成されたサイドウォール状の第1および第2コントロールゲート20,30と、を有する。 - 特許庁

The method for forming the memory cell array comprises the step of forming a first floating gate region 42 between isolation regions 45 in a semiconductor substrate, the step of selectively forming a second floating gate region 48 only on the first floating gate region 42, the step of forming a dielectric layer 51 on at least the second floating gate region 48, and the step of forming a control gate layer 52 on the dielectric layer 51.例文帳に追加

アレイの形成方法は、半導体基板内のアイソレーション領域45間に、第1浮遊ゲート領域42を形成するステップと、第1浮遊ゲート領域42上のみに、第2浮遊ゲート領域48を選択的に形成するステップと、少なくとも第2浮遊ゲート領域48上に誘電層51を形成するステップと、誘電層51上に制御ゲート層52を形成するステップとを含む。 - 特許庁

An ECU (Electronic Control Unit) 10 executes an initialization processing for acquiring a shortest distance scanning angle to be a scanning angle in which a distance up to a detection object measured by a laser sensor 20 becomes the shortest, and also executes a correction processing for correcting the scanning angle based on the shortest distance scanning angle obtained by the initialization processing which does not match with an initial angle stored and held in a nonvolatile memory 13.例文帳に追加

ECU10は、レーザセンサ20によって計測される検出物までの距離が最短となる走査角度である最短距離走査角度を取得する初期化処理を実行し、この初期化処理にて取得された最短距離走査角度が不揮発性メモリ13に記憶保持されている初期角度と一致しないことに基づいて、走査角度を補正する補正処理を実行する。 - 特許庁

The reset pulse-control circuit RSTCTL includes: a signal-output circuit SOUT which outputs a signal FLGRST on the basis of a current Ireset and a reference current Irefrst which each flow through a selected memory cell MC; and a current-holding circuit IMEM which holds a current which flows through the selected bit line or a wire electrically connected to a bit line for a predetermined time.例文帳に追加

リセットパルス制御回路RSTCTLは、選択メモリセルMCに流れる電流Iresetと参照電流Irefrstとに基づき信号FLGRSTを出力する信号出力回路SOUTと、所定の期間に選択ビット線又はビット線と電気的に接続されている配線に流れる電流を保持する電流保持回路IMEMとを備える。 - 特許庁

When the receiving part 13 of a radio part receives and demodulates a transmission signal from a radio base station and decoded data decoded by the decoder 23 of a controlling part 2 is inputted to a control processing circuit part 21, the part 21 detects whether a portable telephone set is in a voice communication state or the other states and stores the current state in a voice communication state flag memory 22.例文帳に追加

無線基地局からの送信信号を無線部の受信部13で受信して復調し、制御部2の復号器23で復号した復号データを制御処理回路部21に入力すると、制御処理回路部21が携帯電話機の状態が音声通話状態か、それ以外の状態かを検出し、現在の状態を音声通話状態フラグメモリ22に記憶する。 - 特許庁

Consequently, optimal control of transfer bias fixed voltage is enabled in an image print area (image formation area), relatively low transfer bias voltage is generated to the recording material P with low resistance value, high transfer bias voltage is generated to the recording paper P with high resistance value and the phenomenon such the scattering in the character image, the thrust and the drum memory in the halftone image is prevented.例文帳に追加

したがって、画像印字領域(画像形成領域)では最適な転写バイアス定電圧制御が可能となり、抵抗値の低い記録材Pには比較的低い転写バイアス電圧、抵抗値の高い記録材Pには高い転写バイアス電圧を発生することができ、文字画像での飛び散りやハーフトーン画像での突き抜け、ドラムメモリ等の現象を防止可能となる - 特許庁

When choices are detected in a source code fed to a conversion section 12, a DSV square operation product extracted respectively from DSV square operation integral memories 128, 129 is fed to a square integral value comparison section 130, which compares the DSV square operation integral values of the both and gives the obtained comparison result to a memory control code output section 131.例文帳に追加

変換部12に供給されるソースコードに選択肢が検出された場合は、DSV二乗演算積算メモリ128及び129のそれぞれから取り出されたDSV二乗演算積算値は二乗積算値比較部130に供給され、ここで両者のDSV二乗演算積算値が大小比較され、得られた比較結果がメモリ制御符号出力部131に供給される。 - 特許庁

例文

The memory aliasing module 102 as overlay control module monitors (secretly searches) access from a processor connected through a bus 224 to an address designation enable circuit and orients that access to any suitable spare address designation enable circuit inside the spare address designation enable circuit bank 210 capable of providing information access accelerated rather than original access to be performed from that address designation enable circuit.例文帳に追加

オーバレイ制御モジュールとしてのメモリエイリアシング・モジュール102が、バス224を介して接続されるプロセッサによるアドレス指定可能回路へのアクセスをモニタ(「隠密探索」)して、そのアクセスを、アドレス指定可能回路からなされる本来のアクセスでの場合よりも速い情報アクセスが得られる予備アドレス指定可能回路バンク210内の適切な予備アドレス指定可能回路へ指向し直す。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS