「Data buffer」に関連した英語例文の一覧と使い方(114ページ目) - Weblio英語例文検索

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18.例文帳に追加

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。 - 特許庁

The wireless communication apparatus includes: a battery state monitoring section 111 for monitoring a battery state of the battery; and a communication traffic control section 108 for determining a data time interval capable of obtaining a charge recovery effect on the basis of the battery state and controlling extraction of data from the transmission buffer at the data time interval.例文帳に追加

無線通信装置は、バッテリのバッテリ状態を監視するバッテリ状態監視部１１１と、バッテリ状態に基づいて、チャージリカバリ効果が得られるデータ時間間隔を決定し、そのデータ時間間隔で送信バッファからデータを取り出すように制御する通信トラヒック制御部１０８とを有する。 - 特許庁

When a secondary side Ir interface 20 detects a valid receiving interruption, concerning a secondary side data transmitter 2, the value of a data amount in a transmitting data buffer 26 is read by a secondary side CPU 22, a VCO 24 is controlled by a deviation from the set value and the clock of a secondary side I.430 interface 21 is matched with a primary side clock.例文帳に追加

セカンダリ側データ伝送装置２は、セカンダリ側Ｉｒインタフェース２０が有効受信割り込みを検出すると、セカンダリ側ＣＰＵ２２が送信データバッファ２６のデータ量の値を読み込み、設定値とのずれによりＶＣＯ２４を制御し、セカンダリ側Ｉ．４３０インタフェース２１のクロックをプライマリ側クロックに合わせる。 - 特許庁

The system controller 41 temporarily stores a plurality of pieces of imaged data in a buffer memory 53, controls an image signal processing part 55, on the basis of the angular velocity in the pitch direction and the imaging interval, applies image composition processing on the plurality of pieces image data, to perform position adjustment and generates one piece of panoramic image data.例文帳に追加

システムコントローラ４１は、撮像された複数の画像データを一時的にバッファメモリ５３に記憶させ、ピッチ方向の角速度及び撮像間隔に基づいて画像信号処理部５５を制御して、複数の画像データに対して画像合成処理を施して位置合わせを行い、１枚のパノラマ画像データを生成させる。 - 特許庁

This processing is repeated for all of the plurality of images to be printed by one time main scanning and when data of all images for that line are collected in the band buffer, similar processing is repeated for the next line, and when data of the number of lines required for one band are collected for all images, these data are printed.例文帳に追加

以上の処理を１回の主走査で印刷する複数の画像のすべてについて繰り返し、当該ラインについて全画像のデータがバンドバッファにそろったら、次のラインについて同様の処理を繰り返し、１バンドに必要なライン数分のデータが全画像についてそろったら印刷を行う。 - 特許庁

To cope with a buffer under run in a method in which a visible picture is formed at a plotting layer with the other beam while performing data recording in a data recording layer with one beam, for an optical disk in which two beams are projected from one optical pickup and the data recording layer and the plotting layer are laminated and arranged.例文帳に追加

１台の光ピックアップから２本のビームを出射し、データ記録層と描画層を積層配置した光ディスクに対し、一方のビームで前記データ記録層にデータ記録を行いながら、同時に他方のビームで前記描画層に可視画像の形成を行う方法において、バッファアンダーラン対策を講じる。 - 特許庁

Reproduced data of plural channels are subjected to inner code corrections to be all written in a buffer memory 7 and the data of a sync block whose error is small are selected by referring to a first information memory 6 in which results of the inner code corrections are stored and the data are subjected to an outer code correction to be written back in an original address position of the memory 7.例文帳に追加

再生された複数チャンネルのデータを内符号訂正してバッファーメモリ７に全て書きこみ、内符号訂正の結果を格納した第１の情報メモリ６を参照にして、エラーの少ないシンクブロックのデータを選択して外符号訂正を行い、元のバッファーメモリ７のアドレス位置に書き戻す。 - 特許庁

In an integrated circuit (IC) incorporating a printer compression/decompression function, during encoding, pixel data are input from a band buffer through a pixel data I/F 2801 to a wavelet transform block 2803, and converted to reversible wavelet, and highest importance data of a transform coefficient are applied to a context model 2805 for encoding.例文帳に追加

プリンタの圧縮／伸長機能を内蔵した集積回路（ＩＣ）において、符号化時に、バンドバッファより画素データＩ／Ｆ２８０１を介し画素データがウェーブレット変換ブロック２８０３に入力して可逆ウェーブレット変換され、変換係数の最高重要度データは符号化するためコンテクストモデル２８０５へ渡される。 - 特許庁

The status of process load as to each process is monitored/observed at all times by providing a buffer memory monitoring part 103, a pilot signal adding part 105, a first pilot signal monitoring part 110, a second pilot signal monitoring part 113, a first data selection part 104, a second data selection part 108, and a third data selection part 111.例文帳に追加

バッファメモリ監視部１０３、パイロット信号付加部１０５、第１パイロット信号監視部１１０、第２パイロット信号監視部１１３、第１データ選択部１０４、第２データ選択部１０８、第３データ選択部１１１を設けることにより、各処理の処理負荷の状況を常に監視・観測する。 - 特許庁

In reading the data, it is calculated how many bites of data are read from the buffer memory 1a by counting the number of reading times by using a reading counter 3a, and the empty bit of the FIFO block register, which becomes an object when all the data of FIFO block being accessed are read, is set empty.例文帳に追加

データの読み出しを行う時、読み出しカウンタ３ａを用いて読み出しをおこなった回数をカウントしてバッファメモリ１ａから何バイトのデータを読み出したかを算出し、アクセスをおこなっているＦＩＦＯブロックのデータがすべて読み出されると対象となるＦＩＦＯブロックレジスタのＥＭＰＴＹビットをＥＭＰＴＹに設定する。 - 特許庁

When the development of the print data stored in the storage means is started after the start of the storing of it in the storage means but before the completion of it, and in addition, the development reaches input process and the storage means stores no more print data, a storage area for the received print data is switched to the reception buffer.例文帳に追加

記憶手段への保存開始後その完了前に記憶手段に記憶されている印刷データの展開を開始した場合において該展開が入力処理に追いついて記憶手段に印刷データが存在しなくなったときは、受信する印刷データの保存先を受信バッファに切り替える。 - 特許庁

The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.例文帳に追加

ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁

When new graphic data is read, the depth value of an arbitrary pixel in the graphic data is compared with the depth value written at each x coordinate value in the 1D depth buffer 120 which is written at the same x coordinate value to determine whether or not the graphic data should be drawn accordingly.例文帳に追加

その後、あらたな図形データが読み込まれると、この図形データに含まれる任意の画素の深度値と、１Ｄ深度バッファ１２０におけるｘ座標の値ごとに書き込まれている深度値の中の同一のｘ座標の値に書き込まれている深度値とを比較し、比較結果に応じて図形データを描画するか否かを判断する。 - 特許庁

The karaoke data storage system comprises: a write buffer 12 in which a received karaoke data is temporarily stored; a first disk array system 14 for writing the karaoke data in a storing section with a RAID1 system; a second disk array system 15 for writing it in the storing section with a RAID5 system; and a storage control means 13 for controlling each disk array system.例文帳に追加

受信したカラオケデータを一時的に格納する書き込みバッファ１２と、このカラオケデータを、ＲＡＩＤ１方式で記憶部に書き込む第１ディスクアレイシステム１４と、ＲＡＩＤ５方式で記憶部に書き込む第２ディスクアレイシステム１５と、各ディスクアレイシステムを制御するストレージ制御手段１３とを備える。 - 特許庁

The storage system presented here includes a storage medium to store the data, a buffer memory to temporarily store the data to be written in the storage medium and a controller to invalidate a work for copying the temporarily stored data in the storage medium when unwrite information is inputted from the outside.例文帳に追加

ここに提示する貯蔵システムは、データを貯蔵する貯蔵媒体と、前記貯蔵媒体に書き込まれるデータを一時貯蔵するバッファメモリと、外部からアンライト情報が入力されるとき、前記一時貯蔵されたデータを前記貯蔵媒体に複写する作業を無効化させる制御装置とを含む。 - 特許庁

To provide a dedicated buffer service method and a system thereof, and a program thereof and a recording medium whereby an operating enterprise can partway predict a data traffic volume delivered through a data network so as to facilitate the arrangement of a network facility and its operation and users of the data network make a occupancy rate contract of input or output line buffers to enhance satisfaction in network utilization.例文帳に追加

運用事業者にとっては、データネットワークに流れるデータトラフィック量をある程度予測することができ、ネットワークの設備配備や運用を容易にするとともに、データネットワークのユーザにとっては、入力または出力回線用バッファの占有率を契約することで、ネットワーク利用上の満足度を向上させる。 - 特許庁

The reception section 14A receives packets from one network 20, the control section 100 temporarily stores data units corresponding to the packets in a buffer 110, outputs the data units in response to a jitter reduction capability of a destination terminal 31 to reduce the delay jitter and allows the transmission section 18B to transmit the resulting data units.例文帳に追加

一方の網２０から受信部１４Ａは複数のパケットを受信し、制御部１００は、それらのパケットに対応するデータユニットをバッファ１１０に一時的に記憶し、送信先端末３１のジッタ削減能力に応じてデータユニットを出力して遅延ジッタを削減した後、これらのデータユニットを送信部１８Ｂに送信させる。 - 特許庁

This device is constituted so that the change of capacity of a data signal to be stored in a buffer RAM 11 provided so as once storing the data signal therein is detected when the recording operation of the data signal to the disk 1 is proceeded, and the recording speed to the disk 1 is adjusted to change based on the detected change of capacity.例文帳に追加

ディスク１へのデータ信号の記録動作を行っているとき、データ信号が一旦記憶されるべく設けられているバッファ用ＲＡＭ１１へ記憶されるデータ信号の容量変化を検出し、その検出された容量変化に基づいてディスク１への記録速度を変更するようにしたものである。 - 特許庁

TAs(Terminal Adaptors) 2a, 2b use a data output timing adjustment section 218 to control read of bulk transfer data from a buffer 218a so that a frame synchronization character detected by a frame synchronization character detection section 216 is not divided into a plurality by a data transmission section 205 and not shared by network I/Fs 202a to 202c.例文帳に追加

ＴＡ２ａ、２ｂは、データ出力タイミング調整部２１８により、フレーム同期キャラクタ検出部２１６で検出されたフレーム同期キャラクタが、データ送信部２０５において複数に分割されて網Ｉ/Ｆ２０２ａ〜２０２ｃに振り分けられないように、バッファ２１８ａからのバルク転送データの読み出しを制御する。 - 特許庁

The CPU 11 of this streamed-data repeater 10 is enabled to easily discriminate a packet whether the packet is a main signal data packet or control data packet by giving a function that stores packets one by one in a buffer 12 divided into a plurality of areas having a fixed size, by detecting the leading and last packets to a DMA controller 13 provided in the repeater 10.例文帳に追加

ストリームデータ中継装置１０内のＤＭＡコントローラ１３に、パケットの先頭と最後を検出して、サイズを固定した複数の領域に分割したバッファ１２にパケット単位で格納する機能を持たせて、ＣＰＵ１１が主信号データのパケットか制御データのパケットかを容易に見分けることができるよう。 - 特許庁

The storage device, its controller and its data storage control method sequentially write the write command (1) data and the write command (2) data temporarily stored in the buffer memory on the magnetic disk from the time receiving the write command (4) which is the received command after detecting the vibrations until a certain time passes.例文帳に追加

本発明の記憶装置用制御装置、記憶装置およびそのデータ記憶制御方法は、既にバッファメモリに一時記憶されているライトコマンド（１）データ、ライトコマンド（２）データを、振動を検出してから受領したライトコマンドであるライトコマンド（４）受領から一定時間が経過するまで、順次磁気ディスクへ書き込む。 - 特許庁

This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.例文帳に追加

これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁

A system controller 100 executes reproduction control based on presence information indicating video information to be reproduced at actually specified reproduction time in VOB (Video Object) unit search information contained in DSI (Data Search Information) data separated from a demodulated signal Sdn demodulated while containing moving and static images by a system buffer 85.例文帳に追加

動画及び静止画を含みつつ復調された復調信号Ｓdmからシステムバッファ８５により分離されるＤＳＩ（Data Seach Information、検索制御）データに含まれるＶＯＢ（Video Object）ユニットサーチ情報中の、実際に指定された再生時刻に再生されるべき映像情報を示す存在情報に基づき、システムコントローラ１００が再生制御を行う。 - 特許庁

The controller 23 designates a present data to be shown on a display 27 among the video data stored in the buffer 24, instructs a video decoder 25 to do this, and outputs its PTS being a value uniquely identifying the designated present image to a sub-data selector 30.例文帳に追加

ビデオデータ制御部２３は、ビデオデータバッファ２４に格納されているビデオデータの中から、表示部２７に表示する表示画像を指定し、それをビデオデコード部２５に指示し、同時に、ビデオデータ制御部２３は、この指定した表示画像を一意的に特定する値であるＰＴＳを補助データ選択部３０に出力する。 - 特許庁

When a recording error occurs during recording operation, as shown in Fig. (e), data recording is restarted from an address N blocks short of a pointer Ep where the error occurred, and as shown in Fig. (f) and Fig. (g), data are recorded onto the buffer memory 17 while the recorded data are held with the Wp and the Rp being separated with N tracks.例文帳に追加

記録動作中に記録エラーが発生すると、図３（ｅ）のように、エラーが発生したポインタＥｐよりＮトラック分手前のアドレスからデータ記録を再開し、図３（ｆ）、図３（ｇ）のように、ＷｐとＲｐとをＮトラック分隔てて、この記録済みデータを保持しながら、データをバッファメモリ１７上に記録する。 - 特許庁

A main control part 20 calculates the data quantity of encoded data for recording for 1 VOBU with an ECC size (S2), acquires the free capacity of a buffer memory 13 (S4→S5), when the free capacity with 1 ECC block size exists, outputs the data for recording for 1 VOBU by unit of an ECC block size (S6→S7).例文帳に追加

メイン制御部２０は、エンコードされた１ＶＯＢＵ分の記録用データのデータ量をＥＣＣサイズで算出する（Ｓ２）とともに、バッファメモリ１３の空き容量を取得し（Ｓ４→Ｓ５）、１ＥＣＣブロックサイズの空き容量が存在すれば、１ＶＯＢＵの記録用データをＥＣＣブロックサイズ単位で出力する（Ｓ６→Ｓ７）。 - 特許庁

On the contrary, when picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a drive pulse generating part 35, irradiation of the laser beam is performed for the picture data, and a visible picture is formed on the thermosensitive plane of the optical disk D.例文帳に追加

一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁

In a mobile phone mounted with a terrestrial digital broadcast receiving function, a stream delay buffer 219 delays a stream transmitted faster in two kinds of streams, and a first stream separation section 220 separates and outputs broadcast data of one program from the stream delayed by the stream delay buffer 219.例文帳に追加

地上波デジタル放送受信機能を搭載した携帯電話において、ストリーム遅延バッファ２１９は２種類のストリームのうち、早く送出されている方に遅延を加え、第１のストリーム分離部２２０はストリーム遅延バッファ２１９により遅延が加えられたストリームから一の番組の放送データを分離して出力する。 - 特許庁

The monitor 20 receives the first packets and the second packet, stores them in a first input buffer 22, specifies the second packet by reading the packet from the first input buffer 22 at the set bit rate and detecting the data length, and matches its own V sync timing with the read timing of the second packet.例文帳に追加

モニタ２０は、第１パケット及び第２パケットを受信して第１入力バッファ２２に蓄積するとともに、当該第１入力バッファ２２から設定されたビットレートでパケットを読み出してデータ長を検出することによって、第２パケットを特定し、自身のＶシンクタイミングを、その第２パケットの読み出しタイミングに一致させる。 - 特許庁

In the case of the playing method code, an automatically decided (or manually specified) playing method, a specification event of the playing method, various parameters inherent to the playing method, the number of beats continuing the playing method, and respective data are stored in a buffer, an event corresponding to the specified event stored in the buffer is searched and a prescribed mark is attached to the searched event.例文帳に追加

奏法コードの場合は、自動判定（又は手動指定）された奏法、該奏法の指定イベント、該奏法に固有の各種パラメータ、及び該奏法を継続する拍数と、当該各データがバッファに格納され、バッファに格納された指定イベントに対応するイベントがサーチされ、当該イベントに所定のマークが付される。 - 特許庁

When the amount of data accumulation with respect to full capacity of the buffer memory 14 exceeds a previously set threshold value, the system controller 17 calculates the average bit rate of the maximum bit rates stored in the buffer memory 15, and acquires the rotation speed by referring to a rotation speed table showing the relationship between the average bit rate and the rotation speed.例文帳に追加

バッファメモリ１４の全容量に対するデータ蓄積量が、予め設定された閾値を超えると、システムコントローラ１７は、バッファメモリ１５に格納された最大ビットレートの平均ビットレートを算出し、この平均ビットレートと回転速度との関係を示す回転速度テーブルを参照して、回転速度を取得する。 - 特許庁

This device is composed of a first processor 1, a second processor 2 and a shared memory 3 shared thereby, the shared memory 3 is provided with N first buffer blocks 6-1 to 6-N and N second buffer blocks 7-1 to 7-N, and data are exchanged between the first processor 1 and the second processor 2 through the shared memory 3.例文帳に追加

第１プロセッサ１と、第２プロセッサ２と、これらが共有する共有メモリ３とからなり、共有メモリ３はＮ個の第１バッファブロック６−１〜６−ＮとＮ個の第２バッファブロック７−１〜７−Ｎを備え、共有メモリ３を介して第１プロセッサ１と第２プロセッサ２との間でデータを交換する。 - 特許庁

An insulator buffer layer 2 is composed of HfO_2+u or Hf_1-xAl_2xO_2+x+y to reduce the leakage current from both of the insulation buffer layer 2 and a ferroelectric 3 and to provide a memory transistor which retains data for a good long time.例文帳に追加

これは主として、バッファ層及び強誘電体のリーク電流が大きいため、強誘電体が記憶した電気分極を遮蔽するように強誘電体とバッファ層の界面付近に電荷が蓄積されトランジスタのソースドレイン間の電気伝導を強誘電体の電気分極が制御できなくなるためである。 - 特許庁

In the storage device, a buffer, where the procedure of a buffer tree is stored to be input to a plurality of boundary scans, is inserted into a signal path between a switching signal (Mode signal) to an output (gate) of each cell and a clock signal (UpdateDR signal) for a final data keeping means (flip-flop) of each cell.例文帳に追加

記憶装置には、さらに、バッファツリー生成の手順が記憶され、複数のバウンダリスキャンセルに入力される、各セルの出力（ゲート）切り替え信号（Ｍｏｄｅ信号）と、各セルの最終データ保持手段（フリップフロップ）のクロック信号（ＵｐｄａｔｅＤＲ信号）の信号経路に、バッファを挿入する。 - 特許庁

A writing pulse generation circuit 1 consisting of a delay buffer 103, an OR gate 202, a delay buffer 104, and an OR gate 203 is prepared and the delay time D of each of the delay buffers 103, 104 is set up to a prescribed value larger than the data holding time of the storage element 4 and considering the delay amounts of respective wiring parts and elements.例文帳に追加

ディレイバッファ１０３，ＯＲゲート２０２，ディレイバッファ１０４，ＯＲゲート２０３からなるライトパルス生成回路１を設け、ディレイバッファ１０３，１０４のそれぞれの遅延時間Ｄを記憶素子４のデータホールドタイムより大きく、然も、各部の配線及び素子における遅延量を考慮した所定値に設定する。 - 特許庁

The time sharing processor stores temporarily input data in a buffer memory 12, controls to read out by a read-out controller 13, generates beforehand a predetermined pattern in a pattern generating unit 16, and controls processing start timing for each buffer memory 12 by a cell processing unit 15 in response to a pattern generated by a timing controlling unit 17.例文帳に追加

バッファメモリ１２に入力データを一時的に格納し、読出制御部１３にてその読出制御を行い、パターン生成部１６にて予め所定パターンを生成しておき、タイミング制御部１７にて生成したパターンに応じてセル化処理部１５によるバッファメモリ１２毎の処理開始タイミングを制御する。 - 特許庁

The communication apparatus determines whether the mobile IPv6 processing should be executed for a payload received by an application processing section and stored in a buffer, and determines that the mobile IPv6 processing should be executed; a storage area of the buffer for the estimated data capacity of an ESP header is ensured, in front of the inner side IPv6 header imparted to the payload.例文帳に追加

アプリケーション処理部より受信してバッファに記憶されているペイロードについてモバイルＩＰｖ６処理を行うか否かを判定し、モバイルＩＰｖ６処理を行うと判定した場合には、ペイロードに付与したインナー側ＩＰｖ６ヘッダの前に、ＥＳＰヘッダの推定データ量分の前記バッファの記憶領域を予め確保する。 - 特許庁

When a mute pattern detection section 48 detects a predetermined mute state in the accumulated voice data in the receive buffer 45, the detection section outputs a detection signal S48 of "1", and a reset signal S49 of "1" output from an AND gate 49 resets the receive buffer 45 and the mute pattern detection section 48.例文帳に追加

無音パタン検出部４８により、受信バッファ４５における蓄積音声データの所定の無音状態が検出されると、“１”の検出信号Ｓ４８が出力され、ＡＮＤゲート４９から出力される“１”のリセット信号Ｓ４９により、受信バッファ４５及び無音パタン検出部４８がリセットされる。 - 特許庁

The output buffer 3 has a selector 20 on the front stage, and has the variable resistance part 12 in its on resistor, the inversion circuit 22 can select a signal to be input in an output buffer 6 by selector logic, inverts a data signal, and adjusts the pre-emphasis amount of a tap by a select signal of the selector logic.例文帳に追加

出力バッファ３は、前段にセクレタ２０を有し、オン抵抗に可変抵抗部分１２を有しており、反転回路２２は、セレクタ論理により出力バッファ６に入力する信号を選択可能で、データ信号を反転し、そして、セレクタ論理のセレクト信号により、タップのプリエンファシス量を調整する。 - 特許庁

Printing subject data received by the communication control part 12 in the power saving mode are stored in a buffer memory MEM so that the content of the buffer memory is transferred by a DMA 21 to the DMA transfer addressee on a RAM 15 set by the communication control part 12 at the time initialization of a memory controller 14 is finished.例文帳に追加

省電力モードにあるときに、通信制御部１２が受信した印刷対象データは、バッファメモリＭＥＭに格納され、メモリコントローラ１４の初期化が完了した段階で、通信制御部１２が設定されたＲＡＭ１５上のＤＭＡ転送先に対してバッファメモリＭＥＭの内容をＤＭＡ２１によって転送させる。 - 特許庁

A transmission frame emergency level detecting part 11 judges the level of emergency from inputted transmission data, and transfers the judged transmission frame to a normal buffer part 13 or an emergency buffer part 15 in the next stage, and notifies a normal control part 14 and an emergency control part 16 of the level of emergency of the transmission frame.例文帳に追加

送信フレーム緊急度検出部１１は入力された送信データから緊急度を判断し、判断した送信フレームを次段の通常バッファ部１３または緊急バッファ部１５に転送し、送信フレームの緊急度を通常制御部１４及び緊急制御部１６にそれぞれ通知する。 - 特許庁

To enable a USB host controller, which programmably sets the capacity of a communication data storage buffer, to automatically change a buffer allocated to pipes without changing a program and to exhibit the maximum communication performance even when a type and usage of a USB device to be connected are not known beforehand.例文帳に追加

通信データ格納バッファの容量をプログラマブルに設定するＵＳＢホストコントローラにおいて、接続されるＵＳＢ機器の種類や使い方があらかじめわかっていない場合でも、プログラムを変更せずにパイプに割り付けるバッファを自動的に変更し、なおかつ最大の通信性能が発揮されるようにする。 - 特許庁

When an instruction of still image capturing through an operation member 33 is made during video capturing after it is determined by the CPU 31 that the remaining storage capacity of the still image buffer is equal to or less than the predetermined value, the time point of the instruction of still image capturing is stored instead of storing the still image data in the still image buffer.例文帳に追加

ＣＰＵ３１により静止画用バッファの残存記憶容量が所定値以下であると判定された後に動画の撮影中に操作部材３３を介した静止画撮影の指示があったときは、静止画用バッファに静止画データを記憶する代わりに静止画撮影を指示した時点を記憶する。 - 特許庁

A buffer control circuit 31 has a logic circuit for stopping the operation of the differential input buffer 43 with an H-level signal SUSP, while the USB controller 16 sends L-level signals DPOEZ and DMOEZ enabling data output to the output buffers 41A and 41B, when receiving the signals.例文帳に追加

バッファ制御回路３１は、ＵＳＢコントローラ１６から出力バッファ４１Ａ，４１Ｂにデータの出力を有効にするＬレベルの信号ＤＰＯＥＺ，ＤＭＯＥＺが送られている間、当該信号を受けて、Ｈレベルの信号ＳＵＳＰにより差動入力バッファ４３の動作を停止させる論理回路を有する。 - 特許庁

A CPU 21 (operated based on a description of an HDD start-up control program B) calculates a data transfer speed of the Bluetooth radio part 12 and an unoccupied area of a buffer area in the DRAM 24, and calculates further a remaining time up to the full capacity of the buffer area in the DRAM 24, based on values therein.例文帳に追加

この時、（ＨＤＤ起動制御プログラムＢの記述に基づいて動作する）ＣＰＵ２１は、Ｂｌｕｅｔｏｏｔｈ無線部１２のデータ転送速度とＤＲＡＭ２４のバッファ領域の空き領域とを計算し、これらの値からＤＲＡＭ２４のバッファ領域が満容量になるまでの残り時間をさらに計算する。 - 特許庁