「Inter layer」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

A lower end part of a capacitor core 2 is formed in steps, and the inter-layer deviation prevention tool is mounted which comprises a plurality of ring-shaped members 3 receiving lower surfaces of the steps of the capacitor core 2 and columnar members 4 arranged between the ring-shaped members 3.例文帳に追加

コンデンサコア２の下端部を多段状に形成し、コンデンサコア２の段部下面を受ける複数のリング状部材３と、これらのリング状部材３の間に配置された柱状部材４とからなる層間ずれ防止具を装着する。 - 特許庁

Then, the inter-layer function ratio RCOn being an evaluation index showing the noncollapsibility between the product boxes stowed vertically, based on the shapes of the product boxes, the arrangement direction with respect to the vehicle, and the stowage height position from the skid.例文帳に追加

それから、製品箱の形状と車両に対する配置方向とスキッドからの積み付け高さ位置に基づいて、上下に積み付けられた製品箱の間の崩れにくさを表す評価指標である層間機能率ＲＣＯｎを算出する。 - 特許庁

To provide a semiconductor device having high reliability and high production efficiency capable of surely and simply flattening an irregular face by subsequent CMP treatment even when the irregular face is produced on an insulating inter-layer film before the CMP treatment and its manufacturing method.例文帳に追加

ＣＭＰ処理前に絶縁層間膜上に凹凸面が生じても、その後のＣＭＰ処理にて凹凸面を確実かつ簡易に平坦化できて、信頼性が高く、生産効率の高い半導体装置及びその製造方法を提供する。 - 特許庁

After forming a first inter layer insulating film 140 having a metal plug that surrounds a fuse where the fuse wiring of the semiconductor device is formed on the upper part of the fuse, a lower guard ring pattern 204a that surrounds the fuse is formed on the metal plug.例文帳に追加

半導体装置のヒューズ配線が形成されたヒューズ部の上部にヒューズ部を取り囲む金属プラグを有する第１層間絶縁膜１４０を形成した後、金属プラグ上に前記ヒューズ部を取り囲む下部ガードリングパターン２０４ａを形成する。 - 特許庁

On the inter-layer insulating film IL, an organic EL element RU1 of red (R), an organic EL element GU1 of green (G), and an organic EL element BU1 of blue (B) of a bottom emission type are arranged in a region of one color pixel in a face parallel to a face of the substrate.例文帳に追加

層間絶縁膜ＩＬの上に、ボトムエミッション方の赤（Ｒ）の有機ＥＬ素子ＲＵ１、緑（Ｇ）の有機ＥＬ素子ＧＵ１、青（Ｂ）の有機ＥＬ素子ＢＵ１が基板の面に平行な面内で、一つのカラーピクセルの領域内に配置される。 - 特許庁

To prevent a device from causing defects without making unwanted constituents to infiltrate into a seam, even if the aspect ratio of an inter-electrode insulating film formed in between a plurality of laminated layer gate electrodes is high and a seam is generated therein.例文帳に追加

複数の積層ゲート電極間に形成される電極間絶縁膜のアスペクト比が高く電極間絶縁膜内にシームが生じたとしても当該シーム内に不要成分を侵入させることなくデバイス不良を防止できるようにする。 - 特許庁

To provide a high reliable semiconductor device which reduces the effect due to the diffusion of nitrogen and hydrogen from silicon nitride film for suppressing diffusion of metals from a metal wiring portion to an inter layer dielectric film, and to provide a manufacturing method for the device.例文帳に追加

金属配線部から、金属が層間絶縁膜に拡散することを抑制するためのシリコン窒化膜等から窒素や水素が拡散することによる影響を軽減した信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

The inter-layer wiring lines 24A, 24B has its one end connected to the input/output electrodes 21A, 21B provided on the surface of the semiconductor substrate 20 and the other end connected to one end of the in-plane wiring lines 25A, 25B extended around in a plane direction.例文帳に追加

層間配線２４Ａ，２４Ｂの一端は、半導体基板２０の表面に設けられた入出力電極２１Ａ，２１Ｂに接続されていて、他端は、平面方向に引き回された面内配線２５Ａ，２５Ｂの一端に接続されている。 - 特許庁

When etching a first inter-layer dielectric film 9, a XeF2 gas is used; when patterning a bit line 10 composed of a silicide film, a BrF3 is used; and when forming a storage node 12 composed of a polysilicon film, a BrCl gas is used.例文帳に追加

シリコン酸化膜からなる第１層間絶縁膜９をエッチングする際にはＸｅＦ2 ガスを、シリサイド膜からなるビット線１０をパターニングする際にはＢｒＦ3 ガスを、ポリシリコン膜からなるストレージノード１２を形成する際には、ＢｒＣｌガスを用いる。 - 特許庁

To provide a passive element, and a passive element integrated circuit device in which the characteristic fluctuation of an element or a circuit after manufacturing is prevented from occurring with an inexpensive and high performance thin film passive element formed on a main inter-layer insulating film with resin as main components or a thin film passive element integrated circuit.例文帳に追加

樹脂を主たる層間絶縁膜とする安価で高性能な薄膜受動素子や薄膜受動素子集積化回路で、作製後の素子や回路の特性変動がない受動素子、及び受動素子集積回路置を提供する。 - 特許庁

First paired bit line BM/BM for reading a data out of an arbitrary memory cell in a memory cell train and second paired bit line BS/BS writing a data into another arbitrary memory cell in the memory cell train are formed at different layers with an inter-layer insulating film 32 in between.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

JICC, the Japan Industrial Conference on Cleaning was established in April 1994, to protect the ozone layer by inter-industrial corporations, with the aim of collecting information and supporting activities for industrial cleaning.例文帳に追加

"また、産洗協・日本産業洗浄協議会は、産業洗浄に関する情報収集、調査、普及などを主な業務として、異業種の関連企業と団体が集結しオゾン層保護のために１９９４年４月に設立された協議会です。" - 経済産業省

The manufacturing method of a printed wiring board wherein an interlayer insulating layer formed by dispersing scaly grains into a curing resin is formed on a board, and a wiring pattern and via holes can easily and accurately be transferred to the inter layer insulating layer by an imprint method, using a mold having bumps and dips corresponding to the wiring pattern and the via holes without using an optical transferring method and complicated etching treatment.例文帳に追加

硬化樹脂中に鱗片状粒子を分散させてなる層間絶縁層を基板上に形成し、光学的な転写方法や煩雑なエッチング処理を用いることなく、配線パターンやバイアホールに対応する凹凸を有するモールドを用いたインプリント法によって、配線パターンやバイアホールを層間絶縁層に容易かつ正確に転写できるプリント配線板の製造方法を提案する。 - 特許庁

This semiconductor memory is provided with a semiconductor substrate 1, a ferroelectric capacitor 8 formed on the semiconductor substrate 1 whose one electrode is insulated, a conductive layer 9 formed above the ferroelectric capacitor 8 whose end part is provided above the ferroelectric capacitor, and an inter layer insulation film 10 covering the semiconductor substrate 1, the ferroelectric capacitor 8 and the conductive layer 9.例文帳に追加

半導体基板１と、この半導体基板１上に形成され、その一方電極は絶縁されている強誘電体キャパシタ８と、この強誘電体キャパシタ８上方に形成され、その端部が前記強誘電体キャパシタ８上方にある導電層９と、前記半導体基板１、前記強誘電体キャパシタ８、及び前記導電層９を被覆する層間絶縁膜１０とを有する半導体記憶装置である。 - 特許庁

Particularly, the insulation coating layer is formed by being protrusively dotted on a surface of the upper substrate or the lower substrate on the side laminated and stuck on the inter-substrate connection sheet, and the area of the opening of the inter-substrate connection sheet is formed larger than that of the opening of the upper substrate, thereby this multilayer circuit board having a cavity structure and a full-thickness IVH structure having high interlayer connection reliability can be manufactured.例文帳に追加

特に、絶縁被膜層は、上側基板または下側基板の基板間接続シートと積層接着する側の面に凸状に点在して形成され、基板間接続シートの開口部の面積を上側基板の開口部の面積より大きく形成することにより、キャビティ構造および高い層間接続信頼性を備えた全層ＩＶＨ構造を有する多層の回路基板を製造することができる。 - 特許庁

To provide a multilayer wiring board using conductive paste whose electric characteristics are excellent by forming protrusions having shapes and sizes suitable for improving inter-layer electric connection with the high degree of freedom without generating the sharp increase of costs, and reducing the electric resistance of a multi-layer connecting electric circuit.例文帳に追加

層間の電気的接続を改善するのに適した形状、大きさの突起部を高い自由度をもって、しかも大幅なコスト高を招く形成し、導電性ペーストを用いた多層配線基板において多層接続の電気回路の電気抵抗が多層接続電気回路の電気抵抗が低く、電気的特性に優れた多層配線基板を得ること。 - 特許庁

A source region 2 and drain region 3 are formed apart from each other in a surface layer section of a substrate 1 of a memory cell transistor in a memory cell and a floating gate electrode 7 is arranged through a tunnel insulating film 6 on the substrate 1 and a control gate electrode 9 is arranged through an inter-gate layer insulating film 8 on this electrode 7.例文帳に追加

メモリセルでのメモリセルトランジスタにおいて基板１の表層部にソース領域２およびドレイン領域３が離間して形成され、基板１の上にトンネル絶縁膜６を介してフローティングゲート電極７が配置されるとともに、フローティングゲート電極７の上にゲート層間絶縁膜８を介してコントロールゲート電極９が配置されている。 - 特許庁

The ceramic substrate for the semiconductor fabrication/ inspection equipment comprises a ceramic substrate 1 having conductors 2, 3 and 5 formed therein, and a ceramic layer including the conductors and neighbors thereof, and a ceramic layer lower than the conductor that shows the property of an intragrain fracture when they are fractured, and other ceramic layers those show property of inter grain fracture when they are fractured.例文帳に追加

その内部に導体２，３，５が形成されたセラミック基板１であって、導体およびその近傍を含むセラミック層、および、導体より下のセラミック層は、破壊時に粒界破壊の性状を呈し、その他のセラミック層は、破壊時に粒子内破壊の性状を呈することを特徴とする半導体製造・検査装置用セラミック基板。 - 特許庁

Material having dielectric constant lower than that of a front substrate is used for a first dielectric layer between the front substrate and a bus electrode and for a second dielectric layer between the bus electrode and a protective film, and a substrate component of XY inter-electrode capacity is thereby reduced; and electric field smearing to an electric discharge space is increased to reduce electric discharge sustaining voltage.例文帳に追加

前面基板とバス電極との間の第１誘電体層、バス電極と保護膜との間の第２誘電体層に、前面基板よりも低誘電率の材料を用いることで、XY電極間容量の基板成分を軽減し、かつ放電空間への電界染み出しを増加させることで放電維持電圧を低減する。 - 特許庁

The metamorphic buffer layer 20 on a base body 1 has its extension area 20R formed outside a formation part for a semiconductor element across an inter-element separation groove 41 to reduce a substantial step between the semiconductor element and another part adjacent thereto, thereby improving reliability of an insulating layer, a wire, etc., against the stepping.例文帳に追加

基体１上のメタモルフィックバッファ層２０を、素子間分離溝４１を挟んで半導体素子の形成部の外側に、メタモルフィックバッファ層２０の延在領域２０Ｒを形成して、半導体素子部と、これに隣接する他部との実質的段差の緩和を図って、この段差に基づく絶縁層、配線等の信頼性の向上を図るものである。 - 特許庁

The average inter-layer distance (d002) for a carbon mesh surface layer of the graphitic carbon material (A) is smaller than 0.3370 nm, the same for the carbon material (B) is 0.3370 nm or larger and 0.3650 nm or small, and the same for the graphatization-retarding carbon material (D) is 0.3650 nm or larger.例文帳に追加

黒鉛質炭素材料（Ａ）の炭素網面層の平均層間距離（ｄ００２）は０．３３７０ｎｍ未満であり、炭素材料（Ｂ）の炭素網面層の平均層間距離（ｄ００２）が０．３３７０ｎｍ以上０．３６５０ｎｍ未満であり、難黒鉛化性炭素材料（Ｄ）の炭素網面層の平均層間距離（ｄ００２）が０．３６５０ｎｍ以上である。 - 特許庁

To provide an isolated foam material for polishing which has a longer life than a conventional pad, further obtains well-balanced flatness of a device surface after polishing and uniformity on the wafer surface, and realizes polishing with high accuracy as the polishing layer of a polishing pad used for flattening the surface of the device wafer of a semiconductor such as an inter-layer insulating film, a metal wiring or the like.例文帳に追加

層間絶縁膜や金属配線等の、半導体のデバイスウエハの表面平坦化加工に用いられる研磨パッドの研磨層として、従来パッドに比べてライフが長い上に、研磨後のデバイス表面の平坦性とそのウエハ面内均一性のバランスの良い、高精度な研磨を実現する研磨用独立発泡体を提供する。 - 特許庁

A source impurity region 4 and a drain impurity region 5 are separately formed in a semiconductor layer 3 supported on a substrate 1 and a memory transistor constituted by laminating a gate insulating film 7, a floating gate FG, a inter-gate insulating film 8, and a control gate CG upon another, is provided on the semiconductor layer 3 between the impurity areas 4 and 5.例文帳に追加

基板１に支持された半導体層３内にソース不純物領域４およびドレイン不純物領域５が互いに離間して形成され、両不純物領域４，５に挟まれた半導体層部分の上に、ゲート絶縁膜７、浮遊ゲートＦＧ、ゲート間絶縁膜８および制御ゲートＣＧが積層されたメモリトランジスタを有する。 - 特許庁

To easily and inexpensively provide an SOI wafer whose electric reliability is high in a device manufacturing process by making excellent electric characteristics without generating a fine pit by carrying out fluorinated acid cleaning or the like even when an extremely thin silicon active layer is formed, or maintaining high insulating performance even when an extremely thin inter-layer insulating film is formed.例文帳に追加

極めて薄いシリコン活性層を形成した場合であっても、弗酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、あるいは、極めて薄い層間絶縁膜を形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いＳＯＩウェーハを簡単かつ安価で提供する。 - 特許庁

To provide a lamination layer film used in a case to accommodate a polymer battery working well at a high temperature and stably against electrolytic solution, excellent in the gas barrier function such as water vapor, excellent in the resistance against objects contained and also inter-layer bonding strength, and having a high mechanical strength including resistance against piercing.例文帳に追加

ポリマー電池を収納するケースに用いる積層フィルムとして、水蒸気その他のガスバリア性に優れ、また、耐内容物性、積層体の層間の接着強度に優れた、かつ、耐突き刺し性等をはじめ機械的強度があり、また高温においても使用可能であり、電解液に対しても安定した積層体の構成を提供する。 - 特許庁

To provide a multi-layered printed wiring board which solves the problem that a copper wiring pattern is given large damage in a final soft etching process and inter-line insulation reliability is low since a base copper layer between copper wiring pattern which becomes unnecessary can not be completely removed.例文帳に追加

最後のソフトエッチング工程では銅配線パターンに強いダメージを与え、しかも銅配線パターン間の不要となった下地銅層を完全に除去できず、線間絶縁信頼性が低かったという問題を解決多層プリント配線板を提供する。 - 特許庁

The resin structural object 4 maintains the inter-layer spacing of the liquid crystal/resin composite body 3 and the synthetic resin which is the main body is formed by curing part of the synthetic resin 2 and has molecular alignment made isotropic in the alignment treatment direction of the alignment layers 5a and 5b.例文帳に追加

樹脂構造物４は、液晶・樹脂複合体３の層間隔を一定に維持するもので、主体となる合成樹脂は合成樹脂２の一部を硬化させたもので、配向膜５ａ、５ｂの配向処理方向に異方性化された分子配向を有する。 - 特許庁

To provide a foamed body for polishing suitable as a polishing pad to be used for surface-flattening of a device wafer of a semiconductor of an inter-layer insulating film and a metal wiring, etc., capable of realizing polishing equal to or more than that of a conventional pad and having high wear resistance.例文帳に追加

層間絶縁膜や金属配線等の、半導体のデバイスウエハの表面平坦化加工に用いられる研磨パッドとして好適な、従来パッドに対して同等以上の研磨を実現でき、さらに耐摩耗性の高い研磨用発泡体を提供する。 - 特許庁

This capacitor device is equipped with an electric double-layer capacitor charged by a charging means and discharged by being connected to a load, and a voltage detection means for detecting an inter-terminal voltage of the capacitor to wirelessly transmit its detection output.例文帳に追加

充電手段により充電されるとともに、負荷に接続されて放電する電気二重層コンデンサと、この電気二重層コンデンサの端子間電圧を検出し、その検出出力を無線により送信する電圧検出手段とを備えた構成である。 - 特許庁

A hole 27 is formed in the inter-layer dielectric film 26 to reach the element isolating region 5, and a dielectric film 29 containing hydrogen is formed to be buried in the hole 27, thus, a hydrogen supplying channel, where the hydrogen containing material is buried in the hole 27, is formed.例文帳に追加

この層間絶縁膜２６に素子分離領域５に達する孔２７を形成し、次いで孔２７内を埋め込むように水素含有絶縁膜２９を形成し、孔２７内に水素含有材料を埋め込んでなる水素供給路Ａを形成する。 - 特許庁

In such method of fabricating semiconductor device, the gap between the gates 120 is embedded without any void defect, and reliability of semiconductor device can be improved by conducting the sputter etching process when the inter-layer insulation film 130 is formed on the gate pattern.例文帳に追加

このように、半導体装置の製造方法において、ゲートパターン上に層間絶縁膜１３０を形成する時にスパッタエッチング工程を行えば、ゲート１２０間のギャップがボイド欠陥無しに埋め込まれ、半導体装置の信頼性を高めることができる。 - 特許庁

The translucent type liquid crystal display device is configured such that the reflective pixel electrode composed of 4th metal films 12a and 12b is provided on an organic resin film 7 (inter-layer insulating film IL) across a transparent conductive film part 11b nearly in its entire region.例文帳に追加

本発明における半透過型液晶表示装置は、第４の金属膜１２ａ、１２ｂからなる反射画素電極が、そのほぼ全領域において透明導電膜部分１１ｂを介して有機樹脂膜７（層間絶縁膜ＩＬ）上に設けられている。 - 特許庁

The semiconductor device has a capacitance element composed of an upper electrode 33, a dielectric film 32 and a lower electrode 31, and a semiconductor element, and plugs 9 comprising a high melting-point metallic material are formed in connecting holes formed to inter-layer insulating films on the semiconductor element in the semiconductor device.例文帳に追加

上部電極３３、誘電体膜３２、下部電極３１からなる容量素子と半導体素子とを有し、半導体素子上の層間絶縁膜に形成された接続孔内に高融点金属材料からなるプラグ９を設けた半導体装置である。 - 特許庁

Also, in a crossing section 18 of the translucent electrode patterns 11 and 12, the surface of a relay electrode 5a has an irregular section 5e while an irregular section 4e for applying light scattering property of an inter-layer insulating film 4 formed as an irregular film is reflected.例文帳に追加

また、透光性電極パターン１１、１２の交差部分１８において、中継電極５ａの表面には、凹凸形成膜として形成された層間絶縁膜４の光散乱性付与用の凹凸４ｅが反映されて凹凸５ｅが形成されている。 - 特許庁

To provide a printed circuit board having an embedded electronic component capable of containing the electronic component in a center of an insulating resin layer and being embedded with a component even when an inter-electrode pitch is very small for minimizing a warpage phenomenon of the board, and a method for manufacturing the same.例文帳に追加

絶縁樹脂層の中心に電子素子を収容して、基板の歪み現象を最小化する微細な電極間隔（Ｐｉｔｃｈ）に対しても、部品の内蔵が可能である電子素子内蔵印刷回路基板及びその製造方法を提供する。 - 特許庁

The generator 100 includes a gap-adjusting layer 35 (36), which is arranged between a movable-part holding plate 30 (31) and a silicon substrate 37 (38), and adjusts an inter-electrode gap (L1) between a power collection electrode 6 (13) and an electret 39 (40).例文帳に追加

この発電装置１００は、可動部保持板３０（３１）とシリコン基板３７（３８）との間に設けるとともに、集電電極６（１３）とエレクトレット３９（４０）との間の電極間ギャップ（Ｌ１）を調整するためのギャップ調整層３５（３６）を備える。 - 特許庁

To provide electrophotographic transfer paper with which the rigidity and the strength of paper are improved, particularly inter-layer strength is improved, the generation of jamming troubles and peeling in a copying machine are suppressed at copy transpart, generation of paper powder is reduced, and superior printing quality is obtained.例文帳に追加

本発明が解決しようとする課題は、紙の剛度と強度、特に層間強度が向上してコピー搬送時に複写機内のジャムトラブルやピールの発生がなく、且つ、紙粉の発生が少なく印刷品質に優れる電子写真用転写紙を提供する。 - 特許庁

To provide a method for manufacturing a thin-film transistor circuit, together with a liquid-crystal display device using it, wherein an electrostatic breakdown in a process is prevented by connecting a gate electrode to a bus wiring after an inter-layer insulating film is formed on the gate electrode.例文帳に追加

ゲート電極上に層間絶縁膜を形成した後に、ゲート電極とバス配線との接続を行うことにより、工程中の静電気破壊を防止できる薄膜トランジスタ回路の製造方法およびそれを用いた液晶表示装置提供する。 - 特許庁

To provide a method for manufacturing of a semiconductor device suppressing reaction between a barrier metal film and an F-added carbon film in an opening to improve adhesiveness between a wire and an insulation film, in a multilayered wiring structure using an F-added carbon film as an inter-layer insulation film.例文帳に追加

Ｆ添加カーボン膜を層間絶縁膜として使った多層配線構造ににおいて、開口部内のバリアメタル膜とＦ添加カーボン膜との反応を抑制し、配線と絶縁膜の密着性を向上させた半導体装置の製造方法を提供する。 - 特許庁

A phased array antenna 1 is obtained as a multi-layer structure in which plural radiating elements 15, phase shifting units 16 for changing the phase of a high frequency signal transmitted and received by each radiating element, and a distributing and synthesizing part 14 are formed in different layers so that inter-element intervals can be reduced.例文帳に追加

多数の放射素子１５、各放射素子で送受信される高周波信号の位相を変更する移相ユニット１６、分配合成部１４をそれぞれ異なる層に形成した多層構造で構成することにより、素子間隔の縮小化を図る。 - 特許庁

To prevent a thin film of a dielectric material or ferroelectric material having a high dielectric constant from deteriorating owing to hydrogen or water that an inter-layer insulating film or passivation film of an element of a memory semiconductor device using the thin film contains and stress of those films.例文帳に追加

高誘電率を有する誘電体材料または強誘電性材料の薄膜を用いたメモリ半導体装置の素子の層間絶縁膜やパッシベーション膜に含まれる水素や水およびこれら膜の応力が原因となる上記薄膜の劣化を防止する。 - 特許庁

To provide an electrostatic capacitance-type input device in which a first electrode, a second electrode, an inter-layer insulating film, a relay electrode, and peripheral wiring can be formed by three times in total of patterning formation and a method for manufacturing the capacitance-type input device.例文帳に追加

計３回のパターニング形成によって、第１電極、第２電極、層間絶縁膜、中継電極、および周辺配線を形成することのできる静電容量型入力装置、および当該静電容量型入力装置の製造方法を提供すること。 - 特許庁

A through hole is formed in an antenna ground plane under the patch electrode between inter-layer insulation layers, the antenna line is provided on the side opposite from the patch electrode across the antenna ground plane, and the patch electrode is connected to the antenna line by a conductor that passes through the through hole.例文帳に追加

パッチ電極の下に層間絶縁膜を介して設けられたアンテナグランドプレーンにスルーホールを形成し、アンテナグランドプレーンを間にして、パッチ電極と反対側にアンテナ線路を設け、パッチ電極とアンテナ線路とを、このスルーホールを貫通する導体で接続する。 - 特許庁

The inter-layer insulating film 10 comprises a first silicon oxide film 10a provided by HDP(high density plasma)-CVD substantially comprising no impurities and a second silicon oxide film 10b whose main material is PSG (phospho silicate glass) deposited on the first silicon oxide film 10a.例文帳に追加

層間絶縁膜１０は、実質的に不純物を含まないＨＤＰ−ＣＶＤによる第１のシリコン酸化物膜１０ａと、この第１のシリコン酸化物膜１０ａ上に堆積されたＰＳＧを主体とする第２のシリコン酸化物膜１０ｂとを有する。 - 特許庁

To provide a manufacturing method of porous silica suitably used for an inter-layer insulation film or the like made of a semiconductor material, that is, to provide the manufacturing method of the porous silica the organic compound contents of which are remarkably reduced, and to provide the semiconductor material using the obtained porous silica and a semiconductor device using the semiconductor material.例文帳に追加

本発明の課題は、半導体材料の層間絶縁膜などに好適に使用可能な多孔質シリカを製造する方法、すなわち有機化合物含有量が著しく低減された多孔質シリカを製造する方法を提供することにある。 - 特許庁