「Interlayer」に関連した英語例文の一覧と使い方(103ページ目) - Weblio英語例文検索

To provide an interlayer for a laminated glass which has high heat shieldability and visible-light transmittance, and can maintain high visible-light transmittance over a long period because having excellent weather resistance; and to provide a laminated glass using the same.例文帳に追加

遮熱性及び可視光線透過率が高く、更に耐候性に優れているので高い可視光線透過率を長期間に渡り維持できる合わせガラス用中間膜、並びに該合わせガラス用中間膜を用いた合わせガラスを提供する。 - 特許庁

To enable simulations to be improved in accuracy taking the fact that a part of an interlayer insulating film near a viahole is deteriorated in a resist separating process and becomes larger in permittivity than the other part into consideration in a logic cell library generating process.例文帳に追加

ビアホール近傍の層間絶縁膜がレジスト剥離工程において劣化しその付近の比誘電率が他の部分のそれより大きくなることを、論理セルライブラリ生成過程において考慮に入れるようにしてシミュレーション精度を向上させる。 - 特許庁

To provide a radiation-sensitive resin composition having a sufficient process margin and good storage stability and giving a cured product having heat and solvent resistances, transparency and adhesion to a substrate required as an interlayer insulation film or a microlens.例文帳に追加

十分なプロセスマージンと良好な保存安定性を有し、かつ、層間絶縁膜、マイクロレンズとして必要な耐熱性、耐溶剤性、透明性、下地との密着性を備えた硬化物を与えうる感放射線性樹脂組成物を提供すること。 - 特許庁

To provide a liquid crystal display with a high aperture ratio, having proper display characteristics at a high yield, by being formed on TFT and wiring and suppressing the film reduction of an interlayer insulating film comprising a transparent resin used for surface planarization.例文帳に追加

ＴＦＴおよび配線上に形成され、表面平坦化のために用いられる透明樹脂からなる層間絶縁膜の膜減りを抑制して、良好な表示特性を有する高開口率の液晶表示装置を高歩留りで得る。 - 特許庁

The thin film transistor array comprises a substrate, a gate electrode, gate wiring, a gate insulating film, a source electrode, source wiring, a drain electrode, a pixel electrode, a semiconductor, an interlayer dielectric having an opening, a capacitor electrode, capacitor wiring, and an upper pixel electrode.例文帳に追加

薄膜トランジスタアレイは、基板、ゲート電極、ゲート配線、ゲート絶縁膜、ソース電極、ソース配線、ドレイン電極、画素電極、半導体、開口部を有する層間絶縁膜、キャパシタ電極、キャパシタ配線及び上部画素電極を備えている。 - 特許庁

To provide a laminated structure of calcined alumina substrates and unfired green sheets, adapted to obviate the occurrence of delamination (interlayer exfoliation) between the calcined alumina substrate and a stacked ceramic green sheet, even when stacking materials having different thermal expansion coefficients.例文帳に追加

焼成されたアルミナ基板と未焼成のグリーンシートの積層体において、熱膨張係数の異なる材料同士を集積させても、焼成済みアルミナ基板と積層したセラミックグリーンシートの間のデラミネーション(層間剥がれ)の発生を防止する。 - 特許庁

To increase the number of signal pins without changing the shape of a substrate or a device in the multilayer substrate and the semiconductor device which comprise a ground layer, a power supply layer, a signal layer, and vias for interlayer connection of these layers.例文帳に追加

本発明はグランド層，電源層，及び信号層と、これら各層を層間接続するビアが設けられた多層基板及び半導体装置に関し、基板或いは装置の形状を変えることなく信号ピン数の増大を図ることを課題とする。 - 特許庁

On the substrate, a first interlayer insulating layer is formed having an opening which exposes the two adjoining second conductive type drain regions and the device separation structure between the two adjoining second conductive type drain regions.例文帳に追加

基板の上に、開口を有する第１の層間絶縁層が形成され、その開口は、２つの隣接する第２の導電型のドレイン領域と、２つの隣接する第２の導電型のドレイン領域の間のデバイス分離構造とを露出させる。 - 特許庁

To provide a manufacturing method of a frequency selecting plate-laminated fiber-reinforced plastic panel effectively prevented from interlayer delamination without forming an air trap between a frequency selecting plate and a core material by a vacuum resin transfer molding method.例文帳に追加

バキューム樹脂トランスファー成形法により、周波数選択板とコア材との間にエアートラップを発生させることなく層間剥離を有効に防止して、周波数選択板を積層させた繊維強化プラスチックパネルの製造方法を提供する。 - 特許庁

A holding capacitance element is formed by holding a dielectric film for the holding capacitance formed of the bottom part of the recessed part 3a of the interlayer insulating film 3 between the extended part of the thin film semiconductor layer 4 from the drain area of the TFT.例文帳に追加

ＴＦＴのドレイン領域を延長させた薄膜半導体層４の部分と保持容量配線２との間に、層間絶縁膜３の凹部３ａの底部からなる保持容量用誘電膜を挟んで、保持容量素子を構成する。 - 特許庁

A dielectric layer 161 is provided between a conductor circuit 58 on the lower surface of an interlayer resin insulating layer 150 and a conductor circuit 159 on the upper surface thereof wherein the conductor circuits 58 and 159 function as counter electrodes thus constituting a capacitor.例文帳に追加

層間樹脂絶縁層１５０の下面の導体回路５８と上面の導体回路１５９との間に誘電体層１６１が設けられ、導体回路５８，１５９が対向電極として機能することでコンデンサが構成されている。 - 特許庁

To provide a method for manufacturing a multilayer wiring board in which through holes enabling a component to be mounted with a pin while communication reliability is secured through simple stages can be formed when the multilayer wiring board where interlayer connections are made through inter-statial via holes (IVH) is manufactured.例文帳に追加

ＩＶＨにより層間接続をなす多層配線板を製造するにあたり、簡便な工程により導通信頼性を確保しつつ部品のピン実装が可能なスルーホールを形成することができる多層配線板の製造方法を提供する。 - 特許庁

To provide a method of forming an alignment key of a semiconductor device, which can easily perform overlay measurement using the alignment key by forming the alignment key having a required step even after depositing a capping film on an interlayer dielectric and flattening the deposited film.例文帳に追加

層間絶縁膜上にキャッピング膜を蒸着して平坦化後にも所望の段差を有するアライメントキーを形成することで、アライメントキーを用いたオーバーレイの測定を容易に行える半導体素子のアライメントキー形成方法を提供する。 - 特許庁

One wiring width of upper and lower wiring paths formed facing each other sandwiching an interlayer insulating film is large, and another wiring width is small; and the wiring widths of mutually adjacent wiring paths are formed to be large and small in alternating fashion on the same wiring layer.例文帳に追加

層間絶縁膜を挟んで互いに対向して形成された上下の配線路の一方の配線幅を大、他方の配線幅を小とし、且つ、同一の配線層において互いに隣接する配線路の配線幅を大小交互に形成する。 - 特許庁

To provide a resin composition which has excellent photosensitivity, gives cured products having excellent flexibility, solder resistance, thermal deterioration resistance, and electroless gold plating resistance, can be developed with an organic solvent or a diluted alkali solution, and is especially suitable for solder resists and interlayer insulated layers.例文帳に追加

感光性に優れ、硬化物は可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に特に適する樹脂組成物を提供する。 - 特許庁

To realize a reliable semiconductor device which secures high capacitor characteristics by suppressing sufficiently H_2 attack without spoiling the function of the interlayer insulating film which covers wiring and the like, in the semiconductor device which has ferroelectric capacitor structure.例文帳に追加

強誘電体キャパシタ構造を有する半導体装置において、配線等を覆う層間絶縁膜の機能を損なうことなく、Ｈ_2アタックを十分に抑制して高いキャパシタ特性を確保して、信頼性の高い半導体装置を実現する。 - 特許庁

To obtain a resin composition having excellent photosensitivity, providing a cured product excellent in flexibility, solder heat resistance, heat deterioration resistance and electroless gold plating resistance, allowing developing with an organic solvent or a dilute alkaline solution and suitable for a solder resist and an interlayer insulation layer.例文帳に追加

感光性に優れ、硬化物の可撓性や半田耐熱性、耐熱劣化性、無電解金メッキ耐性に優れ、有機溶剤又は希アルカリ溶液で現像ができ、ソルダーレジスト用及び層間絶縁層用に適する樹脂組成物を提供する。 - 特許庁

To provide a porous film forming material which can form a coating film having a proper uniform thickness as an interlayer dielectric in a semiconductor element, etc. which has excellent heat resistance, which hardly brings about a crack, and which further has excellent permittivity characteristics.例文帳に追加

半導体素子などにおける層間絶縁膜として、適当な均一な厚さを有する塗膜が形成可能な、しかも耐熱性に優れ、クラックが生じ難く、更に誘電率特性に優れた多孔質膜形成用材料を提供する。 - 特許庁

On the substrate of a multilayer printed wiring board, a lattice- shaped conductor layer having a roughening layer 5 formed on its flank is formed to suppress cracking due to the difference in coefficients of thermal expansion between the conductor layer and interlayer resin insulating layer at their border.例文帳に追加

多層プリント配線板の基板上に、その側面に粗化層５が形成された格子状の導体層を形成することにより、導体層と層間樹脂絶縁層の境界で両者の熱膨張率差に起因して発生するクラックを抑制する。 - 特許庁

The semiconductor light-emitting element H has AlGaInP group compound semiconductor, a double heterolayer 10 as a light emitting layer and interlayer 9, and a window layer 8 including InGaP group compound semiconductor, at least part of which is comprised of In_(X)Ga_(1-X)P (0.02≤X≤0.04).例文帳に追加

AlGaInP系化合物半導体よりなり、発光層としてのダブルヘテロ層１０および中間層９と、InGaP系化合物半導体よりなる窓層８とを備え、窓層の少なくとも一部が、その組成をIn_(X)Ga_(1-X)P（0.02≦X≦0.04）としてなる半導体発光素子H。 - 特許庁

A first bit line pair BM, /BM for reading data from the desired memory cells of a memory cell array and a second bit line pair BS, /BS for writing data to the desired memory cells of another memory cell array are respectively formed in different layers via an interlayer insulation film 32.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

To provide a material for forming an interlayer insulation film for a semiconductor device or the like which has a low dielectric property and enables the formation of a coating film by short-time baking if being used on a base material (or substrate), with the coating film having superior heat resistance, crack resistance, and CMP resistance.例文帳に追加

基材（又は基板）上に適用すると短時間焼成で塗膜が形成され、この塗膜は耐熱性、クラック耐性、ＣＭＰ耐性に優れ、低誘電性であり半導体素子などにおける層間絶縁膜形成用材料を得る。 - 特許庁

Following to the formation of an interlayer dielectric 15 and a via contact 16, a part of a wiring pattern related to each circuit is formed of a first layer metal wiring layer 17 and a contact path 171 to a substrate contact area 14 is also formed simultaneously.例文帳に追加

層間絶縁膜１５、ビア接続部１６の形成後、第１層目の金属配線層１７で各回路に関係する配線パターンの一部を形成すると共に、基板コンタクト領域１４への接続経路１７１も同時に形成する。 - 特許庁

The interlayer insulating layer 15 includes a first part 15b joined to the lower end of the angled portion 14a at the upper surface, and a second part 15a provided between the side surface yoke layer 14 and the side surface of the free ferromagnetic layer 9.例文帳に追加

前記層間絶縁層１５は、上面において前記角部１４ａの下端に接合する第１部分１５ｂと、前記側面ヨーク層１４と前記自由強磁性層９の前記側面との間に介設された第２部分１５ａとを含む。 - 特許庁

The electrode pad PAD is essentially an aluminum layer 11 connected to an inside conductive region, is formed on an interlayer insulation film 10 such as an SiO_2 film, and is so structured as to be exposed in an opening of a passivation film 12 formed in the most upper layer.例文帳に追加

電極パッドＰＡＤは、内部の導電領域と接続される実質的なアルミニウム層１１で、ＳｉＯ_2膜などの層間絶縁膜１０上に形成され、最上層のパッシベーション膜１２の開口部に露出するように構成されている。 - 特許庁

A contact hole CH is formed in an interlayer dielectric IL of a silicon substrate 1 where an n-type MIS transistor Qn is formed (steps s03 to s07), and the electrode conductor film E1 is formed filling the contact hole (steps s11 to s14).例文帳に追加

ｎ型ＭＩＳトランジスタＱｎを形成したシリコン基板１の層間絶縁膜ＩＬにコンタクトホールＣＨを形成し（工程ｓ０３〜工程ｓ０７）、それを埋め込むようにして電極導体膜Ｅ１を形成する（工程ｓ１１〜工程ｓ１４）。 - 特許庁

Interlayer connecting conductors 16 and 17 are provided on the surfaces of the end faces 12 and 13 of a package body 11 formed of an insulating resin, and they electrically connect the electrode conductors 14 and 15, intended to connect to circuits, to both end faces 12 and 13 of the package body 11.例文帳に追加

絶縁性樹脂によるパッケージ体１１の端面部１２、１３の表面に回路接続用の電極導体部１４、１５と、パッケージ体１１の両端面部１２、１３を導通接続する層間導通用導体部１６、１７とを設ける。 - 特許庁

To provide a polishing apparatus and method, which can easily flatten a rough surface of a film to be polished and can efficiently polish the film into a film having a flattened surface, while suppressing a damage to such a layer below the polished film as an interlayer insulating film.例文帳に追加

被研磨膜下層の層間絶縁膜などへのダメージを抑制しながら、被研磨膜の表面に形成された凹凸を容易に平坦化でき、被研磨膜を効率よく平坦に研磨できる研磨装置および研磨方法を提供する。 - 特許庁

To provide a chip inductor, where a board is hardly warped, a coil conductor and interlayer insulating layers are hardly separated, cracking hardly occurs in the board, a production process can be simplified, and a manufacturing cost can be reduced even if the laminated layers are increased in number.例文帳に追加

積層数を増大させた場合であっても、基板の反りが生じ難く、コイル導体や層間絶縁層の剥離や基板の割れが生じ難く、生産工程を簡略化することができ、かつ製造コストを低減し得るチップインダクタを提供する。 - 特許庁

The first circuit 4P is provided with P-type regions 41-43, gate lines G1, G2, wiring patterns A1-A5 for the first metal layer, wiring patterns B1-B3 for a second metal layer and interlayer contacts C11-C13, C21-C23, C31, C33.例文帳に追加

第１回路４Ｐは、Ｐ型領域４１〜４３と、ゲートラインＧ１及びＧ２と、メタル１層目の配線パターンＡ１〜Ａ５と、メタル２層目の配線パターンＢ１〜Ｂ３と、層間コンタクトＣ１１〜Ｃ１３、Ｃ２１〜Ｃ２３、Ｃ３１及びＣ３３とを備えている。 - 特許庁

To provide a method for forming a multilayer coating and capable of providing a multilayer coating with high interlayer adhesion strength, excellent appearance, weathering resistance, chipping resistance, etc., even in the case where the multilayer coating is formed by using a powder coating material for an intermediate coating or undercoating material.例文帳に追加

粉体塗料を中塗り又は下塗り塗料として使用し、複層塗膜を形成させた場合でも、層間密着性、外観、耐候性、耐チッピング性等に優れる複層塗膜が得られる複層塗膜の形成方法を提供すること。 - 特許庁

To provide a semiconductor device of high reliability, adapted to suppress deterioration of barrier metal etc. caused by residual gas remaining in an insulating film, when an interlayer insulating layer, particularly a low-k film is used, to provide a method of fabricating the semiconductor device, and to provide a method of generating a pattern.例文帳に追加

層間絶縁膜、特にＬｏｗ−ｋ膜を用いた場合の絶縁膜中の残留ガスによるバリアメタル等の劣化を抑制し、信頼性の高い半導体装置、その製造方法、およびパターン生成方法を提供する。 - 特許庁

In a structure for connecting a switching element to a pixel electrode via contact holes 43a, 43b, 43c and 43d formed in an interlayer insulation film on an active matrix substrate 13, the positions of respective contact holes 43a, 43b, 43c and 43d are irregularly arranged among a plurality of pixel regions 32a, 32b, 32c and 32d.例文帳に追加

アクティブマトリクス基板１３上の層間絶縁膜に形成したコンタクトホール４３ａ，４３ｂ，４３ｃ，４３ｄを介して、スイッチング素子と画素電極とを接続する構造において、複数の画素領域３２ａ，３２ｂ，３２ｃ，３２ｄ間でそれぞれのコンタクトホール４３ａ，４３ｂ，４３ｃ，４３ｄの位置を不規則に配置する。 - 特許庁

In this IGBT, in a region A covered with an interlayer insulating film 9, a base region 4 of a first conductivity type and an emitter region 7 of a second conductivity type are formed, and in a region B, the base region 4 is not formed.例文帳に追加

本発明に係るＩＧＢＴでは、層間絶縁膜９に被覆された領域Ａでは、第１導電型のベース領域４及び第２導電型のエミッタ領域７が形成され、領域Ｂでは、ベース領域４が形成されない。 - 特許庁

The interlayer insulating layer 20 is provided with a stress relieving insulating layer 22 arranged with a prescribed pattern on the base substance 10, and flattening layer 26 which covers the wiring layer 12 and the insulating layer 22 and is formed of fluidic insulator.例文帳に追加

層間絶縁層２０は、基体１０上に所定のパターンで配置される応力緩和絶縁層２２と、配線層１２および応力緩和絶縁層２２を覆い、かつ、流動性絶縁体から形成される平坦化絶縁層２６と、を有する。 - 特許庁

To provide a curable resin which gives a curable resin composition which is curable at low temperatures, can be developed with an aqueous dilute alkali solution by a photo method, and is suitable as a solder resist for a printed circuit board or as an interlayer insulation film for a build-up substrate or a chip mounted substrate.例文帳に追加

低温硬化性で、フォト法による希アルカリ水による現像が可能で、プリント配線板のソルダーレジストやビルドアップ基板やチップ実装基板用の層間絶縁膜として好適な硬化性樹脂及び組成物を提供する。 - 特許庁

To provide a semiconductor device having a high reliability that can improve a step coverage property of an upper conductive layer (metal wiring) by performing an etchback or an Ar sputter etch on the entire surface of the interlayer insulating film again after a W plug is formed in a contact hole.例文帳に追加

コンタクトホールへのＷプラグ形成後に、再度、層間絶縁膜全面エッチバック又は、Ａｒスパッタエッチを施すことにより、上層導電層（メタル配線）の段差被覆性の向上を図り得る、信頼性の高い半導体装置を提供する。 - 特許庁

To provide a technology for surely connecting a plug and wiring in a process for forming a connecting hole reaching an interlayer dielectric film formed on the upper layer of the wiring having Al as a principal component, and forming a plug in the connecting hole.例文帳に追加

Ａｌを主成分とする配線の上層に形成された層間絶縁膜に、その配線に達する接続孔を形成し、その接続孔内にプラグを形成する工程において、プラグと配線とを確実に接続できる技術を提供する。 - 特許庁

A protrusion 16 is provided, which can be interfolded toward interior from its perimeter, when a semiconductor wafer 13 is superimposed on an interlayer paper 14.例文帳に追加

層間紙１４に半導体ウェーハ１３を重ねた際にその外周部から内側に向かって折り込める凸部１６を設け、半導体ウェーハ１３を層間紙１４を介して重ねる際に、層間紙の凸部１６を半導体ウェーハ１３の外周部に合わせて折り曲げる。 - 特許庁

The method of manufacturing the laminated glass is carried out by inserting the interlayer film for the laminated glass comprising a thermoplastic resin sheet between the glass plates, heating under reduced pressure to seal the end part of the laminated glass and heating again without reducing the pressure.例文帳に追加

熱可塑性樹脂シートからなる合わせガラス用中間膜をガラス板の間にはさみ減圧下で加熱を行い、合わせガラス端部がシールされた合わせガラスとした後、該合わせガラスを減圧を行わずに再加熱する合わせガラスの製造方法。 - 特許庁

To obtain a liquid crystal display panel having a structure in which an interlayer insulating film above a common electrode is selectively patterned to form a through hole without damaging an ITO film to be formed into the common electrode, and the common electrode and a common lead electrode are directly connected.例文帳に追加

コモン電極となるＩＴＯ膜を損傷することなく、コモン電極上部の層間絶縁膜を選択的にパターニングしてスルーホールを形成し、コモン電極とコモン引き出し電極とを直接接続した構造を備えた液晶表示パネル。 - 特許庁

To provide a semiconductor device, performing interconnect line using copper interconnect line, which can suppress a spread of copper to interlayer insulating film by removing a barrier metal layer in upper layer interconnect line groove when removing the barrier metal layer of a connection hole.例文帳に追加

銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。 - 特許庁

Since, the conductor film of a low thermal conductivity has a reduced thermal diffusivity in the laser machining process, the conductor film can effectively absorb the laser energy, and it is possible to efficiently melt and evaporate the conductor film partly to easily form a via hole for interlayer connection.例文帳に追加

熱伝導率が小さい導体膜は、レーザ加工時の熱拡散率が低下しておりレーザエネルギを効果的に吸収することができるため、導体膜を効率よく部分的に溶融蒸発させ、層間接続用ビアホールを容易に形成できる。 - 特許庁

This semiconductor board includes an underlayer wire 13 on a base film 11, and a position detecting channels 15 indicating a reference position of the processing pattern as well as a contact hole 14 is pattern-formed on an interlayer insulation film 12 formed on the upper surface.例文帳に追加

この半導体基板は、下地膜１１上に下層配線１３を有し、その上面に形成された層間絶縁膜１２には、コンタクトホール１４とともにその加工パターンの基準位置を示す位置検出溝１５がパターン形成されている。 - 特許庁

To provide a method of polishing substrate that exhibits both high polishing speed and planarity of a polished surface in polishing of a metal layer 30 of the substrate provided with the metal layer 30 on an interlayer insulating film 10 through a barrier layer 20.例文帳に追加

層間絶縁膜１０上にバリア層２０を介して金属層３０が設けられた基板の金属層３０を研磨するに際し、高い研磨速度と被研磨面の平坦性とを両立することが可能な基板の研磨方法を提供すること。 - 特許庁