「Memory Block」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

The repair circuit comprises: a repair address detection part for determining the presence of a defect on the basis of a plurality of test data signals output from a memory block and storing an address corresponding to a memory block determined to be defective; and an anti-fuse part for electrically programming repair addresses stored in the repair address detection part.例文帳に追加

メモリブロックから出力される複数のテストデータ信号によって不良の可否を判断し、不良と判断されたメモリブロックに該当するアドレスを格納するリペアアドレス検出部と、リペアアドレス検出部に格納されたリペアアドレスを電気的にプログラミングするアンチヒューズ部とを備えることを特徴とする。 - 特許庁

When an update frequency value is equal to or more than a reference value, the SSD1 writes the data in a block whose data rewrite frequency is less than a prescribed frequency in a flash memory 7, and when the update frequency value is less than the reference value, writes the data in a block whose data rewrite frequency is equal to or more than the prescribed frequency in the flash memory 7.例文帳に追加

ＳＳＤ１は、更新頻度値が基準値以上であれば、フラッシュメモリ７におけるデータ書換回数が所定回数未満のブロックに当該データを書き込み、更新頻度値が基準値未満であれば、フラッシュメモリ７におけるデータ書換回数が所定回数以上のブロックに当該データを書き込む。 - 特許庁

To provide a NAND flash memory element capable of preventing a delete disturbance by separating the well of a region on which a NAND flash memory cell is to be formed and distributingly forming the well on its upper part by each block so as to reduce a stress time m applied to each cell block, and to provide a well forming method thereof.例文帳に追加

ＮＡＮＤフラッシュメモリセルが形成されるべき領域のウェルを分離してその上部にブロック別に分散して形成させることにより、セルブロックに対するストレスタイムｍを減少させて消去デスターバンスを防止することが可能なＮＡＮＤフラッシュメモリ素子及びそのウェル形成方法を提供する。 - 特許庁

A CPU 8 as a test data storing means detects a block failure by checking the test data stored in the test data storing memory 6 against the failure occurrence patterns stored in the memory 5 for storing failure occurrence patterns and determining a block failure in the case that test data similar to a failure occurrence pattern is present.例文帳に追加

テストデータ格納手段としてのＣＰＵ８は、テストデータ格納メモリ６に格納されたテストデータと不良発生パターン記憶メモリ５に格納された不良発生パターンとを照合し、不良発生パターンと相似のテストデータが存在する場合にブロック不良と判定し、これによりブロック不良を検出する。 - 特許庁

When the CPU 1 requires allocation of 30 K-byte data in the data storing region 5, a memory block in an unused region is required to be searched based on information A2 registered in a management table 4, and the memory block d in the unused region having the same size as the size of the data required to be allocated is searched.例文帳に追加

ＣＰＵ１よりデータ格納領域５に３０Ｋバイトのデータの割り付け要求があった場合、管理テーブル４に登録してある情報Ａ２に基づき、未使用領域のメモリブロックを探査することとなり、割り付け要求があったデータのサイズと同サイズの未使用領域のメモリブロックｄを探査する。 - 特許庁

A CPU data reading controller 104 for reading out data from a memory 103 in accordance with a block access request from a CPU 101 converts the block access data on the basis of a specific method when a specific pattern '1111' is included in the data read out from the accessed memory and supplies the converted data to the CPU 101.例文帳に追加

ＣＰＵ１０１からのブロック・アクセス要求に応じてメモリ１０３からデ−タを読出すＣＰＵ用デ−タ読出し制御装置１０４において、アクセスしたメモリからのリード・データに特殊パタ−ン１１１１があるときは、そのブロック・アクセス・データを特定の方式に従って変換しＣＰＵ１０１に供給する。 - 特許庁

On the basis of the compression rate, it is judged whether at least one empty memory block is generated in the volatile storage device 10 by data compression by the data compression and expansion means 510, and the means 510 is made to execute data compression only in a case that at least one empty memory block is generated.例文帳に追加

その圧縮率に基づいて、データ圧縮伸張手段５１０によるデータ圧縮によって揮発性メモリ１０に少なくとも１つの空きメモリブロックが生じるか否かを判断して、少なくとも１つの空きメモリブロックが生じる場合にのみデータ圧縮伸張手段５１０にデータ圧縮を実行させる。 - 特許庁

Also, the component value input/output block 1 determines presence/absence of the component value after the conversion corresponding to the component value of a conversion processing object in the sharing memory 3, and performs either processing of reading the component value after the conversion from the sharing memory 3 according to the determination or processing of requesting the conversion processing from the conversion processing block 3.例文帳に追加

また、成分値入出力ブロック１は、共有メモリ３において変換処理対象の成分値に対応する変換後成分値の有無を判定して、その判定に応じて共有メモリ３より変換後成分値を読み出す処理か、変換処理ブロック３へ変換処理を依頼する処理を行う。 - 特許庁

In a display apparatus, a processor 28 processes a block corresponding to a start image and stop image with an interpolation function to generate each intermediate block, a controller multiplier 32 replaces only several data in an output video memory 30 with corresponding data of intermediate blocks among frame outputs from the memory 30.例文帳に追加

プロセッサ２８は、開始画像と終了画像の対応するブロックを補間関数によって処理し、それぞれの中間ブロックを生成し、コントローラ乗算器３２は、出力ビデオメモリ３０からのフレーム出力間において、出力ビデオメモリ３０内の幾つかのデータのみを中間ブロックの対応するデータで置換する。 - 特許庁

In a recorder using a head unit 103 having a record element part 134 performing recording, and a memory block 131 for storing characteristics information, a command 111 for acquiring specified information from information held in the memory block 131 is delivered from a body side control section 101.例文帳に追加

記録を行うための記録素子部１３４と、特性情報を記憶するメモリブロック１３１とを有するヘッドユニット１０３を用いて記録を行う記録装置において、本体側制御部１０１から、メモリブロック１３１に保持された情報の中から特定の情報を取得するためのコマンド１１１が出力される。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

The overhead of access to a shared memory SM is eliminated by writing transfer data between processing units (PU) in a local memory LM, and a block transfer instruction or a DMA of a processor 1a performs collective transfer from a transfer source local memory LM to the shared memory SM after completing to write transfer data to thereby achieve a large amount of data transfer at a high speed.例文帳に追加

プロセッシングユニット（PU)間の転送データをローカルメモリLMに書き込むことで、共有メモリSMに対するアクセスのオーバヘッドをなくし、転送データの書き込みが完了してから、プロセッサ１ａのブロック転送命令あるいはDMAで、転送元ローカルメモリLMから共有メモリSMへまとめて転送を行うことで、大量データの高速転送を実現する。 - 特許庁

When a data string is transmitted in a block from the host bridge 11, at least one memory controller writes into the memory parity information that is calculated based on a plurality of data constituting the data string, and a plurality of other memory controllers write into respective memories the data selected from the data string so as not to be overlapped among the plurality of other memory controllers.例文帳に追加

ホストブリッジ部１１からデータ列が一括伝送されたとき、少なくとも１つのメモリコントローラは、そのデータ列を構成する複数のデータに基づいて算出したパリティ情報をメモリに書き込み、他の複数のメモリコントローラ部は、他の複数のメモリコントローラの間で重複しないようにデータ列から選択したデータを各々メモリに書き込む。 - 特許庁

It is characterized to comprises a storing means 12 which encodes input data in each block, and stores created coded symbols in an external memory device 14, and a means 16 which transfer coded symbols necessary for convolutional coding from the external memory device 14 to a memory buffer 18, and a means 20 which carries out convolutional coding of the coded symbols arranged in the memory buffer 18.例文帳に追加

入力データをブロック毎に符号化し、生成された符号化シンボルを外部記憶装置１４に蓄積する手段１２と、畳み込み符号化に必要な符号化シンボルを、外部記憶装置１４からメモリバッファ１８に転送する手段１６と、メモリバッファ１８内に配置された符号化シンボルを畳み込み符号化する手段２０とを備えた符号化装置１０。 - 特許庁

In an image processor 1, BAD BLOCK occurs in writing of data to a NAND type flash memory 17 for performing at least writing and reading of data, a CPU 11 acquires at least one of BAD BLOCK occurrence frequencies and BAD BLOCK occurrence intervals which are BAD BLOCK occurrence-related information on the occurrence of the BAD BLOCK for storing in a NVRAM 14.例文帳に追加

画像処理装置１は、少なくともデータの書き込み及び読み出しの行われるＮＡＮＤ型フラッシュメモリ１７へのデータの書き込みにおいてＢＡＤ ＢＬＯＣＫが発生すると、ＣＰＵ１１が、該ＢＡＤ ＢＬＯＣＫの発生に関するＢＡＤ ＢＬＯＣＫ発生関連情報であるＢＡＤ ＢＬＯＣＫ発生回数とＢＡＤ ＢＬＯＣＫ発生間隔のうち少なくともいずれかを取得して、ＮＶＲＡＭ１４に記憶する。 - 特許庁

To provide a block distortion eliminating method and a block distortion eliminating apparatus for optimally discriminating a block border without using decoding information such as a position of the block border and using an expensive memory and applying filtering in response to the discrimination result to an input image.例文帳に追加

ブロック毎に不可逆符号化された映像信号において、画素ブロックのｎ画素の隣接画素の差分演算結果が第一の閾値より小さいときを累積加算し、累積加算結果がｎ-１以上でかつ差分演算結果の最大値が第二の閾値より小さい時に、ｎ個の画素領域内にブロック境界があると判定し、前記判定結果よりｎ個の画素にフィルタをかけることを目的とする。 - 特許庁

In an image processing apparatus and a method for mutually converting image data between a raster format and a block format, particularly when converting the raster format into the block format, image data generated from a camera processor are separated by color components, stored in one line memory, then read out to the block format for the unit of a block in order suitable for reading, and transferred to a JPEG engine.例文帳に追加

ラスターフォーマットとブロックフォーマットとの間の画像データを相互変換する画像処理装置及び方法は、特にラスターフォーマットをブロックフォーマットに転換するとき、カメラプロセッサから発生した画像データを各色成分別に分離して一つのラインメモリに貯蔵した後、ブロックフォーマットに読み取りに適した順序にブロック単位に読み出してＪＰＥＧエンジンに伝達する。 - 特許庁

In the deletion of the member in the area sharing file 3, a member deletion means 12 finds a data block allocated to the member to be deleted by following a chain between data blocks and registers an address of the found data block in an extended null data block management table 23 on a memory area 2 once.例文帳に追加

領域共用ファイル３におけるメンバを削除する際、メンバ削除手段１２は、削除対象となるメンバに割り当てられているデータブロックを、データブロック間のチェーンを辿りながら求めると共に求めたデータブロックのアドレスをメモリ領域２上の拡張空データブロック管理表２３に一旦登録する。 - 特許庁

For instance, the flash memory reads search data corresponding to the storage data stored in the block, from a top page of each block in a reverse consulting search mode and compares these search data with nonsearch data from a controller to send a block address and a page address of the search data coincident with the nonsearch data back to the controller.例文帳に追加

たとえば、フラッシュメモリは、逆引き検索モードにおいて、各ブロックの先頭ページより、そのブロックに記憶された記憶データに対応する検索データを読み出し、その検索データとコントローラからの非検索データとを比較し、非検索データに一致する検索データのブロックアドレスおよびページアドレスをコントローラに送り返す。 - 特許庁

This ID card 10 comprises a memory block 12 for memorizing individual identification information and personal information as ID information, a collating/ authenticating block 14 for matching/authenticating, an exterior interface block 16 for sending/receiving data to/from the outside, an access control functioning portion 18 for actuating/controlling these blocks, and a power source portion 20.例文帳に追加

本ＩＤカード１０は、ＩＤ情報として個体識別情報及び個人情報を記憶するメモリ・ブロック１２と、照合／認証を行う照合／認証ブロック１４と、外部とのデータの授受を行う外部インターフェイスブロック１６と、それらを作動・制御するアクセス制御機能部１８、電源部２０とを備えている。 - 特許庁

A method for marking an initial defective block at the time of shipping semiconductor memories, in which a memory region is divided into a plurality of blocks and which has an ECC function, includes a stage where an initial defective block is detected and an ECC code becoming an ECC error for a specific region of the initial defective block is written.例文帳に追加

メモリ領域が複数のブロックに分割されＥＣＣ機能を有する半導体記憶装置において出荷時に初期不良ブロックをマーキングする方法は、初期不良ブロックを検出し、初期不良ブロックの特定の領域に対してＥＣＣエラーとなるＥＣＣコードを書き込む各段階を含むことを特徴とする。 - 特許庁

When the last 2 bytes of even numbered or odd numbered large block in the flash memory R are read out, and the beginning 2 bytes of even numbered or odd numbered large block directly after the odd numbered or even numbered block in the flash memory L are read out, an address circuit ADSINC outputs upper 9 bits XADL 9-1 as +1 increment, reverses a FAL7, and supplies it to an address circuit CROSS.例文帳に追加

フラッシュメモリＲにおける偶数番目又は奇数番目の大ブロックの最後の２バイトを読み出し、フラッシュメモリＬにおける上記偶数番目又は奇数番目直後の奇数番目又は偶数番目の大ブロックの最初の２バイトを読み出す場合、アドレス回路ＡＤＳＩＮＣは、上位９ビットＸＡＤＬ９−１を＋１インクリメントして出力し、ＦＡＬ７を反転してアドレス回路ＣＲＯＳＳに供給する。 - 特許庁

The memory control system controls the capacity of the packet memory occupied by its own reception port to be restored to the threshold value A from the threshold value B on the condition that the count of the reception block counter 7 is lower than a threshold value C smaller than the threshold value B.例文帳に追加

その後、受信ブロックカウンタ７のカウンタ値が閾値Ｂより小さい値である閾値Ｃを下回った事を条件として、自受信ポートが占有できるパケットメモリの容量を閾値Ｂから閾値Ａに戻すように制御する。 - 特許庁

To provide an image data buffer apparatus which achieves efficient data read from an image memory in a configuration to transfer image data for each block from the image memory through an image data buffer to an image processing device.例文帳に追加

本発明は、ブロック毎の画像データを画像メモリから画像データバッファを介して画像処理装置に転送する構成において画像メモリからの効率的なデータ読み出しを実現する画像データバッファ装置を提供することを目的とする。 - 特許庁

A detection circuit 151 controls a switch circuit 152 in accordance with the code value of the command to distribute data so that commands and data for memory control may be supplied to a flash memory 42 and those for security may be supplied to a security block 52.例文帳に追加

検出回路１５１は、コマンドのコード値によって、スイッチ回路１５２を制御し、メモリ制御用のコマンド、データをフラッシュメモリ４２へ供給し、セキュリティ用のコマンド、データをセキュリティブロック５２に供給するように、データを振り分ける。 - 特許庁

To provide a flash memory device capable of preventing a shallow erase phenomenon of an unselected memory cell block due to leakage current of pass gate by supplying a positive bias voltage to a global word line at the time of erasing operation.例文帳に追加

消去動作の際にグローバルワードラインにポジティブのバイアス電圧を供給することにより、パスゲートの漏れ電流による選択されていないメモリセルブロックのシャローイレーズ現象を防止することが可能なフラッシュメモリ装置を提供する。 - 特許庁

To provide a memory management method, and a memory management device capable of properly carrying out error correction by specifying a loss position even when there is a block in a ring buffer wherein sequential data is not stored and missing.例文帳に追加

リングバッファに順次データが格納されず欠落したブロックが生じた場合であっても、消失位置を特定して誤り訂正を正しく行うことを可能にするメモリ管理方法、及びメモリ管理装置を提供することを目的とする。 - 特許庁

A moving amount detecting part 5 reads the information stored in the corner memory 3, and executes block matching processing only to the outline (corner) part in the image inputted from the delay part 4, and allows a moving amount memory 6 to store the result.例文帳に追加

動き量検出部５は、コーナメモリ３に記憶されている情報を読み出して、遅延部４から入力された画像の中の輪郭（コーナ）部分だけに対して、ブロックマッチング処理を実行し、その結果を動き量メモリ６に記憶させる。 - 特許庁

A program wiring block PB is disposed not to overlap with the wiring on a plane of the semiconductor substrate, and it includes the program wiring part P for forming a program to form a signal pathway so that the memory cell is replaced with the redundant memory cell.例文帳に追加

プログラム配線ブロックＰＢは、半導体基板の平面上で配線と重ならないように配設され、メモリセルが冗長メモリセルと置換されるように信号の経路を形成するプログラムを形成するプログラム配線部Ｐを含む。 - 特許庁

To simultaneously execute a row operation and a column operation in a semiconductor device having a memory block which includes a plurality of memory cells conductible with one of a plurality of sense amplifier rows and one of a plurality of sense amplifier columns.例文帳に追加

本発明は複数のセンスアンプ列とそれら複数のセンスアンプ列の一つと導通可能な複数のメモリセルとを備えるメモリブロックを含む半導体装置に関し、ロウ動作とカラム動作の同時実行を可能とすることを目的とする。 - 特許庁

This control circuit is configured to block the performance of the first operation on the first flash memory array detecting an indication from the address compare circuit that the applied row address is outside the unlock area of the flash memory array.例文帳に追加

この制御回路は、アドレス比較回路から検出された供給アドレスがフラッシュメモリアレイの解除領域外部にあるという指示に応答してフラッシュメモリアレイ上での第１動作の実行を阻止するように構成される。 - 特許庁

A controller outputs the first system data to a memory unit in response to a reset signal outputted from a host, and transmits the second system data to the memory unit based on a fail detecting signal generated by an ECC detecting block.例文帳に追加

コントローラは、ホストから出力されたリセット信号に応答して第１システムデータをメモリユニットに出力し、ＥＣＣ検出ブロックによって発生したフェイル検出信号に基づいて第２システムデータをメモリユニットに伝送する。 - 特許庁

The inter-data logical arithmetic operation of the pair bit lines of both memory blocks is performed by activating the logical arithmetic circuits, and the logical arithmetic results are simultaneously written to all Y addresses of selected X address in at least one memory block.例文帳に追加

この論理演算回路の活性化により、両メモリブロックのペアビット線のデータ間の論理演算を行い、その論理演算け結果を少なくとも１つのメモリブロック内の選択Ｘアドレスの全Ｙアドレスに同時に書込む。 - 特許庁

A cache loading control part 21c registers the abnormality occurrence block address in the cache memory part as the resident area and saves logic dada in the resident area on the cache memory part from a normal disk device in temporary degeneracy operation.例文帳に追加

キャッシュローディング制御部２１ｃは異常発生ブロックアドレスをキャッシュメモリ部に常駐領域として登録し、仮縮退運転時に、正常なディスク装置からキャッシュメモリ部上の常駐領域に論理データをセーブする。 - 特許庁

In the nonvolatile semiconductor memory device and the program driving method, during a memory cell program process and a verify read process, a discharge process of the block gating signal applied to a gate terminal of a transmission transistor is omitted.例文帳に追加

本発明に係る不揮発性半導体メモリ装置のプログラム駆動方法によれば、メモリセルプログラム過程と確認読み出し過程との間では、伝送トランジスタのゲート端子に印加されるブロックゲーティング信号のディスチャージ過程が省略される。 - 特許庁

When an operation enable-signal CS is 'H', corresponding memory cells 11i,j in a memory block 10 are selected based on address signals A0-A3 decoded by a row decoder 20 and a column decoder 30, and connected to bit lines BLi, /BLi.例文帳に追加

動作可能信号ＣＳが“Ｈ”のときは、行デコーダ２０と列デコーダ３０で解読されたアドレス信号Ａ０〜Ａ３に基づいて、メモリブロック１０中の該当するメモリセル１１_ｉ，ｊが選択され、ビット線ＢＬｉ，／ＢＬｉに接続される。 - 特許庁

And, the recorded position managing means 11 compares a recorded position of a last data written in a normal area of a memory means 4 with a recording position of a head data of each block to be written in a special area of a memory means 4.例文帳に追加

そして、記録位置管理手段１１によりメモリ手段４の通常エリアに書き込まれている最終データの記録位置とメモリ手段４の特別エリアに書き込む各ブロックの先頭データの記録位置とを比較する。 - 特許庁

In a dummy data processing block 2, externally inputted dummy data 9a are inserted in video data 7 for one line processed by a signal processing block 5 in line memory for holding horizontal direction data based on the dummy output information 9.例文帳に追加

ダミーデータ処理ブロック２では、水平方向データを保持するラインメモリにおいて、信号処理ブロック５で処理された１ライン分の映像データ７に外部から入力されるダミーデータ９ａがダミー出力情報９に基づいて挿入される。 - 特許庁

In the nonvolatile semiconductor memory device, a tunnel insulating layer 12, a charge storage layer 13 and a charge block layer 14 are formed on a silicon substrate 11 in this order, and a plurality of control gate electrodes 15 are provided above the charge block layer 14.例文帳に追加

不揮発性半導体記憶装置１において、シリコン基板１１上にトンネル絶縁層１２、電荷蓄積層１３及び電荷ブロック層１４をこの順に形成し、電荷ブロック層１４上に複数の制御ゲート電極１５を設ける。 - 特許庁

A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.例文帳に追加

コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁

To suppress unnecessary power consumption during execution of a repeat block (instruction code group to be executed repeatedly) in a program in a microprocessor which executes an instruction code including the repeat block fetched from an instruction cache memory.例文帳に追加

本発明は、命令キャッシュメモリからフェッチした、リピートブロック（反復実行する命令コード群）を含む命令コードを実行するマイクロプロセッサにおいて、プログラム中のリピートブロックを実行する場合に余計な電力の消費を抑制できるようにする。 - 特許庁

The IO block 5 includes a selection circuit 51 that mutually changes a combination of a data line and a pad connected to each other for each two data lines DL and two layered connection pads 21 of the memory core block 4 on the basis of an input address signal.例文帳に追加

ＩＯ部５は、メモリコア部４の２つのデータ線ＤＬおよび２つの積層接続パッド２１ごとに、相互に接続するデータ線とパッドの組み合わせを、入力されるアドレス信号に基づいて相互に変更可能な選択回路５１を有する。 - 特許庁

In the case where the check target block is detected, the memory controller 3 performs error detection processing on each of pages included in the check target block and checks the presence/absence of an error page in which an error exceeding an error threshold value EBth is detected.例文帳に追加

メモリコントローラ３は、検査対象ブロックが検出された場合、検査対象ブロックに含まれる各ページに対してエラー検出処理を行い、エラー閾値ＥＢｔｈを超えるエラーが検出されたエラーページが存在するか否かを検査する。 - 特許庁

A memory control device specifies a data block having a postscript addable write area from among the data blocks, and completes the postscript addition of the data by successively adding a postscript to input new data in the postscript addable write area of the specified data block, and completes the postscript addition of data.例文帳に追加

メモリ制御装置は、データブロックのうち、追記可能な書込領域を有するデータブロックを特定し、特定したデータブロックの追記可能な書込領域に、入力された新たなデータを逐次追記してデータの追記を完了させる。 - 特許庁

The monitor corresponding to each one of the block circuits has an internal bus monitor 101 for acquiring log information for a block circuit corresponding to each of blocks 201, and memory spaces (not shown) for storing the acquired log information, which are exclusively prepared for respective internal bus monitors 101.例文帳に追加

各ブロック２０１に対応して、対応するブロック回路のログ情報を取得する各内部バスモニタ１０１と、内部バスモニタ１０１毎に専用のメモリ空間であって取得したログ情報を記憶するメモリ空間（図示しない）と、を備える。 - 特許庁