| 意味 | 例文 |
Test Inの部分一致の例文一覧と使い方
該当件数 : 14612件
Getting full marks in the test gave him fresh impetus to work harder. 例文帳に追加
テストに満点をもらってますます勉強にはずみがついた. - 研究社 新和英中辞典
The number of students in this course dropped off after the first test 例文帳に追加
このコースの学生の数は、最初のテストの後に減少した - 日本語WordNet
in ancient China, the style of writing used for the test given to applicants for official office 例文帳に追加
昔の中国で官吏登用試験に用いられた文体 - EDR日英対訳辞書
a kind of test in Ancient China to engage governmental officials, called myougyou 例文帳に追加
明経という,律令制の官吏登用試験の一部門 - EDR日英対訳辞書
floating solids that form in urine when it is left to stand after a urine test 例文帳に追加
雲翳という,採尿を放置した時に生ずる浮遊物 - EDR日英対訳辞書
of an academic test, a numerical value that shows one's scholastic ability in comparison to that of other people, called standard deviation 例文帳に追加
標準偏差という,学力程度を示す数値 - EDR日英対訳辞書
To prevent a malfunction from occurring when a plurality of integrated circuits mounted on a burn-in test board are subjected to a burn-in test simultaneously.例文帳に追加
バーンインテストボードに搭載された複数の集積回路が同時にバーンインテストを受ける際に発生する誤動作を予防する。 - 特許庁
METHOD AND PROGRAM FOR TEST AUTOMATION OF FORM IN WEB APPLICATION例文帳に追加
ウェブアプリケーションのフォームの自動テストのための方法及びプログラム - 特許庁
Another test can be used to check the level of uric acid in your urine.例文帳に追加
別の検査で、尿中の尿酸のレベルが確認できます。 - 旅行・ビジネス英会話翻訳例文
DOG ENGAGEMENT STRUCTURE IN LIMIT SWITCH MECHANISM OF LOAD TEST MACHINE例文帳に追加
荷重試験機のリミットスイッチ機構におけるドグの係合構造 - 特許庁
The test printing of a label in a label printer requires a high cost.例文帳に追加
ラベルプリンタにラベルを試し印刷すると高いコストがかかる。 - 特許庁
To execute side erase test for a magnetic storage device in a short time.例文帳に追加
磁気記憶装置のサイドイレーズ試験を短時間で実行する。 - 特許庁
But the "interest" test is repeated on each byte in the result. 例文帳に追加
でも「おもしろい」判定は、結果のすべてのバイトに適用される。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
In the wafer test process, a test time criterion value is calculated from test time achievements in the past for each product and each measurement conditions, and actual test time is compared with the criterion value for every notice of wafer end from a device such as a tester thus performing GO/NO-GO test.例文帳に追加
ウエハのテスト工程にて、各製品毎、測定条件毎の過去のテスト時間実績からテスト時間判定基準値を算出し、テスタ等の装置からのウエハ終了通知毎に、実際のテスト時間と、判定基準値とを比較し良否判定を行う。 - 特許庁
To provide a semiconductor integrated circuit in which a flash EEPROM capable of executing efficient burn-in test is built and provide its burn-in test method.例文帳に追加
効率のよいバーインテストを実施可能なフラッシュEEPROMを内蔵する半導体集積回路、及び、そのバーインテスト方法の提供。 - 特許庁
To provide a test device in which convenience in determining a short circuit in a motor is improved, and a test method therefor.例文帳に追加
モータの短絡を判定する際の利便性を向上させることができる試験装置及びその試験方法を提供することを目的とする。 - 特許庁
The test tubes on the guide are moved in a mutual contact state and finally discharged from the guide to be preserved in a test tube housing part (214) in a refrigerated state.例文帳に追加
ガイド上の試験管は玉突き状に移動し、最終的にガイドから排出されて試験管格納部(214)で冷蔵保存される。 - 特許庁
When you run the test suite the IDE runs the tests included in the suite in the order they are listed.The results are displayed in the JUnit Test Results window. 例文帳に追加
テストスイートを実行すると、スイートに含まれるテストが一覧表示された順に実行されます。 結果は「JUnit テスト結果」ウィンドウに表示されます。 - NetBeans
To enable shortening a test process in a semiconductor storage and to enable reducing power consumption in a burn-in test process.例文帳に追加
半導体記憶装置における検査工程を短縮できるようにし、また、バーンイン検査工程において、消費電力を低減できるようにする。 - 特許庁
Thus, the amounts of current that is consumed at the time of a burn-in test are equalized, and a voltage drop in power supply of the entire burn-in test board is inhibited.例文帳に追加
このようにして、バーンインテスト時の消費電流が平準化されて、バーンインテストボード全体の電源における電圧降下が抑制される。 - 特許庁
In addition, by conducting test in wafer stage in an aging apparatus, it is possible to simplify or omit the test, after being packaged.例文帳に追加
また、かかるウエハ段階でのテストをエージング装置内で行なうことにより、パッケージング後のテストを簡略化もしくは省略できるようにした。 - 特許庁
When the test load being applied to the test piece, i.e., a tensile load, is increased by displacing a lower loading section downward, a large elongation occurs in the test piece as the test piece begins to fracture and the test load applied to the test piece decreases.例文帳に追加
下側荷重負荷部16を下方へ変位させて、試験片に加わる試験荷重である引張荷重を増大させて行くと、その試験片に破壊が発生し始めたときに、その試験片に大きな伸びが発生するため、それまで試験片に加わっていた試験荷重が低下する。 - 特許庁
To provide a device for a test item extraction system, a test item extraction method, a recording medium in which a test item extraction program is recorded and the test item extraction program to enable uniform extraction of a test item even when the extraction is performed by anyone without being influenced by knowledge and experience of a test operator.例文帳に追加
試験作業者の知識及び経験に左右されずに、誰が行なっても均一な試験項目の抽出を可能とする試験項目抽出システム装置、試験項目抽出方法、試験項目抽出プログラムを記録した記録媒体及び試験項目抽出プログラムの提供。 - 特許庁
To set the test condition of a material strength test reduced in the error of a test time by enabling setting a wide range of a well-balanced test condition without damaging the material characteristics due to an excessive temperature/stress test to perform correction, based on a short-time test result under the testing condition.例文帳に追加
過剰な温度・応力試験による材料特性を損なわないで、かつ広範囲でバランスの良い試験条件設定が可能となり、その試験条件で短時間試験結果により補正することで、試験時間の誤差が少ない材料強度試験の試験条件設定が可能となる。 - 特許庁
To prevent some test questions from leaking by executing a control that a package enclosed with some comprehensive test question sheets delivered to many test sites distributed in a nation-wide basis before a test executing day cannot be opened until at least one hour before the start time of the test on the test executing day.例文帳に追加
全国に散らばっている多数の試験会場に、試験当日前に届いた統一試験問題用紙を入れた包装体を試験当日の少なくとも1時間前までは開封できないように厳密に管理できるようにして、試験問題の漏洩を防止すること。 - 特許庁
The semiconductor test device detects a test efficiency value being the optimum value in numerical values exceeding a reference test efficiency value and the matching time corresponding to the test efficiency value by comparing each of the test efficiency values at each matching time with the reference test efficiency value, and performs processing setting them at a matching time out time.例文帳に追加
そして、各マッチ時間ごとの試験効率値のそれぞれを基準試験効率値と比較して基準試験効率値を超える数値の中で最適値となる試験効率値と、この試験効率値に対応するマッチ時間を検出し、マッチタイムアウト時間に設定する処理を行う。 - 特許庁
This test control device sets a debug count including a flow count for expressing a redoing frequency of the test flow and a process count for expressing a redoing frequency of the test processes, and executes the respective test processes of the test flow including redoing while selecting the test condition in response to this debug count.例文帳に追加
テスト管理装置において、テストフローのやり直し回数を表すフローカウントと各テスト工程のやり直し回数を表す工程カウントとを含むデバッグカウントを設定し、このデバッグカウントに対応してテスト条件を選択しながら、やり直しを含むテストフローの各テスト工程を実行させる。 - 特許庁
A multicycle test step and a single cycle test step are provided, the test for the multicycle path is carried out while holding the date, using the clock enable signal to the FFI in the data output side, when executing the multicycle test step, and the test is carried out while bringing constitution not capturing the data, as to the multicycle path, when executing the single cycle test step.例文帳に追加
マルチサイクルテストステップと、シングルサイクルテストステップとを設けて、マルチサイクルテストステップ時には、データの出し側のFF1に対してクロックイネーブル信号を用いて、データをホールドしてマルチサイクルパスのテストを行い、シングルサイクルテストステップ時に、マルチサイクルパスに関してはデータをキャプチャさせない構成をとってテストを行う。 - 特許庁
Since the test circuit is provided on the other test wafer 210 separated from the test object wafer 10 on 1 to 1 of the test object chip CP, a number of the chips CP can be simultaneously tested in parallel during the wafer test without increasing the area of the test object chip CP.例文帳に追加
試験回路を、試験対象チップCPと1対1に、試験対象ウェハ10とは別のテストウェハ210上に備えるので、試験対象チップCPの面積を増加させることなく、ウェハテスト時において、同時に多数個のチップCPを並列にテストすることができる。 - 特許庁
Then, the displayable period calculation unit 210 calculates a displayable period using the read-out first test end information and second test necessity information, a first test period stored in first test period storage means 212, and a second test period stored in second test period storage means 212.例文帳に追加
そして表示可能期間算出部210は、読み出した一次考査終了情報及び二次考査要否情報、一次考査期間記憶手段212が記憶している一次考査期間、並びに二次考査期間記憶手段212が記憶している二次考査期間を用いて、表示可能期間を算出する。 - 特許庁
In the testing device, when the designated operation mode is a parallel test mode for performing the same test simultaneously in parallel by the plurality of test modules, the central processing unit controls the test operation of the plurality of test modules by executing one test process determined beforehand.例文帳に追加
この試験装置において、中央処理装置は、指定された動作モードが、複数の試験モジュールにより同一の試験を同時に並行して行わせる並行試験モードである場合には、予め定められた一の試験用プロセスを実行することより複数の試験モジュールにおける試験動作を制御する。 - 特許庁
A test specification generation processing part 9 extracts a data item concerned with test specification generation from the request specification file 2 (7), extracts a data item of the test scenario pass from the test scenario pass file 5 (8), automatically generates the test specification in an item other than a "judgement" item, and stores the generated data in a test specification file 3 (9).例文帳に追加
テスト仕様生成処理部9は、要求仕様ファイル2からテスト仕様生成に関するデータ項目を抽出する(7)とともに、テストシナリオパスファイル5からテストシナリオパスのデータ項目を抽出して(8)、「判定」項目以外の項目にテスト仕様を自動生成し、テスト仕様ファイル3に生成したデータを格納する(9)。 - 特許庁
To supply a component with respect to a test head and to house the component after a test in a more efficient manner.例文帳に追加
テストヘッドに対する部品の供給及び試験後の部品の収納をより効率良く行えるようにする。 - 特許庁
To shorten a time required in a test for a storing part of an information processor or to improve test accuracy.例文帳に追加
情報処理装置の記憶部に対する試験にかかる時間の短縮又は試験精度の向上を実現する。 - 特許庁
To provide a test apparatus of a fuel cell, which can improve response in comparison to a test apparatus using a dew point meter.例文帳に追加
露点計を用いた試験装置に比べて応答性を改善できる燃料電池の試験装置の提供。 - 特許庁
To provide a semiconductor device in which setting to a test mode can be surely confirmed without increasing test terminals.例文帳に追加
テスト端子の増加をすることなく、テストモードへの設定を確実に確認できる半導体装置を提供する。 - 特許庁
To provide a technique to display test results sorted based on the version in a graph for comprehension of test status.例文帳に追加
バージョン毎に分類したテスト結果を、テストの状況を把握できるグラフに表示する技術を提供する。 - 特許庁
TRACEABLE BUILT-IN PROGRAMMABLE FREQUENCY GENERATOR FOR COMPARING ALTERNATE TEST SITE WITH OPEN AREA TEST SITE例文帳に追加
代替テストサイト及びオ—プンエリアテストサイトの比較を実施するためのトレ—ス可能な内蔵式プログラマブル周波数発生源 - 特許庁
The test piece is held between a pair of test piece holding members provided in parallel across a predetermined interval.例文帳に追加
所定の間隙を隔てて平行に設けられた一対の試験片保持部材の間に試験片を保持する。 - 特許庁
INFORMATION PROCESSOR, METHOD, AND PROGRAM FOR DETERMINING PRIORITY OF TEST CASE TO BE EXECUTED IN REGRESSION TEST例文帳に追加
回帰テストにおいて実施すべきテストケースの優先度を決定するための情報処理装置、方法、及びプログラム - 特許庁
A recording required item is recorded in a test log 3 by a test log creation part 34, and fed back to the developer.例文帳に追加
要記録事項が試験ログ作成部34により試験ログ3に記録され、開発者にフィードバックされる。 - 特許庁
A test circuit 10 including a fuse for cut off test (parity fuse) 11 is provided in a redundant memory cell selection decoder 20.例文帳に追加
冗長メモリセル選択デコーダ20に、切断試験用ヒューズ(パリティ・ヒューズ)11を含むテスト回路10を設ける。 - 特許庁
The transconductance step produces two test currents in proportion to the test voltages and two reference currents.例文帳に追加
相互コンダクタンス段は、試験電圧に比例した2つの試験電流および2つの基準電流を生成している。 - 特許庁
In this printer, a specified test pattern is recorded on a printing paper, and the test pattern is read by a scanner.例文帳に追加
この印刷装置では、印刷用紙上に所定のテストパターンを記録し、そのテストパターンをスキャナにより読み取る。 - 特許庁
To provide a semiconductor storage device which can execute memory test in a short period of time under a plurality of test conditions.例文帳に追加
短時間で、複数の条件下におけるメモリテストが実行可能な半導体記憶装置を提供する。 - 特許庁
As the test terminals 5a and 5b appears in the surface then, a tester 8 is connected to the test terminals 5a and 5b.例文帳に追加
そうすると、試験端子5a、5bが表に現れるので、該試験端子5a、5bに試験器8が接続される。 - 特許庁
Then a transparent toner in a predetermined toner deposition amount is formed on the test patch P to obtain a test patch Q, and the density of the patch Q is read by a color sensor.例文帳に追加
次に、テストパッチPの上に、所定のトナー載り量の透明トナーを形成し、テストパッチQを得る。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| 日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2026 License. All rights reserved. WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License |
| Copyright (c) 1995-2026 Kenkyusha Co., Ltd. All rights reserved. |
| Copyright (c) 株式会社 高電社 All rights reserved. |
| Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| © 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ” 邦題:『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 日本語版の著作権保持者は ©1999 山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|



