「Time clock」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

To provide a diaphragm type air pump capable of surely switching operation and the action at peak time when inflow water most abundantly enters a purifying tank even if there is no backup battery and capable of surely setting a clock of a clock function so as not to have influence on water quality treating performance of the purifying tank.例文帳に追加

バックアップ用電池がなくても、浄化槽内に最も多く流入水が入るピーク時に運転や動作の切り替えが確実に行われて、同浄化槽の水質処理性能に影響が出ないように、時計機能の時計設定を確実に行うことができるダイヤフラム型エアポンプを提供することにある。 - 特許庁

In a terminal station device 10, a multiple clock of a frequency higher than a master clock of a reference time of a whole subscriber device is generated and a phase difference from an expected phase corresponding to the number of multiple clocks is detected as phase difference information for every TDMA burst frame in an upstream direction from each terminal device 12.例文帳に追加

端局装置で、加入者装置全体の基準タイミングとなるマスタクロックより周波数の高い逓倍クロックを生成し、各終端装置からの上り方向のＴＤＭＡバーストフレームごとに、逓倍クロックのクロック数分に対応する期待位相からの位相差を位相差情報として検出する。 - 特許庁

Thus, it is possible to detect falseness even though the viewer returns a clock 116 in a receiver main body 100 to the past or stops the clock 116 on purpose in order to try to semipermanently view a viewable program with a time limit stored in a storage device 104, and the viewer therefore cannot view the program.例文帳に追加

これにより視聴者が蓄積装置１０４に蓄積した期限付きで視聴可能な番組を半永久的に視聴しようとして、故意に受信装置本体１００内の時計１１６を過去に戻したり、停止させたりしても、この不正を検出することができ視聴者はこの番組を視聴することができない。 - 特許庁

From an input signal 42 that is a burst signal where a known data pattern is inserted thereto in each frame in advance, a re-timing circuit 50 generates a clock signal 51 and a data signal 52 synchronously with the clock signal 51, and a counter in an AGC control circuit 57 counts up every time a data pattern detection circuit 55 detects the known data patter from the data signal 52.例文帳に追加

予め既知のデータパターンがフレームごとに挿入されたバースト信号である入力信号４２から、リタイミング回路５０でクロック信号５１とこれに同期したデータ信号５２とを生成し、データパターン検出回路５５でデータ信号５２から既知のデータパターンを検出するたびに、カウンタ６６によりカウントアップする。 - 特許庁

In a remote control transmitter, a low speed clock acquired from a low speed oscillator in a micro computer by using a low speed oscillator for displaying a time display on LCD is changed to a high speed clock by an operating of a multiplier circuit mounted in the computer, so that the high speed oscillator can be deleted from the transmitter.例文帳に追加

液晶表示による時計表示等を実施するための低速発振子を用いマイコン内部で低速発振子より得られる低速クロックをマイコン内部に搭載している逓倍回路を動作させることにより高速クロックを生成することにより、リモコン送信装置より高速発振子の削除を可能とする。 - 特許庁

In the pseudo lock state when the ratio of the data rate to the clock frequency is m : n (wherein m ≠ 1), a clock signal delayed for a prescribed time by a buffer 171 can take any value of (0) and (1) in order to prevent a meta-stable state in a leading edge of a data signal received by an out of period detection section 102.例文帳に追加

データレートとクロック周波数の比がｍ：ｎで、ｍが１でない場合の擬似ロック状態にあるとき、周期ずれ検出部１０２に入力されるデータ信号の立ち上がりエッジにおいて、メタステーブルを防ぐために、バッファ１７１によって所定時間遅延されたクロック信号は、（０）と（１）とのいずれの値もとりうる。 - 特許庁

This clock control device is provided with an information storage medium 16 in which a relation between the location of a vehicle on a road and a processing load acting on a CPU 14 at the time of executing processing necessary in a navigation device 10.例文帳に追加

道路上の位置と、ナビゲーション装置１０において必要な処理を実行するうえでＣＰＵ１４に作用する処理負荷との関係が記憶された情報記憶媒体１６を設ける。 - 特許庁

A reproduction control part 1514 judges the validity/invalidity of the reproduction of the encrypted contents data {Dc}Kc based on time information from a clock 1512 and a reproduction period included in the reproduction control information ACp.例文帳に追加

再生制御部１５１４は、時計１５１２からの時間情報と再生制御情報ＡＣｐに含まれる再生期限とに基づいて暗号化コンテンツデータ｛Ｄｃ｝Ｋｃの再生の可否を判断する。 - 特許庁

Through the configuration above, since the multiplexer Bj reaches a state of selecting one input signal for the (n+1) period of the clock, a large settling time is not a problem and the multi-input analog/digital converter can employ inexpensive multiplexers.例文帳に追加

この構成によると、マルチプレクサＢ_ｊはクロックのｎ＋１周期の間１つの入力信号を選択している状態となるので、そのセトリングタイムは大きくてよく、安価なマルチプレクサが利用できる。 - 特許庁

To provide a disk signal analyzer capable of highly precisely analyzing PRML within a short time and having the degree of freedom flexibly dealing with the change of a PR class or a CLOCK cycle.例文帳に追加

短時間で高精度のＰＲＭＬ解析を行うことができ、ＰＲクラスやＣＬＯＣＫ周期の変更に柔軟に対応できる自由度を備えたディスク信号解析装置を提供すること。 - 特許庁

To achieve a clock phase synchronization circuit in reception of an optical time division multiplexing signal without sharply changing optical receiver configuration on the side of the optical receiver and to provide an economical optical receiver.例文帳に追加

光時分割多重信号受信時におけるクロック位相同期回路を、光受信器側において光受信器構成を大きく変えることなく実現し、経済的な光受信器を提供する。 - 特許庁

To provide a low cost bit error rate measuring instrument which shortens time required for auto search of a clock phase and is well balanced in terms of cost, regarding the bit error rate measuring instrument.例文帳に追加

本発明は、ビット誤り率測定器に関し、クロック位相のオートサーチに要する時間を短縮し、低コストのコストバランスのとれたビット誤り率測定器を提供することを目的としている。 - 特許庁

The semiconductor integrated circuit includes an antenna section 110 acting like a receiving means for receiving a radio wave transmitted from a standard frequency time signal station and generates the reference clock on the basis of a signal received by the antenna section 110.例文帳に追加

標準周波数報時局から送信される電波を受信する受信手段であるアンテナ部１１０を有し、アンテナ部１１０により受信された信号に基づき基準クロックを生成する。 - 特許庁

A pot heating means 3 heats a pot 2 in which a matter to be cooked is put, a clock means 5 recognizes the current date and time, and a control means 4 controls cooking rice by the pot heating means 3.例文帳に追加

被加熱物を入れる鍋２を鍋加熱手段３により加熱し、現在日時を時計手段５により認識し、制御手段４により鍋加熱手段３を制御し炊飯を行うよう構成する。 - 特許庁

An X-clock signal XCK is supplied to the blocks, of where which the image data values do not match each other between time-sequentially adjacent horizontal lines of data, and is not supplied to the blocks where the image data values match each other.例文帳に追加

Ｘクロック信号ＸＣＫは、データの時系列的に隣接する水平ライン間で画像データ値が不一致となるブロックについては供給され、一致するブロックについては供給されない。 - 特許庁

To provide a reproducing apparatus and a reproduction method, which realize fast video display by performing display control by a system time clock with respect to VOBU_STILL which is a reproducing mode specific to DVD-Video.例文帳に追加

ＤＶＤ−Ｖｉｄｅｏ特有の再生モードであるＶＯＢＵ＿ＳＴＩＬＬに対してシステムタイムクロックによる表示制御を行うことで、迅速な映像表示を可能とする再生装置及び再生方法を提供する。 - 特許庁

Interpolation processings are performed in parallel by two data interpolation circuits 203, 204 for a series of AD data sampled by a fixed clock so that interpolation processing is performed alternately time sequentially.例文帳に追加

固定クロックによってサンプリングされた一連のＡＤデータに対し、時系列上交互に補間処理が施されるよう、２つのデータ補間回路２０３、２０４によって、並行して、補間処理を施す。 - 特許庁

Also, when the pausing status rush signal SL is changed to the L level, the control signal IS is changed to the H level, and the clock stop signal STP is changed to the L level after the lapse of the td time.例文帳に追加

また、休止状態突入信号ＳＬがＬレベルに変化したときに制御信号ＩＳをＨレベルに変化させ、そのｔｄ時間経過後にクロック停止信号ＳＴＰをＬレベルに変化させる。 - 特許庁

In a log collection apparatus 30, log information from the log storage section of the time delivery apparatus 10A with a clock function is received by a log receiving section via a network 3 and stored in a log storage section.例文帳に追加

ログ収集装置３０において、ネットワーク３を介して時計機能付き時刻配送装置１０Ａのログ保存部からのログ情報をログ受信部で受信してログ保存部で保存する。 - 特許庁

Even when the operations of all the systems are stopped, a clock DRAMCLK is supplied at the time of performing refresh so that the refresh of the DRAM 4 can be performed in a prescribed timing in each cycle of a control sequence.例文帳に追加

すべての系統の動作が停止していても、リフレッシュを行う時にはクロックＤＲＡＭＣＬＫを供給し、制御シーケンスの各周期毎の所定のタイミングでＤＲＡＭ４のリフレッシュを行う。 - 特許庁

When HDLC pattern data are detected twice by a specified pattern comparing part 26 at the same time interval as the transmission cycle of frames, the bit of the next bit clock timing is decided as being the frame bit of each frame.例文帳に追加

特定パターン比較部２６にて、ＨＤＬＣパターンデータを、フレームの送信周期と同じ時間間隔で２回検出されると、次のビットクロックタイミングのビットを、各フレームのフレームビットと判断する。 - 特許庁

Further, the phase-locked loop adds errors of each facet to the mean time value and uses the result to correct the frequency of a pixel clock generator for both the reference frequency error and the errors for every facets.例文帳に追加

またフェーズロックループは、各ファセットの誤差を平均時間値に加算し、その結果を使用して、参照周波数誤差及びファセット毎の誤差の両方のために画素クロック発信器の周波数を補正する。 - 特許庁

To provide a delay-fixed loop device for a semiconductor memory that can prevent or reduce the occurrence of errors in a delay time of a clock, caused by a noise from a power supply or other random noise.例文帳に追加

電源からの雑音やその他のランダムな雑音に起因するクロックの遅延時間の誤差の発生を防止または低減することができる半導体メモリ用遅延固定ループ装置を提供すること。 - 特許庁

As a feature of this invention, a pulse compression unit for adjusting a half-value width of pulse time waveform of an optical pulse signal 19, which is entered in the multi-rate clock signal extractor 112, is provided.例文帳に追加

この装置の特徴は、マルチレートクロック信号抽出装置に入力された光パルス信号19のパルスの時間波形の半値幅を調整するためのパルス圧縮部が具えられている点である。 - 特許庁

Every time a memory 2 receives a clock C from the PLD 1, the memory 2 gives serial data D to set a circuit function and the PLD 1 uses the data D and completes initializing.例文帳に追加

メモリ２はＰＬＤ２からクロックＣを供給されるごとにＰＬＤ１に回路機能を設定するシリアルデータＤをＰＬＤ１に供給し、ＰＬＤ１はデータＤを用いて初期化設定を完了させる。 - 特許庁

The length of transmission line of the clock wiring 31 is set shorter than the length of the equal-length wirings depending on the wire length corresponding to the delay time of transmission signal caused by the common mode choke coil 50.例文帳に追加

クロック配線３１は、コモンモードチョークコイル５０による伝送信号の遅延時間に相当する配線長に応じて、伝送線路の長さが等長配線の配線長よりも短く設定されている。 - 特許庁

To provide a blood sugar meter which satisfies both measurement accuracy and low power consumption, wherein a sampling clock frequency of necessary and sufficient accuracy is set and power is supplied, only during a required minimum length of time.例文帳に追加

必要且つ十分な精度のサンプリングクロックの周波数を設定し、必要最小限の時間だけ供給する、測定精度と低消費電力を両立した血糖計を提供する。 - 特許庁

In addition, since there is no relationship between the stages and a system clock CLK, the reading data path can be processed in any CAS waiting time only by forming a resynchronization output so as to support the reading data path.例文帳に追加

さらに、段はシステムクロックＣＬＫと無関係であるので、読み取りデータパスをサポートするために再同期出力を形成するだけで、読み取りデータパスを任意のＣＡＳ待ち時間で処理することができる。 - 特許庁

To provide an electronic clock equipped with an oscillation stop detecting circuit, which is operated with low power consumption, can shorten the detection time, improves stability relative to the temperature and reduces an area in the case of making it into an IC.例文帳に追加

低消費電力で動作し、検出時間が短くでき、そして温度に対して安定性が高く、ＩＣ化した時に面積が小さい発振停止検出回路を備える電子時計を提供する。 - 特許庁

To reduce a load of a microcontroller as much as possible when clock information acquired from a received time code signal.例文帳に追加

受信したタイムコード信号から時刻情報を取得する際、回路技術的に簡単に構成された受信機回路ならびにその作動方法を提供し、それによってマイクロコントローラの負担をできるかぎり軽減する。 - 特許庁

To provide setting device which can reset second hand of clock to zero during manual control element is in time setting position, however, the second hand may be reset to zero only when user desires so.例文帳に追加

手動制御要素が時間設定位置にあるとき時計の秒針をゼロにリセットすることができるが、使用者が望む場合にのみ秒針がゼロにリセットされる設定装置を提案すること。 - 特許庁

An oscillating circuit 340 generates a clock signal OSCK having a lower frequency Ha than a frequency Hr of a normal time while the detecting signal PWUP is at a high level (active) and outputting it.例文帳に追加

発振回路３４０は、検出信号ＰＷＵＰがハイレベル（アクティブ）の間、通常時の周波数Ｈｒよりも低い周波数Ｈａのクロック信号ＯＳＣＫを生成して出力する。 - 特許庁

The slave station side receiving means generates a pseudo transmission clock signal including the control data, based on a slave station side pulse signal corresponding to a time period of a series of pulse-like signals corresponding to the first wireless signal.例文帳に追加

子局側受信手段は、第一無線信号が対応する一連のパルス状信号の期間に相応する子局側パルス信号に基づいて制御データを含む擬似伝送クロック信号を生成する。 - 特許庁

A synchronizing frame FRS is continuously transmitted to the second ATM 52 via the broadband Ethernet(R) 4 at predetermined time intervals according to a clock frequency of the first ATM 51.例文帳に追加

さらに、第一のＡＴＭ装置５１のクロックの周波数に基づいて所定の時間間隔で継続的に同期フレームＦＲＳを第二のＡＴＭ装置５２に広域イーサネット４を介して送信する。 - 特許庁

In an imaging apparatus with an interchangeable lens detachable, control means controls the signal level of a clock terminal to be kept constant for a prescribed time and then changes the signal level in synchronization with exposure timing of an imaging device.例文帳に追加

交換レンズを着脱可能な撮像装置において、制御手段はクロック端子の信号レベルを所定時間一定に制御した後、撮像素子の露光タイミングに同期して信号レベルを変化させる。 - 特許庁

This information processor is provided with: a storage part for storing an application program acquired from the outside; a temporary storage part in which the application program read from the storage part is developed; a clock part for clocking a time; and an arithmetic processing part.例文帳に追加

外部から取得したアプリケーションプログラムを保存する記憶部と、この記憶部から読み出されたアプリケーションプログラムが展開される一時記憶部と、時刻を計時する時計部と、演算処理部を備える。 - 特許庁

To provide a pitch detecting device for reducing frequency of a clock signal, while maintaining both an error accuracy and response time of a pitch of a signal to be measured, at practical values.例文帳に追加

被測定信号のピッチの誤差精度と、反応時間との両方を、実用上問題のない値に維持した上で、クロック信号の周波数を下げることができるピッチ検出装置を提供すること。 - 特許庁

This image forming device uses a distributed control system, measures a prescribed time interval, using a CPU built-in clock oscillator, in each CPU, and performs a cooperative operation.例文帳に追加

本画像形成装置は、分散制御システムを利用するとともに、各ＣＰＵにおいて、それぞれに内蔵されたクロック発振器を用いて所定の時間間隔を計測し、協調して動作を実行させる。 - 特許庁

To relieve influence of an error of a crystal oscillator due to temperature by correction in software without adding special hardware even if a universal real time clock or crystal oscillator is used.例文帳に追加

汎用的なリアルタイムクロックや水晶発振子を用いた場合でも、特別なハードウェアを追加することなくソフトウェア的な補正により、水晶発振子の温度による誤差の影響を少なくする。 - 特許庁

To keep the deviation between the clock of a slave device and that of a master device within a desired time range in a system in which the master device and slave device are connected to each other through a circuit network using the D channel of the ISDN.例文帳に追加

マスタ装置とスレーブ装置がＩＳＤＮのＤチャンネルを用いた回線網で接続されたシステムにおいて、スレーブ装置の時計とマスタ装置の時計とのずれを所望の時間範囲内に収める。 - 特許庁

To provide a bit line sense amplifier drive control circuit and a bit line sense amplifier drive control method of a synchronous DRAM, that enable effective data output, even in a short clock period by reducing time required for the primary amplification of data.例文帳に追加

データの１次増幅に必要な時間を短縮させて、短いクロック周期においても有効なデータを出力できる同期式ＤＲＡＭのビットラインセンスアンプ駆動制御回路及び方法を提供する。 - 特許庁

The delay adjustment unit 4 respectively delays a first predetermined delay time for a plurality of sample hold signals based on the system clock signal, then outputs a plurality of sample hold signals after delayed.例文帳に追加

遅延調整部４は、システムクロック信号に基づいて複数のサンプルホールド信号をそれぞれ所定の第１の遅延時間だけ遅延させた後、遅延後の複数のサンプルホールド信号を出力する。 - 特許庁

This value is not the same as the actual number of seconds between the time and the Epoch, because of leap seconds and because clocks are not required to be synchronized to a standard reference. 例文帳に追加

この値は紀元と現在時刻との間で実際に経過した秒数と同じではない。 なぜならば閏秒が存在するし、時計(clock)を標準時間(standard reference)に同期させることを要求されていないからである。 - JM

Note: Looking up return types involves a trip to the index, which can take time, so during type analysis the IDE looks at the clock and after a second or two has elapsed it aborts type computation. 例文帳に追加

注: 戻り値の型を検索する際、索引も検索します。 これには時間がかかる可能性があるため、型分析の間、IDE は時間を見て、1 秒か 2 秒経過したあと、型の計算中止します。 - NetBeans

To provide a shift register circuit in which an error at the time of delivery and reception of data can be prevented independently of phase difference of the clock, even in the case of a shift register circuit constituted of clocks having different phases.例文帳に追加

位相の異なるクロックから構成されるシフトレジスタ回路においても、そのクロックの位相差によらず、データの受け渡し時のエラーを防止することができるシフトレジスタ回路を提供する。 - 特許庁