「array」に関連した英語例文の一覧と使い方(586ページ目) - Weblio英語例文検索

This optical fiber array has a holding substrate 3 on whose surface V-grooves 2, each of which holds an optical fiver 7 are formed, adhesives 8 which are filled in the V-grooves 2 and fix the optical fibers 7 and a slit 15 which is cut and worked on the holding substrate 3 so as to cut the optical fibers 7 in a direction traversing the fibers 7.例文帳に追加

光ファイバ７を収容するＶ溝２が上面に形成された保持基板３と、Ｖ溝２内に充填されて光ファイバ７を固定する接着剤８と、光ファイバ７を横切る方向に切断するように保持基板３上に切削加工されたスリット１５とを備える。 - 特許庁

At least one of a prism structure 8, a lens structure and a lenticular structure is formed on one surface of a base material 13 for the optical sheet and a rugged shape 15 having fixed height and a periodic array is formed on the other surface of the base material 13.例文帳に追加

光学シート用の基材１３の一方の表面に、プリズム構造８、レンズ構造、レンチキュラー構造の少なくとも一種類が形成されており、前記基材１３の他方の表面に、一定の高さを有し周期的な配列を有する凹凸形状１５が設けられている。 - 特許庁

A scramble circuit 27 is provided between an address buffer 25, a row decoder 21 and a column decoder 23, scrambling is executed with the scramble circuit 27 to the address signal supplied from an external circuit and only one memory cell 19 is selected from the memory cell array 17 depending on the scrambled address signal.例文帳に追加

アドレスバッファ２５と行デコーダ２１及び列デコーダ２３との間にスクランブル回路２７を設け、スクランブル回路２７によって外部から供給されるアドレス信号にスクランブル処理を施し、そのスクランブル処理されたアドレス信号に従って、メモリセルアレイ１７の中から一つのメモリセル１９を選択する。 - 特許庁

A loop scheduling decision part 114 divides the parallelizable loop by a loop repetition range, divides it into a plurality of division loops and decides the processor to allocate the execution of each division loop and the schedule so as to refer to the array elements arranged in a page page-allocated to the own processor.例文帳に追加

ループスケジューリング決定部１１４は、自プロセッサにページ割付けされたページに配置された配列要素を参照するように、並列化可能ループをループ繰返し範囲で分けて複数の分割ループに分割し、各分割ループの実行を割り当てるプロセッサおよびそのスケジュールを決定する。 - 特許庁

To provide a thin film transistor capable of preventing itself from being deteriorated by heating by suppressing the temperature rise of the transistor and to improve the reliability of a liquid crystal display device and an organic EL display device by forming an array substrate by using the same.例文帳に追加

薄膜トランジスタの温度上昇を抑制して、発熱による劣化を防ぐことができる薄膜トランジスタを提供し、また、それを用いてアレイ基板を形成することにより、液晶表示装置及び有機EL表示装置の信頼性を向上させることを目的とする。 - 特許庁

A mask shown in (a) is formed with a pattern (black marked portion) not transmitting light in a portion (hereinafter referred to as boundary portion) corresponding to the boundary between the unit microlenses, and has a gray degree distribution corresponding to a shape pattern of an objective microlens array in the other portion.例文帳に追加

（ａ）に示されたマスクは、単位マイクロレンズ同士の境界に当たる部分（境界部分と称する）には、光を透過させないパターン（黒塗り部分）が形成され、その他の部分は、目的とするマイクロレンズアレイの形状パターンに対応するグレー度分布を有するマスクである。 - 特許庁

To adjust a line pitch T on the photoreceptor, when the multi-beam semiconductor laser 11 is assembled on a laser holder 11a, the multi-beam semiconductor laser 11 is fixed on the laser holder 11a in a turned state so that the laser array N has a predetermined inclination θ.例文帳に追加

感光体上のライン間隔Ｔ等を調整するために、マルチビーム半導体レーザ１１をレーザホルダ１１ａに組み付けるときに、レーザアレイＮが所定の傾斜角度θになるようにマルチビーム半導体レーザ１１を回転させた状態でレーザホルダ１１ａに固定する。 - 特許庁

A refresh initiated pre-charge technique using look-ahead refresh eliminates the need to close banks in a DRAM array prior to executing a refresh command by taking advantage of the fact that the actual initiation of an internal refresh operation is delayed by at least one clock cycle from the execution of the external refresh command.例文帳に追加

予測リフレッシュを用いた、リフレッシュに起動されるプリチャージ手法は、内部リフレッシュ動作の実際の開始が外部リフレッシュコマンドの実行から少なくとも１クロックサイクル分遅れることを利用することにより、リフレッシュコマンドを実行する前にＤＲＡＭアレイのバンクを閉じる必要をなくす。 - 特許庁

The pixel array comprises a first pixel coupled to the gate line GL and the data line DL, a second pixel coupled to the gate line GL and the data line DL, a third pixel coupled to the gate line GL and the data line DL, and a fourth pixel coupled to the gate line GL and the data line DL.例文帳に追加

画素アレイは、ゲートラインＧＬとデータラインＤＬに結合される第一画素とゲートラインＧＬとデータラインＤＬに結合される第二画素とゲートラインＧＬとデータラインＤＬに結合される第三画素とゲートラインＧＬとデータラインＤＬに結合される第四画素からなる。 - 特許庁

To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.例文帳に追加

剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁

In this detection method, a porous sheet and a stimulable phosphor sheet having a plurality of stimulable phosphor layers arranged independently of each other in the positions matching respective probe molecule fixing positions in an array sheet are prepared, and using them, a radiological image storage/reproduction method is carried out.例文帳に追加

多孔性多孔性シートと、そのアレイシートの各プローブ分子固定位置のそれぞれに対応する位置に互いに独立して設けられた複数の蓄積性蛍光体層を有する蓄積性蛍光体シートを用意し、これらを利用して放射線像記録・再生方法を実施する。 - 特許庁

A method of manufacturing an array substrate comprises the steps of forming a barrier layer in the lower portion of a source and drain electrodes using material unetched by wet etching liquid for a metal material constituting the source and drain electrodes, and patterning the barrier by anisotropic dry etching, thereby obtaining the desired CDs of a channel portion.例文帳に追加

ソース電極及びドレイン電極の下部に、ソース電極及びドレイン電極を構成する金属物質の湿式エッチング液にエッチングされない物質を利用してバリア層を形成して、バリア層を異方性の乾式エッチングによってパターニングし、望むチャンネル部のＣＤを得る。 - 特許庁

In the process S103, a semiconductor region is etched using a first mask having the array of patterns including first-nth pattern parts and first-nth periodic structures for a diffraction grating corresponding to the first-nth pattern parts respectively are formed in the respective element sections of the semiconductor region.例文帳に追加

工程Ｓ１０３では、第１〜第ｎのパターン部を含むパターンの配列を有する第１のマスクを用いて半導体領域をエッチングして、第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を半導体領域の各素子区画に形成する。 - 特許庁

In the reconstructable hardware, which has unit components arranged in the shape of a secondary array so as to transfer the input/output signals among one another and capable of reconstructible an optional logic circuit, a peripheral mechanism for diagnosis, which returns signals transferred between adjacent unit components, is provided.例文帳に追加

二次元アレイ状に配置され隣接する相互間で入出力信号がやりとりされ、任意の論理回路が実現できる単位構成部を持つ再構成可能なハードウェアにおいて、隣接する単位構成部間で相互にやりとりする信号を折り返す診断用周辺機構を設けた。 - 特許庁

The light receiving element array has a light absorbing layer 3 formed on a conductivity type semiconductor substrate 2, and also has a plurality of diffusion regions 5 of the opposite conductivity type from the conductivity type semiconductor substrate 2 formed in a conductivity type semiconductor layer 4 provided right on the light absorbing layer 3.例文帳に追加

受光素子アレイは、導電型半導体基板２上に形成された光吸収層３を有し、かつ、導電型半導体基板２と逆の導電型の拡散領域５を光吸収層３の直上に設けられた導電型半導体層４内に複数形成されている。 - 特許庁

The electrostatic charging device for uniformly electrostatically charging the surface on an image carrier is constituted, by arranging microprojections at equal intervals in an array form, wherein the shape of the micoprojections consists of any shape among an approximately triangular prism, approximately triangular pyramid, approximately quadrangular prism, and approximately quadrangular pyramid.例文帳に追加

像担持体上の表面を一様に帯電する帯電装置であり、微小な突起が等間隔でアレイ状に配置されてなり、微小な突起の形状が、略三角柱、略三角錐、略四角柱、略四角錘の何れかの形状からなることを特徴とするものである。 - 特許庁

This scanning section 15 emits the ray emitted from the front end of the first fiber array F1 to the examinee in a paralleled state to form a measurement segment and scans the inside of a prescribed rectangular region by displacing the measurement segment in a direction perpendicular to the measurement segment.例文帳に追加

この走査部１５は、第１のファイバアレイＦ１先端から射出された光線を並列させた状態で被検体へ射出して測定線分を形成させるとともに、この測定線分と垂直な方向に当該測定線分を変位させることにより、所定の矩形領域内を走査させる。 - 特許庁

A groove part for preventing a molten resin 72 from protruding to the outside when the molten resin 72 is injected in the uneven part of a stamper 71 in order to form a microlens array is provided on the periphery of the stamper 71 and the protrusion of the resin to the outside is prevented by this groove part.例文帳に追加

マイクロレンズアレイを形成するために溶融樹脂７２をスタンパ７１の凹凸部に注入する際に、注入される樹脂が外部にはみ出すことを防止するための溝部をスタンパ７１の周囲に設け、この溝部により樹脂が外部にはみ出すことを防止する。 - 特許庁

The mold has the lens-like projection array A comprising a conductive substrate 1, the insulating layer 2 having at least one opening 5 formed on the substrate 1, and at least two electrodeposition layers 3 and 4 formed in the opening 5 and on the insulating layer 2.例文帳に追加

導電性基板１と、この導電性基板１上に形成された少なくとも１つ以上の開口部５を有する絶縁層２と、前記開口部５および絶縁層２上に形成された２層以上の電析層３、４とからなるレンズ状突起アレイＡを備えたことを特徴とする。 - 特許庁

A reception weight calculation unit of a reception weight processing unit 51 calculates a reception weight applied commonly to multiple sub-carriers with the use of multiple known signals which are respectively included in the multiple sub-carriers included in an OFDM signal received by an array antenna by means of sequential estimation algorithm.例文帳に追加

受信ウェイト処理部５１の受信ウェイト算出部は、アレイアンテナで受信されたＯＦＤＭ信号に含まれる複数のサブキャリアがそれぞれ含む複数の既知信号を用いて、当該複数のサブキャリアに共通に適用する受信ウェイトを、逐次推定アルゴリズムを用いて算出する。 - 特許庁

An encrypting server 2 encrypts and transmits a cryptographic key (key array) Kcn for encrypting the IP stream to a terminal 3 in each transmission interval of a prescribed cryptographic key, and encrypts and transmits the packet of the IP stream by using one cryptographic key Kcn in each prescribed encryption interval.例文帳に追加

暗号化サーバ２は，ＩＰストリームを暗号化するための暗号鍵（鍵配列）Ｋcnを，所定の暗号鍵の送出間隔毎に端末３に暗号化して送信するとともに，ＩＰストリームのパケットを，所定の暗号化間隔毎に暗号鍵Ｋcnの一つを用いて暗号化して送信する。 - 特許庁

To provide an epoxy resin composition having excellent filling properties and productivity, surely reinforcing a small-sized semiconductor device such as a CSP (chip size package) or an LGA (land grid array) connected onto a wiring board and used as a sealing material having excellent connection reliability during a heat cycle treatment.例文帳に追加

充填性及び生産性に優れ、配線基板上に接続されたＣＳＰやＬＧＡ等の小型半導体装置を確実に補強でき、かつ、優れたヒートサイクル処理時の接続信頼性を有する封止材に用いられるエポキシ樹脂組成物を提供するものである。 - 特許庁

Selection wiring 89 and feed wiring 90 are stacked on patterned scan lines X and supply lines Z, together with drains/sources of transistors 21 to 23, and the selection wiring 89 and the feed wiring 90 are provided projectingly from the surface of the transistor array substrate.例文帳に追加

トランジスタ２１〜２３のドレイン・ソースとともにパターニングされた走査線Ｘ及び供給線Ｚには選択配線８９及び給電配線９０がそれぞれ積層され、選択配線８９及び給電配線９０がトランジスタアレイ基板５０の表面から凸設されている。 - 特許庁

The common mode choke coil array 1 is configured by a columnar insulator 2 formed in a quadrangular prism; coil patterns 3-6 provided inside the columnar insulator 2; and external terminal electrodes 8-15 provided on end surfaces 2E and 2F of the columnar insulator 2 and connected to the coil patterns 3-6.例文帳に追加

コモンモードチョークコイルアレイ１は、四角柱形状をなす柱状絶縁体２と、柱状絶縁体２の内部に設けられコイルパターン３〜６と、柱状絶縁体２の端面２Ｅ，２Ｆに設けられコイルパターン３〜６に接続された外部端子電極８〜１５によって構成する。 - 特許庁

The mold for a microlens of double surface type and the method for manufacturing the mold for a microlens array utilize a rotary radial diamond cutting member to be operated in projecting and cutting by a technique similar to a milling machine for cutting an optical surface by a rotatable diamond material.例文帳に追加

両面型のマイクロレンズ用モールド型及びマイクロレンズアレー用モールド型を製造する方法は、光学表面を回転可能なダイヤモンド材料で切削するためのフライス盤と同様の技術でもって、突き出し切削で操作される回転式半半径ダイヤモンド切削部材を利用する。 - 特許庁

Since in the multilayer capacitor array 1, the internal electrodes 7 extend as far as a boundary L between capacitor element portions 8A, 8B, electrostriction occurs in an entire laminate 2 including a region near the boundary L between the capacitor element portions 8A, 8B, with application of a voltage from the outside.例文帳に追加

また、積層コンデンサアレイ１では、内部電極７がコンデンサ素子部８Ａ，８Ｂの境界線Ｌ側に伸びることで、外部から電圧が付加された場合に、コンデンサ素子部８Ａ，８Ｂの境界線Ｌ近傍を含む積層体２全体で電歪が生じることとなる。 - 特許庁

When electrodes arranged in a zigzag form on a chip 4 mounted on an island 7 of a lead frame are electrically connected to leads 8, 9 of the lead frame by means of metallic thin lines 5, the leads 8, 9 are arranged in multiple stages or in a zigzag array, thus obtaining the lead frame having an increased number of pins with a narrow pitch.例文帳に追加

半導体チップ４がリードフレームのアイランド７にマウントされたチップ４上の千鳥配列の電極とリードフレームのリード８、９を金属細線５で電気的に接続する場合に、リード８、９を多段かつ千鳥配列にすることで、狭ピッチ対応の多ピン化リードフレームを実現する。 - 特許庁

Even though the light is reflected at a prism array included in a prism (23) where mountains (23a) and valleys (23b) on the surface (22) of the light transmission plate respectively extend in an X direction and goes toward the liquid crystal display element through the polarizer, the light is inclined to go through the transmission axis of the polarizer because of many S waves.例文帳に追加

光は導光板の表面（２２）の山（２３ａ）と谷（２３ｂ）がそれぞれＸ方向に延伸するプリズム（２３）が多数含むプリズムアレイで反射し偏光子を通って液晶表示素子に向かうが、Ｓ波が多いので偏光子の透過軸を通りやすい。 - 特許庁

At this time, information on the filter array, etc., of a sensor necessary for interpolation, setting information on color balance, an outline emphasis degree, image side, compressibility, etc., color temperature information obtained by a colorimetry means of the silver camera, information necessary for general image formation, etc., are also transmitted for processing on the image storage device side.例文帳に追加

その際、補間に必要なセンサのフィルタ配列などの情報、カラーバランス、輪郭強調度合い、画像サイズ、圧縮率などの設定情報、銀塩カメラの測色手段で得られる色温度情報、汎用画像作成に必要な情報なども画像蓄積装置側での処理のため送信する。 - 特許庁

A semiconductor memory is provided with at least one memory array comprising many word lines sharing a bit line sense amplifier section, and a test circuit 14 activating simultaneously at least two word lines out of many word lines sharing the bit line sense amplifier section.例文帳に追加

半導体メモリ装置は、ビットラインセンスアンプ部を共有する多数のワードラインを含む少なくとも１つのメモリアレーと、テストモードにおいて、前記ビットラインセンスアンプ部を共有する多数本のワードラインのうち少なくとも２本のワードラインを同時に活性化させるテスト回路１４を具備する。 - 特許庁

To obtain a scanning optical system by which excellent optical performance is obtained by appropriately setting the array direction of a fine structural grating in accordance with the polarization plane of an incident luminous flux and reducing the influence of the structural double refraction of a fine grating structure and an image forming apparatus using it.例文帳に追加

微細構造格子の配列方向を入射光束の偏波面に応じて適切に設定し、微細格子構造の構造性複屈折の影響を低減し良好なる光学性能が得られる走査光学系及びそれを用いた画像形成装置を得ること。 - 特許庁

A display device is provided with a matrix array of a plurality of display pixels PX, a plurality of scanning lines 11 along rows of the display pixels PX, a plurality of signal lines 12 along columns of display pixels, and power supply wiring connected to the display pixels PX in common.例文帳に追加

表示装置は複数の表示画素ＰＸのマトリクスアレイと、複数の表示画素ＰＸの行に沿った複数の走査線１１と、複数の表示画素の列に沿った複数の信号線１２と、複数の表示画素ＰＸに共通に接続される電源配線とを備える。 - 特許庁

This optical fiber array 10 is has a structure with multiple coated optical fiber tip parts 12a of a optical fiber ribbon 12 are arrayed and embedded integrally in a fiber holder 14 made of ultraviolet-ray setting resin in a block shape while the coated fiber tip surfaces are exposed.例文帳に追加

テープ状光ファイバ１２の複数本の芯線先端部分１２ａが、ブロック状に成形されている紫外線硬化型樹脂製のファイバホルダ１４中に、芯線先端面が露出するように整列状態で埋設一体化されている構造の光ファイバアレイ１０である。 - 特許庁

A camera 20 is provided with the primary lens 22 adjusted to focus light from a scene 24, an array 40 of micro-lenses 42 each of which has a light receiving surface 41 to receive light from the primary lens 22 and a light focusing surface 43 confronting a photosensitive element 30.例文帳に追加

カメラ２０は、シーン２４からの光を合焦させるように調整された主レンズ２２と、マイクロレンズ４２のアレイ４０であって、各マイクロレンズ４２が、主レンズ２２からの光を受光する受光面４１および感光素子３０に対面する集光面４３を有するマイクロレンズアレイ４０とを備える。 - 特許庁

A carrier capturing part 60 for capturing a carrier generated in a substrate portion in the vicinity of the light incident part 13 to be discharged to an outside via an electrode 61 is constituted of a layer portion located between the photodiode array 11 and the light incident part 13 out of the epitaxial layer 102.例文帳に追加

さらに、エピタキシャル層１０２のうちでフォトダイオードアレイ１１及び光入射部１３の間にある層部分によって、光入射部１３の近傍の基板部分で発生したキャリアを捕獲して電極６１を介して外部へと排出するためのキャリア捕獲部６０を構成する。 - 特許庁

A data processing computer receives the measurement result file F21, classifies it into a TEG folder F35, an element type folder F36 or the like, according to the name of the matrix array TEG and the measurement target address indicated in the file, and generates a measurement data file F38.例文帳に追加

データ処理用コンピュータは、この測定結果ファイルＦ２１を受けて、その中に記載されている行列型配置ＴＥＧの名称や測定対象アドレスなどに応じて、ＴＥＧフォルダＦ３５や素子種類フォルダＦ３６といった分類を行い、測定データファイルＦ３８を生成する。 - 特許庁

An element matrix 720 indicating the array of dots in a 50% gradation level is acquired by arraying a plurality of sorts of basic tiles 731, 732 in a matrix area 72 while inhibiting the arrangement of only ON elements 721 or OFF elements 722 in two rows and two columns.例文帳に追加

ＯＮ要素７２１またはＯＦＦ要素７２２のみが２行２列に並ぶことを禁止しつつ複数種類の基本タイル７３１，７３２をマトリクス領域７２内に配列することにより、５０％の階調レベルにおけるドットの配置を示す要素マトリクス７２０が取得される。 - 特許庁

To provide a method for estimating a contact defect position where electric connection between solder balls of an integrated circuit device and a metallic foil of a printed board is different from design in a ball grid array (BGA) type integrated circuit device mounted on the printed board by using solder.例文帳に追加

プリント基板上にはんだを用いて実装されたＢＧＡ（ボール・グリッド・アレイ）タイプの集積回路デバイスが、集積回路デバイスのはんだボールとプリント基板の金属箔との間で設計通りの電気的な接続をしていない接触不良箇所を推定する方法を提供する。 - 特許庁

Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer executable code for specifying the tooth movement patterns using the two-dimensional array, and a computer executable code for generating treatment paths to move the teeth in accordance with the specified pattern.例文帳に追加

さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁

These non-binary bit circuits are transmitted to the energizing circuit of space optical modulator array (30), respective non-binary bits are displayed by a symmetrical time with at least one prescribed point within a video frame time as a center, and the visual artifacts in relation to binary pulse width modulation are removed.例文帳に追加

空間光変調器アレイ（３０）の附勢回路にこれら非二進ビット回路を送信し、ビデオフレーム時間内の少なくとも１つの所定の点を中心とする対称的な時間で各非二進ビットをディスプレイし、二進パルス幅変調に関連した視覚的なアーティファクトを除く。 - 特許庁

This system is installed with a ring-like opening 41, a condenser lens 42, a lens array 43, a well plate 44, an object lens 45, a phase plate 46 in this order from the light source, the phase membrane 46a of the phase plate 46 is placed on position of the exit pupil of the object lens 45 or the position conjugating with the exit pupil.例文帳に追加

光源側よりリング状の開口４１，コンデンサーレンズ４２，レンズアレイ４３，ウェルプレート４４，対物レンズ４５，位相板４６の順に配置され、位相板４６の位相膜４６ａが、対物レンズ４５の射出瞳位置又は射出瞳と共役な位置にあるように構成されている。 - 特許庁

Light emitted from a LED 1 being a light source in which illuminance distribution shows, for example, a Lambert distribution is caused to pass through a lens array 2 configured by providing lenses having convergence in a line and is emitted onto a contact glass 3 (replaced with drawing seen from the front in Fig. 2 for convenience sake) being a plane to be illuminated.例文帳に追加

配光分布が例えばランバート分布を示す光源であるＬＥＤ１から放たれた光は、収束性のあるレンズを列設してなるレンズアレイ２を通って、被照明面であるコンタクトガラス３（図２において便宜上正面から見た図に置き換えてある）に照射される。 - 特許庁

The pixel structure of the array substrate of the thin film transistor liquid crystal display (TFT-LCD) is provided with a pixel electrode, a gate line and a data line, and the gate line and the data line intersect with each other to define a pixel unit and a parasitic capacitor is formed on a portion where the gate line and the data line are intersected and laminated.例文帳に追加

本発明は、画素電極、ゲートライン、及びデータラインを備え、ゲートラインとデータラインとが交差して画素ユニットを限定し、且つ、ゲートラインとデータラインの交差積層した部位に浮遊容量が形成される薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造に関する。 - 特許庁

The ranging sensor and ranging device which are decreased in the number of processing sections and are reduced in their sizes and costs by constituting line sensors (L1 to L5) disposed in plural stages in such a manner that one processing section array 18 is commonly used by two photodetecting arrays 11a and 18a and is selectively used.例文帳に追加

本発明は、複数段に設けられるラインセンサ（Ｌ１〜Ｌ５）において、１つの処理部列１８を２つの受光部列１１ａ，１８ａで兼用し切り換えて使用するように構成して、処理部数を少なくして小型化と低コスト化を図った測距センサ及び測距装置である。 - 特許庁

The arrangement of the thin-film transistor array is optimized so that (1) the direction of an electric current flowing in a semiconductor layer 12 coincides with the direction of a source wiring 28, (2) the source and drain electrodes 27, 26 are made in an interdigital configuration, and the like, and an organic semiconductor layer 12 formed by a printing process is stripe-shaped.例文帳に追加

薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。 - 特許庁