「clock generating」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

A control unit 5 switches the division ratio of the above generated divided pulse signal by switching the division ratio to be inputted into a comparator 3 at any time thereby generating a divided clock where the above divided pulse signals divided at two or more different division ratios coexist.例文帳に追加

制御部５は，コンパレータ３に入力する分周比を随時切り替えることにより，生成される前記分周パルス信号の分周比を切り替えさせ，これにより複数の異なる分周比で分周された前記分周パルス信号が混在する分周クロックを生成する。 - 特許庁

To improve the synchronous pull-in speed of an PLL for generating a sampling clock to be used for the A/D conversion of a reproducing signal from an optical disk medium and to simultaneously obtain a binary output based on a PRML signal processing system and a binary output based on the other system.例文帳に追加

光ディスク媒体の再生信号をＡ／Ｄ変換する際に用いるサンプリングクロックを生成するＰＬＬの同期引込み速度を向上し、ＰＲＭＬ信号処理方式による２値化出力とこれ以外の方式による２値化出力とを同時に得られるようにする。 - 特許庁

A block signal generating section 111 generating control signals BLK0-BLK2 for selecting a block determining the time division drive timing using a clock CLK delivered from a printer in order to transfer data related to print is provided on a substrate where a plurality of print elements 606, a drive means 113 therefor, and means 116 for arranging image data are formed integrally.例文帳に追加

プリントに係るデータを転送するためにプリント装置から供給されるクロックＣＬＫを用いて時分割駆動のタイミングを規定するブロック選択を行うための制御信号ＢＬＫ０〜ＢＬＫ２を生成するブロック信号発生部１１１を、複数のプリント素子６０６と、これらを駆動するための駆動手段１１３と、画像データを整列させるデータ整列手段１１６とが一体に形成された基板上に設ける。 - 特許庁

The clock signal generation circuit includes: a signal conversion part for converting an externally inputted wobble signal into a digital signal; a signal extraction part formed of a digital circuit for extracting and outputting a signal of a prescribed frequency band for the digital signal; and a signal generation part for generating and outputting the writing reference clock signal at a frequency proportional to the frequency of the signal outputted from the signal extraction part.例文帳に追加

本発明によるクロック信号生成回路は、外部から入力されたウォブル信号をデジタル信号に変換する信号変換部と、デジタル信号に対して所定の周波数帯域の信号を抽出して出力するデジタル回路で形成された信号抽出部と、信号抽出部から出力された信号の周波数に比例した周波数の書き込み用基準クロック信号を生成して出力する信号生成部とを有する。 - 特許庁

This driving method is used for the electronic device 101 having an AND (logical product) circuit 143 as a clock signal generating means, a shift register 142 as a serial parallel converting means, a D/A converter 141 as a digital analog converting means, and a comparator 140 as a comparing means.例文帳に追加

本発明の電子装置の駆動方法はクロック信号生成手段としてのＡＮＤ回路１４３と、シリアルパラレル変換手段としてのシフトレジスタ１４２と、デジタルアナログ変換手段としてのＤ／Ａコンバータ１４１と、比較手段としてのコンパレータ１４０を備える電子装置１０１の駆動方法である。 - 特許庁

The switching circuit 26 has a function of generating a vertical scan switching signal CSV and a horizontal scan switching signal CSH based upon a control signal CSVH supplied from the one external switching signal line by using two states of a clock signal CKV of the existing vertical-side shift register 22.例文帳に追加

切換回路２６は、既に存在している垂直側シフトレジスタ２２のクロック信号ＣＫＶの２つの状態を利用し、１つの外部切換信号線から供給される制御信号ＣＳＶＨに基づいて、垂直方向走査切換信号ＣＳＶと水平方向走査切換信号ＣＳＨを生成する機能を有する。 - 特許庁

An engine control ECU 1 comprises a main microcomputer 10 executing an principal engine control such as fuel injection control, and generating a reference clock signal (1 MHz) to be supplied to each part of the engine control ECU 1, and a sub-microcomputer 40 executing other controls which cannot be processed by the main microcomputer 10 (knock control, etc.).例文帳に追加

エンジン制御ＥＣＵ１は、燃料噴射制御等の主要なエンジン制御を実行するとともに、当該エンジン制御ＥＣＵ１の各部に供給する基準クロック信号（１ＭＨｚ）を生成するメインマイコン１０と、メインマイコン１０で処理しきれない他の制御（ノック制御等）を実行するサブマイコン４０とを備える。 - 特許庁

A PCR (program clock reference) extracting section extracts a PCR contained in a TS packet (S10), an error calculating section calculates an error between the extracted PCR and an LPCR counted in a device reference time generating section (S12), and the LPCR is calibrated so that it becomes equal to the PCR upon completion of the error calculation (S14).例文帳に追加

ＰＣＲ抽出部がＴＳパケットに含まれるＰＣＲを抽出し（Ｓ１０）、誤差算出部は、抽出されたＰＣＲと装置基準時刻生成部でカウントされているＬＰＣＲの誤差を算出し（Ｓ１２）、誤差の算出が終了すると、ＬＰＣＲがＰＣＲに等しくなるように校正される（Ｓ１４）。 - 特許庁

An RZ-DQPSK transmitter includes an electronic circuit for generating an RZ pulse train on the basis of a clock signal and transmission data, and a Mach-Zehnder modulator for receiving light from a light source and the RZ pulse train and outputting an RZ modulated optical signal, and is configured to dispense with an RZ modulator.例文帳に追加

ＲＺ−ＤＱＰＳＫ送信器において、クロック信号及び送信データに基づいてＲＺパルス列を発生させる電子回路と、光源からの光及び前記ＲＺパルス列を入力され、ＲＺ変調された光信号を出力するマッハツェンダ型変調器と、を備え、ＲＺ変調器を省略する構成とする。 - 特許庁

To provide an optical disk unit which enables OPC(optimum power calibration) processing on a jitter amount criterion using a smaller area than heretofore, a method for generating a clock of the optical disk unit and a method for setting light quantity of the optical disk unit.例文帳に追加

本発明は、光ディスク装置及び光ディスク装置の制御方法に関し、例えばＤＶＤ＋ＲＷ、ＤＶＤ＋Ｒ、ＤＶＤ−Ｒ／ＲＷ等の光ディスク装置に適用して、例えばＯＰＣ処理において、従来に比して少ない領域を使用してジッタ量による判断基準により処理することができるようにする。 - 特許庁

A FIFO memory has a memory cell array 11 in which a plurality of memory cells are arranged in a matrix state, an address counter 15a synchronizing with a clock signal ARCK, counting up, and generating an address for read-out, and a parallel/serial converting circuit 23 outputting an address for read-out generated by the address counter 15a to the outside.例文帳に追加

ＦＩＦＯメモリは、複数のメモリセルをマトリクス状に配置したメモリアレイ１１と、クロック信号ＡＲＣＫに同期してカウントアップし、読み出し用アドレスを生成するアドレスカウンタ１５ａと、アドレスカウンタ１５ａにより生成された読み出し用アドレスを外部に出力するパラレル／シリアル変換回路２３とを有する。 - 特許庁

Since such an image processing clock generating means 12 and a control/modulation means 14 for semiconductor lasers LD1, LD2 are incorporated in one IC circuit 1, parts for interfacing an electrical system and an optical system can be collected on the periphery of a write optical part resulting in a small and inexpensive imaging system advantageous for taking measures against EMI.例文帳に追加

このような画像処理クロック生成手段１２と半導体レーザＬＤ１，ＬＤ２に対する制御・変調手段１４とを１つのＩＣ回路１内に有するので、書込光学部品の周辺に電装系と光学系とのインタフェースを行なう部品をまとめられ、小型・低廉でＥＭＩ対策上も有利となる。 - 特許庁

The printer calculates timing for generating image data for outputting and timings capable of printing (S13 to S16) when the image data are input (S12), generates the image data for outputting by altering the frequency of a clock so as to correspond to timings when the printing can be done (S17, S18) and prints (S19).例文帳に追加

プリンターは、画像データを入力されると（Ｓ１２）、出力用の画像データの生成のタイミングおよび印刷が可能となるタイミングを算出し（Ｓ１３〜Ｓ１６）、印刷が可能となるタイミングに合うように、クロックの周波数を変更して出力用の画像データを生成し（Ｓ１７、Ｓ１８）、印刷を行なう（Ｓ１９）。 - 特許庁

By having this power generating circuit structured so as to form a control circuit, which permits only one operation of a switching device during the boosting period of a boosting clock signal, even if such signals which cause malfunctions due to noises or the like are generated as many times in a circuit for comparing the output voltage with reference voltage generation of wasteful power consumption is prevented.例文帳に追加

ノイズ等により出力電圧と基準電圧を比較する回路に誤動作を起こさせる信号が何度発生しても、昇圧クロック信号の昇圧を行う期間において、スイッチング素子の動作を一度しか許容しないような制御回路を構成することにより、無駄な消費電力の発生を防止する。 - 特許庁

This electronic equipment 11 has the internal power source 12 for generating the voltage required on the inside of the electronic equipment 11 based on the electric power supplied from a battery E, and a clock signal output part 23 for outputting a pulse signal to a communication part 18 by receiving starting of the CPU 14 in an ON state of the internal power source 12.例文帳に追加

電子機器１１は、バッテリＥから供給される電力を基に、電子機器１１の内部で必要な電圧を生成する内部電源１２と、内部電源１２がオン状態においてＣＰＵ１４が起動されたことを受けて、パルス信号を通信部１８へ出力するクロック信号出力部２３とを備えている。 - 特許庁

The specified position for performing clock correction is varied arbitrarily in the subscanning direction, and the variation pattern is controlled to be insensitive to the visual characteristics of human being in order to realize good positional correction generating no low frequency noise, thus preventing failure of image due to shift in the irradiating position of laser.例文帳に追加

クロック補正をおこなう所定箇所を、副走査方向に対して任意に変化させ、その変化のパターンが人間の視覚特性に感度の低い様に制御をおこなうことで，低周波ノイズの発生しない良好な位置補正を実現し、レーザーの照射位置のズレによる画像不良を防止する。 - 特許庁

To provide a reception timing estimating circuit for radio communication equipment and a reception timing estimate method, that enable high accuracy measurement of the frequency deviation of a low speed clock signal used for generating an estimated reception timing, while suppressing increase in the power consumption, to enable high accuracy estimation of the reception timing of a radio signal.例文帳に追加

推定受信タイミング生成に用いられる低速クロック信号の周波数偏差を、消費電力の増大を抑圧しつつ高精度に測定し、無線信号の受信タイミングを精度良く推定することが可能な無線通信装置の受信タイミング推定回路及び受信タイミング推定方法を提供する。 - 特許庁

Either the phase frequency comparator or the charge pump circuit is configured so as to enable the voltage generating operation of the output voltage VCNT of the loop filter Lp_Flt on the basis of an operation for detecting a phase difference between a reference clock signal RCLK and an output feedback signal VCLK executed by actions that are performed at different times.例文帳に追加

基準クロック信号ＲＣＬＫと出力帰還信号ＶＣＬＫとの位相差の検出動作に基づくループフィルタＬｐ＿Ｆｌｔの出力電圧ＶＣＮＴの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。 - 特許庁

Additionally, a phase comparator and a phase frequency comparator are used in digital and analog PLLs, respectively, and operation is made so that the cumulative phase error between an ideal period and a reference signal to be generated is reduced in the digital PLL, thus preventing the cumulative phase error from easily occurring in a long-term defect and hence generating the stable clock.例文帳に追加

またディジタルＰＬＬには位相比較器を、アナログＰＬＬには位相周波数比較器を用いると共に、ディジタルＰＬＬでは理想周期と生成する基準信号との累積位相誤差を減らすように動作させることにより、長期間の欠陥時にも累積位相誤差を生じにくくし、安定したクロックを生成する。 - 特許庁

A method includes the steps of: (A) generating a master domain having a master domain source; (B) adding a member until reaching fan-out; (C) ranking up a member to a tandem source; (D) adding a further member until reaching fan-out; (E) and clock-operating the further member from the tandem source.例文帳に追加

本発明の方法は、（Ａ）マスタ・ドメインソースを有するマスタ・ドメインを生成するステップと、（Ｂ）ファンアウトに到達するまで、メンバを追加するステップと、（Ｃ）メンバをタンデム・ソースに昇格させるステップと、（Ｄ）ファンアウトに到達するまで、更なるメンバを追加するステップと、（Ｅ）前記の更なるメンバを、前記タンデム・ソースからクロック動作させるステップと、を有する。 - 特許庁

A frequency control block 31 controls the frequency of a read clock signal RCK being a reference for generating the horizontal synchronizing and vertical synchronizing signals so that a phase difference between a vertical synchronizing signal VDin of the input image signal SVin and a vertical synchronizing signal VDout of the output image signal SVout can be eliminated.例文帳に追加

水平及び垂直同期信号の生成の基準となる読出クロック信号ＲＣＫの周波数を、周波数制御ブロック３１によって入力画像信号ＳＶinの垂直同期信号ＶＤinと出力画像信号ＳＶoutの垂直同期信号ＶＤoutとの位相差が無くなるように制御する。 - 特許庁

The portable telephone set is provided with an infrared remote control hardware block for generating a pulse code for remote control by using a system CPU and a system clock and for modulating the pulse code for remote control into a carrier and an infrared light emitting part for sending the carrier generated by the relevant infrared remote control hardware block to an object.例文帳に追加

携帯電話機に、システムＣＰＵとシステムクロックとを使用して、リモコン用パルスコードを生成し、該リモコン用パルスコードを搬送波に変調する赤外線リモコンハードウェアブロックと、当該赤外線リモコンハードウェアブロックにより生成された搬送波を対象物に送出する赤外線発光部と、を備えて構成する。 - 特許庁

A phase information switch circuit 12 selects digital phase information 801 in a regular state, stored digital phase information 901 when the clock is switched and stored best phase information 1001 during long hold-over based on the output hold-over control signal 131 of a control signal generating circuit 13 and transmits it as selected digital phase information 140.例文帳に追加

位相情報切替回路12は、制御信号生成回路13の出力ホールドオーバ制御信号131に基づき、通常状態ではディジタル位相情報801を、クロック切替時には記憶ディジタル位相情報901を、長期ホールドオーバ中は記憶最良位相情報1001を選択して選択ディジタル位相情報140として送出する。 - 特許庁

An electronically controlled mechanical clock is provided with a voltage control oscillator having a generator for generating electric power by a rotor for rotating with a spiral spring as a driving source and a brake circuit for controlling a rotational period of the generator, and a rotation control means for controlling the rotational period of the generator by controlling the brake circuit.例文帳に追加

電子制御式機械時計は、ゼンマイを駆動源にして回転するロータにより発電する発電機および発電機の回転周期を制御するブレーキ回路を備えた電圧制御発振器と、ブレーキ回路を制御して発電機の回転周期を制御する回転制御手段とを備える。 - 特許庁

The timing generator 15 comprises an imaging rate control signal generator 13 for generating an imaging rate control signal synchronizing with a prescribed system clock from an imaging rate target value set signal, and an electronic shutter compatible device 14 for converting a rotary shutter aperture angle set signal to generate an electronic shutter control signal.例文帳に追加

そして、前記タイミングジェネレータ１５は、撮像レート目標値設定信号から所定のシステムクロックに同期した撮像レート制御信号を生成する撮像レート制御信号生成器１３と、ロータリシャッタ開口角設定信号を変換して電子シャッタ制御信号を生成する電子シャッタ互換器１４とを具備している。 - 特許庁

An RTC section 115 and a reference clock generating section 111 give signals to a base band section 117, which compares both the signals, and the base band section 117 feeds back the frequency error of the RTC calculated as a result of comparison to the RTC section 115, wherein the RTC correction is automatically carried out.例文帳に追加

ＲＴＣ部１１５及び基準クロック発生部１１１からベースバンド部１１７に信号を入力し、ベースバンド部１１７にて両者の比較を行い、比較結果として算出されたＲＴＣの周波数誤差をベースバンド部１１７がＲＴＣ部１１５にフィードバックし、ＲＴＣ補正を自動的に行う。 - 特許庁

A basic clock, an input horizontal synchronizing signal and gate pulses A and B from gate pulse generating circuit A2 and B3 are respectively inputted to synchronism discriminating circuits A4 and B5, it is checked whether the horizontal synchronizing signal exists in the term of the gate pulse A or B, and the result is outputted to a horizontal frequency discriminating circuit 6.例文帳に追加

同期判定回路Ａ４，Ｂ５には、それぞれ基本クロック，入力水平同期信号，ゲートパルス発生回路Ａ２，Ｂ３からのゲートパルスＡ，Ｂが入力され、ゲートパルスＡ又はＢ期間内に水平同期信号が存在するかどうかをチェックし、その結果を水平周波数判別回路６に出力する。 - 特許庁

To provide a method of separating power supply line by which the malfunction caused by power supply noise can be suppressed regardless of the frequency of propagated signals and signals can be propagated stably between circuit blocks separated from a power source without incorporating any special circuit, such as the low-pass filter, high-frequency clock generating circuit, etc., in an LSI.例文帳に追加

伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる電源ライン分離方法を提供する。 - 特許庁

In a circuit for generating a random number in a shift register 40 operating by clock CLK output from a VCC (voltage controlled oscillator) 30 and an XOR gate 42 by an M system, control voltage S11 of a regulator 10 in which not only power supply voltage VDD and operating temperature but also current consumption of a load circuit 20 change output voltage Vout is used as an input of the VCO 30.例文帳に追加

VCO３０から出力されるクロックCLKで動作するシフトレジスタ４０とXORゲート４２でＭ系列により乱数生成する回路において、電源電圧VDD、動作温度だけでなく、負荷回路２０の消費電流でも出力電圧Voutが変化するレギュレータ１０の制御電圧Ｓ１１をVCO３０の入力としている。 - 特許庁

In a game device 1, even when an interrupt signal is transmitted from an interrupt signal generation circuit 14 to a timer 12, a CPU 10 outputs a signal for generating a specific key to a key generation circuit 16 as long as a program for a game is executed, so that the supply of a clock signal from the timer 12 to a decoder 11 can be continued.例文帳に追加

ゲーム装置１では、割込信号発生回路１４からタイマ１２へ割込信号が送られても、ゲーム用プログラムが実行されていれば、ＣＰＵ１０がキー発生回路１６に特定のキーを発生させるための信号を出力することにより、タイマ１２からデコーダ１１へのクロック信号の供給は継続される。 - 特許庁

This unit is provided with picture element sensors 1 for photoreceiving the subject image, memories 2 for storing quantized data, an event counter 3 for counting the number of reaction picture element sensors when the picture element sensors 1 react, a filtering means 6 for writing- controlling a count value c of the counter 3 in the memories 2, a filtering clock generating circuit 5, and a filtering judging means 4.例文帳に追加

被写体イメージを受光する画素センサ１と、量子化データを記憶するメモリ２と、画素センサ１が反応したときその反応画素センサ数をカウントするイベントカウンタ３と、このカウンタ３のカウント値c をメモリ２に書き込み制御するフィルタリング手段６と、フィルタリングクロック発生回路５と、フィルタリング判断手段４と、を備える。 - 特許庁

A reception timing specification section 54 specifies reception timing of a symbol stream of an interference wave and reception timing of a symbol stream from a user, and a transmission timing adjustment section 53 calculates transmission timing at which a reception timing difference is changed into a threshold value or over when the reception timing difference is less than the threshold value and informs a clock generating section 52 about the transmission timing.例文帳に追加

受信タイミング特定部５４は、干渉波のシンボル列とユーザからのシンボル列の受信タイミングを特定し、送出タイミング調整部５３は、受信タイミング差が閾値未満ならば、受信タイミング差が閾値以上に変るような送出タイミングを算出し、当該送出タイミングをクロック生成部５２に通知する。 - 特許庁

In the clock generating circuit comprising a crystal oscillation circuit 10, a waveform shaping circuit 20 connected to an output side of the crystal oscillation circuit 10, and the output drive circuit 30 connected to an output side of the waveform shaping circuit 20, a Schmitt type inverter 21 is located to a first stage of the waveform shaping circuit 20.例文帳に追加

水晶発振回路１０と、該水晶発振回路１０の出力側に接続した波形整形回路２０と、該波形整形回路２０の出力側に接続した出力駆動回路３０とからなるクロック発生回路において、波形整形回路２０の初段にシュミット型インバータ２１を配置する。 - 特許庁

A jitter generating circuit 10 periodically or suddenly generates power noise to provide jitter to a clock signal output from a PLL circuit 1_1, and an jitter increase in a logic circuit 1_5 is quantitatively evaluated via a path switching circuit 1_3 and a second signal transmission circuit 1_4.例文帳に追加

ジッタ発生回路１０で周期的にもしくは突発的に電源ノイズを発生して、ＰＬＬ回路１＿１から出力されるクロック信号にジッタを付与して、経路切替回路１＿３および第２の信号伝送回路１＿４を経由して論理回路１＿５におけるジッタ増大の定量的な評価を行なう。 - 特許庁

A built in self test circuit generating a test pattern by using a microinstruction code is provided with a storage device RAM/ROM temporarily storing the microinstruction code and outputting two different instruction codes in one clock cycle, a selector SEL receiving the output of the storage device, selectively delaying the two instruction codes and outputting them as one code and a pattern generation circuit PG generating the test pattern corresponding to the output of the selector.例文帳に追加

マイクロインストラクションコードを用いてテストパターンを発生する自己診断回路において、マイクロインストラクションコードを一時的に記憶すると共に１クロックサイクルで異なる２つのインストラクションコードを出力する記憶装置ＲＡＭ／ＲＯＭと、この記憶装置の出力を受けると共に２つのインストラクションコードを選択的に遅延させて１コードとして出力するセレクタＳＥＬと、このセレクタの出力に対応したテストパターンを発生するパターン発生回路ＰＧとを備えた回路とする。 - 特許庁

This semiconductor device for outputting the transition information of an internal bus signal to the outside is provided with an internal bus information acquisition circuit for generating the transition information of the internal bus signal based on a difference between the transition timing of the internal bus signal and the transition timing of a first clock signal in a predetermined cycle.例文帳に追加

本発明の半導体装置は、内部バス信号の遷移情報を外部へと出力することが可能な半導体装置であって、前記内部バス信号の遷移タイミングと、所定の周期の第１クロック信号の遷移タイミングとの差に基づいて前記内部バス信号の遷移情報を生成する内部バス情報取得回路とを有する。 - 特許庁

This digital circuit device comprises: a signal pattern generation circuit 1-1 generating a regular cyclic digital signal pattern in synchronization with the clock signal that is a target of disturbance detection; and a signal pattern validity confirmation circuit 1-2 checking whether the cyclic digital signal pattern outputted from the signal pattern generation circuit 1-1 coincides with prescribed regularity or not.例文帳に追加

擾乱検出の対象のクロック信号に同期して規則的なサイクリックディジタル信号パターンを生成する信号パターン生成回路１−１と、信号パターン生成回路１−１から出力されるサイクリックディジタル信号パターンが所定の規則性と合致するかをチェックする信号パターン妥当性確認回路１−２とから成る。 - 特許庁

By employing the constitution of selecting one of the plurality of tables, when there is a difference in phase between a clock for generating an internal reference wave and the inputted modulation signal, the phase of the internal reference wave is adjusted so as to eliminate the phase difference, and an operation for demodulation is carried out by phase-aligned waveforms.例文帳に追加

そして複数のテーブルのうちで１つを選択できる構成をとることにより、内部基準波を生成するクロックと入力される変調信号の位相に差がある場合でも、その位相差を解消するように内部基準波の位相を調整し、位相のそろった波形で復調のための演算を行うことができるようにする。 - 特許庁

To provide a high voltage switch circuit of a NAND type semiconductor device which can sufficiently generate path voltage highly and enhance efficiency in a high-voltage switch without significantly affecting an area for a chip by boosting a clock signal used in generating the path voltage for impressing a gate for a high-voltage transistor.例文帳に追加

高電圧トランジスタのゲートに印加するパス電圧の生成時に使用されるクロック信号を上昇させることにより、チップの面積に大きく影響を与えないでパス電圧を十分高く生成することができて高電圧スイッチの効率を向上させることが可能なＮＡＮＤ型半導体装置の高電圧スイッチ回路を提供する。 - 特許庁

A control register CTR includes a first register DRR setting the dividing ratio in the dividing circuit 2021, a second register CNR setting the number of clock signals in one horizontal period counted by the counter circuit 2022, and a third register TMR setting the pulse width of the control signals output from the switching signal generating circuit 2023.例文帳に追加

制御レジスタＣＴＲは、分周回路２０２１における分周比を設定する第１レジスタＤＲＲ、カウンタ回路２０２２により計数される１水平期間中のクロック信号の数を設定するための第２レジスタＣＮＲ、切替え信号生成回路２０２３から出力される制御信号のパルス幅を設定するための第３レジスタＴＭＲを含む。 - 特許庁

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side.例文帳に追加

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。 - 特許庁

An SRAM is provided with a delay circuit 34 delaying a signal ACT which becomes an activation level responding to an active command by a fixed time Td and a latch circuit 35 latching an output signal ACTD of the delay circuit 34 whenever a level of an internal clock signal intCK is varied and generating a column decoder activating signal CDE.例文帳に追加

ＳＤＲＡＭにおいて、アクティブコマンドに応答して活性化レベルになる信号ＡＣＴを一定時間Ｔｄだけ遅延させる遅延回路３４と、内部クロック信号ｉｎｔＣＫのレベルが変化するごとに遅延回路３４の出力信号ＡＣＴＤをラッチし、列デコーダ活性化信号ＣＤＥを生成するラッチ回路３５とを設ける。 - 特許庁

This device is provided with a signal receiving means 6 for receiving a signal, a power source means 9 for supplying power to the signal receiving means and a clock generating means 5 for intermittently controlling power feeding from the power source means to the signal receiving means and at the same timing as ON/OFF timing of the signal, power is supplied to an amplifier 3 and a demodulator 4.例文帳に追加

信号を受信する信号受信手段６と、信号受信手段に電力を供給する電源手段９と、電源手段から信号受信手段への給電を間欠的に制御するクロック発生手段５とを備えており、信号のオンオフタイミングと同じタイミングで増幅器３および復調器４に電力が供給される。 - 特許庁

The PWM signal generating circuit optionally changes both a cycle and a logic "H" hour of the PWM signal to be outputted at 1/2 time intervals of a clock cycle to enhance the resolution of the PWM signal in a wide duty range, thereby carrying out the fine control of the output power in a wide output power range.例文帳に追加

ＰＷＭ信号生成回路は、出力するＰＷＭ信号の、周期と論理“Ｈ”時間の両方を、クロック周期の１／２の時間間隔で任意に変化させ、ＰＷＭ信号の分解能を広いデューティ範囲において向上し、広い出力電力範囲において出力電力を細かく制御した電源装置を提供する。 - 特許庁

A control circuit for A/D converters comprises a control portion 111 for generating CS signals and clock signals sent to the many A/D converters, first and second serial/parallel conversion portions 112 and 113 for converting serial data signals sent from the many A/D converters into parallel data signals, first and second data storage portion 114 and 115 for storing the parallel data.例文帳に追加

ADコンバータ制御回路は複数のADコンバータに対するＣＳ信号、クロック信号を生成するコントロール部１１１と複数のADコンバータからのシリアルデータ信号をパラレルに変換するシリアルパラレル１変換部１１２、シリアルパラレル２変換部１１３とパラレルデータを格納するデータ１格納部１１４とデータ２格納部１１５で構成される。 - 特許庁