「data byte」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

When the data transfer to the shared memory 20 is started, the write buffer control unit 13 controls a selector control signal, and causes a selector 15 to select data with no byte mask set thereto and stored in the register 14, and performs burst transfer through a shared bus 40 to the shared memory 20.例文帳に追加

書き込みバッファ制御ユニット１３は、共有メモリ２０へのデータ転送が始まると、セレクタ制御信号を制御してレジスタ１４に格納されているバイトマスクが設定されないデータをセレクタ１５により選択させ、それを共有バス４０を介して共有メモリ２０へバースト転送する。 - 特許庁

To correctly generate an error correction code even when one part bytes of input data are missing at the time of generating an error correction code constituted of circulating codes by processing data by plural byte units in an error correction code generating circuit.例文帳に追加

本発明は、誤り訂正符号生成回路に関し、特に複数バイト単位でデータを処理して巡回符号による誤り訂正符号を生成する場合に適用して、入力データの一部バイトが欠落した場合でも正しく誤り訂正符号を生成することができるようにする。 - 特許庁

A memory controller 12 executes processing for transmitting a write mask command for designating a key showing a specific first value (e.g., ffh) to a memory device 13 and processing for transmitting writing data to the memory device 13 after substituting the value of each invalid byte part contained in the writing data by ffh.例文帳に追加

最初に、メモリコントローラ１２は、特定の第１の値（例えばffh）を示すキーを指定するライトマスクコマンドをメモリデバイス１３に送信する処理と、書き込みデータに含まれる各無効バイト部の値をffhに置き換えた後に書き込みデータをメモリデバイス１３に送信する処理とを実行する。 - 特許庁

An FEC input phase control circuit 120 outputs a signal T1 after predetermined time when each head of blocks constituted by sectioning a data field of the FEC input data by every predetermined byte from the head is detected, generates a signal T2 when the end of the data field is detected and outputs a signal C0 after prescribed from the end of the FEC input data is inputted.例文帳に追加

ＦＥＣ入力位相制御回路１２０は、ＦＥＣ入力データのデータフィールドを先頭から所定バイトずつ区切ってなるブロックの各先頭が検出された所定時間後に信号Ｔ１を出力し、該データフィールド終端が検出されると信号Ｔ２を生成し、且つ、ＦＥＣ入力データ終端が入力されてから所定時間後に信号Ｃ０を出力する。 - 特許庁

In the network print system having a network 10, the printer 14 connected to the network 10, and the client device 13 which is connected to the network 10 and sends print data to the printer 14 through the network 10, a Java virtual machine 41 is installed in the printer 10 and the print data are transmitted in the form of Jave byte data from the client device 13 to the printer 14.例文帳に追加

ネットワーク１０と、ネットワーク１０に接続されたプリンタ１４と、ネットワーク１０に接続されネットワーク１０を介して印刷データをプリンタ１４に送信するクライアント装置１３とを有するネットワークプリントシステムにおいて、プリンタ１０内にJava仮想マシン４１を備えるとともに、クライアント装置１３からJavaバイトデータとして印刷データをプリンタ１４に送信する。 - 特許庁

Depending on excess and deficiency of the low order group signals for the amount of data which can be stored in a memory for temporarily storing the low order group signals occurring due to speed difference between the low order group signals and the error correction frame, predetermined dummy data or the data of low order group signals is stored in a phase difference absorption byte provided in the error correction frame.例文帳に追加

その際、低次群信号と誤り訂正用フレームとの速度差によって生じる、低次群信号が一時的に格納されるメモリに蓄積可能なデータ量に対する低次群信号の過不足に応じて、誤り訂正用フレーム内に設けた位相差吸収用バイトに所定のダミーデータまたは低次群信号のデータを格納する。 - 特許庁

A signal DD for specifying a display direction, a signal SDW for specifying a segment data width, and a home address HA are inputted to an address generator AG; a RAM address RA, a chip selection signal CS, and a read signal RD are generated and inputted to RAM 11; and data D0-D7 are read in byte units and given to a segment data buffer SDB.例文帳に追加

アドレスジェネレータＡＧに表示方向を指定する信号ＤＤ、セグメントデータ幅を指定する信号ＳＤＷ、ホームアドレスＨＡが入力され、ＲＡＭアドレスＲＡ、チップを選択する信号ＣＳ、リード信号ＲＤが生成されてＲＡＭ１１に与えられ、バイト単位のデータＤ０〜Ｄ７が読み出されてセグメントデータバッファＳＤＢに与えられる。 - 特許庁

An FIFO 107 with DMA control having two 32 byte FIFO whose one FIFO is connected with a 32bit data bus 105 and whose other FIFO is connected with a 16bit data bus 109 and an FIFO control part including a DMA controlling function receives data from an I/O device 108 to one FIFO by DMA transfer in response to a DMA request (REQ-B).例文帳に追加

一方が３２ｂｉｔデータバス１０５に、他方が１６ｂｉｔデータバス１０９に接続されている２つの３２バイトのＦＩＦＯとＤＭＡ制御機能を含むＦＩＦＯ制御部を持つＤＭＡ制御付ＦＩＦＯ１０７は、ＤＭＡ要求（ＲＥＱ−Ｂ）により、Ｉ／Ｏデバイス１０８から一方のＦＩＦＯにＤＭＡ転送にてデータを受信する。 - 特許庁

A transfer function 105 transfers the byte sequence in the region 104 for transfer and the mapping management table 103 to a receiver 20, and a reproduction function 201 reproduces the object 204 based on the received data in the receiver 20.例文帳に追加

転送機能１０５は，転送用領域１０４のバイト列とマッピング管理テーブル１０３とを受信装置２０に転送し，受信装置２０では，復元機能２０１が受信した情報をもとにオブジェクト２０４を復元する。 - 特許庁

To provide a method, a device and a computer program product which optimize single byte character processing used in a multibyte character encoding system in relation to a data encoding system to be a base used in an operating system.例文帳に追加

オペレーティング・システム内で使用されている基礎となるデータコード化体系と関連して、マルチバイト・キャラクタ・コード化体系内で使用されている単一バイト・キャラクタの処理を最適化する方法、システム、およびコンピュータ・プログラム製品を提供する。 - 特許庁

Accordingly, when an arbitrary band size is expressed, it can be expressed shorter in packets or block units than in byte units, so that the expression in packet or block units can reduce the data amount required to express the band size.例文帳に追加

したがって、任意の帯域サイズを表す際に、バイト単位で表す場合より、パケットやブロック単位で表す場合の方が、帯域サイズを短く表現でき、帯域サイズを表すために必要なデータ量を少なくすることができる。 - 特許庁

To provide stable quality by predicting the number of read errors of a sync byte (SB) caused by very small defects even without testing based on a data block length for each user regarding a method for inspecting a storage disk device.例文帳に追加

ディスク型記憶装置の検査方法に関し，各ユーザに応じたデータブロック長で試験を行わなくても，微小欠陥によるシンクバイト（ＳＢ）のリードエラー発生個数を予測し，安定した品質の提供を可能にすることを目的とする。 - 特許庁

The data RAM is constituted not having the number of bit fixed, but having plural 1-byte blocks bundled and also controlled by supplying a signal for specifying 'which area is accessed' and the address of the area from the address control circuit.例文帳に追加

また、データＲＡＭをビット数が固定の構成ではなく、１バイト毎のブロックを複数束ねた形式にし、アドレス制御回路から「どのエリアにアクセスするか」を識別する信号と、そのエリアのアドレスを与えて制御することを特徴とする。 - 特許庁

In such a case, a value of a residual prize ball number counter 13c storing the number of insufficient prize balls is set as data of a second byte and an insufficient prize ball command is transmitted to the payout control board H (S65).例文帳に追加

かかる場合には、遊技を円滑に進行させるべく、不足分の賞球数を記憶している残賞球数カウンタ１３ｃの値を２バイト目のデータとしてセットして、不足賞球コマンドを払出制御基板Ｈへ送信する（Ｓ６５）。 - 特許庁

This transmission device for the ground digital broadcasting of the system which switches the hierarchy parameters is equipped with a switching point setting means which sets the switching point of hierarchy parameters of the output signal of a byte interleaving part to the tail of a frame CB of the output signal including the tail data of the frame B right before the hierarchy parameters are switched in the input signal to the byte interleaving part.例文帳に追加

階層パラメータを切り替える方式の地上デジタル放送用送信装置において、バイトインターリーブ部の出力信号における階層パラメータの切り替えポイントが、バイトインターリーブ部への入力信号における階層パラメータの切り替え直前のフレームＢの最後のデータが含まれる前記出力信号のフレームＣＢの最後尾に設定される切り替えポイント設定手段を具えるように構成した。 - 特許庁

In order to transmit the process value W to a central monitoring unit 5 by a 2 byte data of 0-9999, the PLC 4 divides it by a transmittance span k (=10000) to the central monitoring unit 5 at a division part 4A and obtains a quotient B and a surplus C as a result of the division and transmits them as the process data.例文帳に追加

ＰＬＣ４はプロセス値Ｗを０〜９９９９の２バイトデータで中央監視装置５に伝送するのに、ＰＬＣ４に設ける除算部４Ａにより中央監視装置５への伝送スパンｋ（＝１００００）で除算し、この除算結果としての商Ｂと余りＣを得、この商と余りをプロセスデータとして伝送する。 - 特許庁

In order to store data in bytes not being the n-th power of 2 such as an ATM cell in 53 bytes, a plurality of memory sections 11 to 14 separated in units of the byte length of the n-th power of 2 are prepared to map the ATM cell, and ATM cell data are written in / read from a plurality of the memory sections 11 to 14.例文帳に追加

例えば５３バイトのＡＴＭセルの如く２のｎ乗でないバイトのデータを格納するため、２のｎ乗の長さ単位で分割した複数のメモリ部１１〜１４を用意してＡＴＭセルをマッピングし、この複数のメモリ部１１〜１４に対してＡＴＭセルデータの書き込みおよび読み出しを行う。 - 特許庁

When the control data are loaded, data of a predetermined small size (for example, 16 Byte) are sequentially obtained from the head of the chunk (In case of the encrypting file VFb, it is read into the RAM for each predetermined size and decoded.), and sequentially stored in a predetermined place of a musical signal creating section, according to a content of a chunk identifier.例文帳に追加

制御データをロードする際には、チャンクの先頭から、順次、僅かな所定サイズ（例えば、１６Ｂｙｔｅ）のデータを取得し（暗号化ファイルＶＦｂの場合には、所定サイズずつＲＡＭに読み出しては復号する）、チャンク識別子の内容に従って楽音信号生成部の所定箇所に順次格納していく。 - 特許庁

Since the NVM, a FeRAM for instance, for which erasure is not needed and direct rewrite by the byte unit is possible is utilized, the need of copying to a RAM is eliminated, and replacement with the simple processing of updating the invalid face of duplexed data and switching a valid face and the invalid face at last is possible in updating the data.例文帳に追加

消去が不要で、バイト単位での直接書き換えが可能なＮＶＭ、例えばＦｅＲＡＭなどを利用するので、ＲＡＭへのコピーが不要となり、データ更新時は二重化されたデータの無効面を更新し、最後に有効面と無効面を切り替えるといった単純な処理に置き換えることが可能である。 - 特許庁

A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加

パケットデータ配列制御回路１は、可変長パケットをパラレル化したＭバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくＭ個単位で保持するＦＩＦＯメモリ１９−１１〜１９−１Ｍ〜１９−Ｎ１〜１９−ＮＭを備えている。 - 特許庁

A cache data storage device 102 n times as large as the cache region 101 on the virtual address space is prepared, and one byte each of the cache region specified when referring to and updating the cache region is made to correspond one to one to the block of n bytes prepared in the number corresponding to the size of the cache region in the cache data storage device.例文帳に追加

仮想アドレス空間上のキャッシュ領域１０１のｎ倍のキャッシュデータ記憶装置１０２を用意し、キャッシュ領域参照、更新時に指定したキャッシュ領域の各１バイトとキャッシュデータ記憶装置にキャッシュ領域の大きさの数だけ用意したｎバイトのブロックとを１対１に対応させる。 - 特許庁

Entry parts 20, 30, 40 are provided with plural entries in which control information such as an address, a byte count, presence/absence of a data chain of a main storage device 1 to be specified by a channel command is stored by every I/O device, its contents are set from an I/O processor 5 via the internal bus 100 and updated whenever data transfer is executed.例文帳に追加

エントリ部２０，３０，４０は、I/0デバイスごとに、チャネルコマンドで指定される主記憶装置１のアドレス，バイトカウント，データチェインの有無等の制御情報を格納する複数のエントリを有し、その内容は内部バス１００を介してI/0プロセッサ５から設定され、データ転送が実行されると更新される。 - 特許庁

The CD-ROM data which are decoded are stored in the 1st storage area in the buffer RAM by the sectors and the sector information generated according to headers, etc., of the respective sectors is stored in the 2nd storage area by one byte.例文帳に追加

デコード処理されるＣＤ−ＲＯＭデータを１セクタ単位でバッファＲＡＭの第１の記憶領域に記憶させると共に、各セクタのヘッダ等に基づいて生成されるセクタ情報を１バイト単位で第２の記憶領域に記憶させる。 - 特許庁

To compress / expand a major data part by using a dictionary type encoding method even when the start of codes in units of character strings included in a reference part is not a position of byte alignment as the result of compressing the reference part in the dictionary type encoding method.例文帳に追加

辞書型符号化方法において、参照部を圧縮した結果、参照部に含まれる文字列単位の符号の始まりがバイトアライメントの位置にならない場合であっても、辞書型符号化方法を用いた、主データ部の圧縮・伸張をすること。 - 特許庁

A new parity bit is generated from a parity bit generated in a first PCI device 18 and a byte enable signal from a second PCI device 8, and transferred to the second PCI device 8 with the read data from the first PCI device 18.例文帳に追加

第１のＰＣＩデバイス（１８）で生成されたパリテイビットと、第２のＰＣＩデバイス（８）からのバイトイネーブル信号から新たなパリテイビットを生成し、第１のＰＣＩデバイス（１８）からのリードデータととともに第２のＰＣＩデバイス（８）に転送する。 - 特許庁

Thus, since the data of the error correction block are first buffered for the unit of two rows and interleaved while putting four bytes together in place of interleaving for the unit of one byte, and interleaving speed can be accelerated and a memory required for interleaving can be economized.例文帳に追加

本発明によれば、エラー訂正ブロックのデータをまず二行ずつバッファリングし１バイト単位のインターリービングの代りに、４バイトを合わせてインターリービングすることによりインターリービング速度をアップさせ、インターリービングに必要なメモリを節約できる。 - 特許庁

The invention comprises a hardware-integrated system with which a plurality of multiple network protocols are decoded in a byte-streaming manner concurrently and packet data are processed in one pass, thereby system memory and form factor requirements are reduced, while also software CPU is eliminated.例文帳に追加

複数のネットワークプロトコルを同時にバイトストリーム態様でデコードし、また、パケットデータを1つのパスで処理し、それによって、システムメモリおよびフォームファクタの要求条件を減少させ、また、ソフトウェアCPUオーバーヘッドを排除する、ハードウェア統合システムを有する。 - 特許庁

A preprocessing means 152 of an encryption means 150 of a server 100 performs preprocessing for converting object data into a byte progression, and a key generating means 154 generates a key consisting of information showing the contents of the preprocessing carried out by the processing means 152.例文帳に追加

サーバ１００の暗号化手段１５０の前処理手段１５２は、対象データをバイト数列に変換する前処理を行い、鍵生成手段１５４は、前処理手段１５２による前処理の内容を示す情報からなる鍵を生成する。 - 特許庁

Even when an address, an IED, the reserve area of 5 bytes, user data, and an EDC are completely equal, by randomly changing the value of 1 byte, an ECC-encoded signal is randomly changed, and mark and space patterns are randomly changed for each overwriting.例文帳に追加

アドレス，ＩＥＤ，５バイトのリザーブ領域，ユーザーデータ，及びＥＤＣが全く同じであっても、上記の１バイトの値をランダムに変えることで、ＥＣＣエンコードされた信号はランダムに変わり、マークとスペースのパターンがオーバーライト毎にランダムに変わる。 - 特許庁

A set item (2 up) is acquired from the position (210 byte) of each information of setting management method data 40 for designating processing modes in a first program and the contents (2), and an intermediate format code (ID200-1) corresponding to the set item name is acquired.例文帳に追加

第１のプログラムにおける処理態様を指定する設定管理方法データ４０の各情報の位置（210バイト目）及びその内容（２）から、設定項目（２アップ）を取得し、設定項目名に対応する中間形式コード（ID200-1）を取得する。 - 特許庁

A controller transfers information organized in sectors, each of which includes a user data portion and an overhead portion between a host and a non-volatile memory bank, and simultaneously stores and reads two-byte sectors relating to the same sector in two non-volatile memory devices.例文帳に追加

コントローラはセクタ単位に構成された情報を転送し、各セクタはホストと不揮発性メモリバンクとの間にユーザデータ部分およびオーバーヘッド部分を含み、２つの不揮発性メモリデバイス内の同じセクタに関連する２バイトのセクタの記憶および読み出しを同時に行う。 - 特許庁

Traffic information of each user is collectively stored in the database with a period, for example, one day as the storage unit to store the traffic information of the user in the period as one converted byte data in the database.例文帳に追加

本発明では、例えば１日というような期間を蓄積単位として、各ユーザのトラフィック情報を一つにまとめた形でデータベースに蓄積していくことで、その期間における各ユーザのトラフィック情報を一つのバイトデータに変換した形でデータベースに蓄積していく。 - 特許庁

The preamble is divided and recorded on the recording medium by replacing the intermediate section of the preamble with data and a sync byte, and the frequency offset is detected by a frequency offset detector 240 by using the divided preamble during a period that signal data read out from the recording medium are delayed by using a 1st buffer 210.例文帳に追加

プリアンブルの中間部分をデータおよびシンクバイトで置き換えることによってプリアンブルを分割して記録媒体に記録し、記録媒体から読み出した信号データを第１バッファ２１０を用いて遅延している間に、周波数オフセット検出器２４０が分割されたプリアンブルを用いて周波数オフセットを検出する構成とする。 - 特許庁

The method for recording data in a compact disk includes (a) the step of modulating 1-byte data into a p-channel bit, and (b) the step of performing recording such that for a minimum mark length, p/q is larger than 4.5 and smaller than 8 at the time of q channel bit, and format efficiency is larger than 0.6 and smaller than 1.0.例文帳に追加

本発明は、コンパクトディスクにデータを記録する方法において、（ａ）１バイトのデータをｐチャンネルビットに変調する段階と、（ｂ）最小マーク長をｑチャンネルビットに該当する時にｐ／ｑは４．５より大きくて８より小さく、フォーマット効率は０．６より大きくて１．０より小さく記録を行う段階と、を含むことを特徴とする。 - 特許庁

A codec interface unit is configured to have a cable equalizer 6 for detecting a signal inputted from a serial data input unit 4, a cable equalizer 7 for detecting a signal inputted from a clock signal input unit 5, a synchronous bite detection means for detecting synchronous byte from data inputted from the serial data input unit 4, and a control unit 12 provided with determination means for determining the codec interface scheme.例文帳に追加

コーデックのインタフェース部を、シリアルデータ入力部４から入力される信号を検出するケーブルイコライザ６と、クロック信号入力部５から入力される信号を検出するケーブルイコライザ７と、シリアルデータ入力部４から入力されたデータ信号から同期バイトを検出する同期バイト検出手段およびコーデックインタフェース方式を判定する判定手段を備える制御部１２とを有して構成する。 - 特許庁

The method of encoding haptic information on images includes: generating haptic information; generating encoding target data by using the haptic information and header information associated with the haptic information; and generating an encoded image by encoding the encoding target data by using the least significant bit (LSB) of byte data of each of original image pixels.例文帳に追加

本発明に係るイメージに触覚情報を符号化する方法は、触覚情報を生成するステップ；前記触覚情報および前記触覚情報と関連するヘッダ情報を用いて符号化対象データを生成するステップ；および原本イメージピクセルそれぞれのバイトデータの最下位ビット（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：ＬＳＢ）を用いて前記符号化対象データを符号化し、符号化されたイメージを生成するステップとを含む。 - 特許庁

This invention provides the communication method for a communication system where communication devices are connected to a camera via an RS-485 control bus, a first coaxial converter, a video signal transmission cable and a second coaxial converter, and when each coaxial converter superimposes communication data onto the video signal, each coaxial converter superimposes the communication data by one byte per one field onto the video signal.例文帳に追加

通信機器が、ＲＳ−４８５のコントロールバス、第１の同軸変換装置、映像信号伝送ケーブルおよび第２の同軸変換装置を介してカメラに接続されている通信システムにおける通信方法であって、各同軸変換装置が通信データを映像信号に重畳する際には、１フィールドにつき１バイト分の通信データを重畳するようにした。 - 特許庁

An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.例文帳に追加

低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁

In the conversion, when a control signal inputted via a control signal input terminal 162 indicates a normal operation mode, and when an error code is detected from a block for conversion by an error detector 150, the error expansion processing that replaces all the data of 8 byte in the block with an error code /E/ is performed.例文帳に追加

変換に際して、制御信号入力端子１６２から入力された制御信号が通常動作モードを示し、かつエラー検出部１５０により変換対象のブロックからエラーコードが検出されたときには、該ブロックの８バイトのデータを全てエラーコード／Ｅ／に書き換えるエラー展開処理を行う。 - 特許庁

In a bit-write mode or a byte-write mode in this input/output sections, write-disable is realized by driving a bit line connected electrically at selecting a word line to a memory cell in which write of data is not performed independently of that both of a word line and a column selector are selected with the same potential as that at pre-charge.例文帳に追加

この入出力部は、ビットライトモード又はバイトライトモードにおいて、ワード線とカラムセレクタの双方が選択されているにも拘わらずデータ書き込みを行わないメモリセルに電気的に接続されるビット線を、ワード線選択時にプリチャージ時と同様の電位で駆動することによって、ライトディセーブルを実現する。 - 特許庁

Around a MAC circuit within a BITW IPsec add-on circuit, a circuit having functions of an arbiter, header deletion, data path switching, checksum byte retention, checksum pasting, FIFO, Ethernet header retention and Ethernet header pasting is provided so that the checksum function provided for the MAC circuit can be utilized even when the IPsec is enabled.例文帳に追加

ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できるようにした。 - 特許庁

To provide a communication memory and a peripheral apparatus capable of interfacing an interface with a standard of such communication transferring data by byte units without limiting a bus width and with any bus width even if the interface has a CPU highly developed by such a bus width of a control means with 16 or 32 bits.例文帳に追加

バイト単位でデータを転送するような通信が規格化されたインターフェースに対して、制御手段のバス幅が１６ビットや３２ビットといった高度なＣＰＵを持つものでもバス幅を制限すること無く任意のバス幅でのインターフェースを可能とする通信メモリおよびペリフェラル機器を提供することを目的とする。 - 特許庁

To provide a memory error correction method which allows a general inexpensive memory module to be used and allows data to be written per byte without preread and is capable of correction in the case of the occurrence of a fault in one of memory chips constituting the memory module and to provide a memory controller using this method.例文帳に追加

一般の安価なメモリモジュールを使用でき、また、先読みをすることなくバイト単位での書込みを行うことができ、また、メモリモジュールを構成する１つのメモリチップが故障した場合に訂正が可能なメモリの誤り訂正方法及びそれを用いたメモリコントローラを提供することを目的とする。 - 特許庁

The DAT system (100) automatically formats a block of data that is transmitted between the embedded computer (104) and a host computer (108) and accounts for machine specific enumeration sizes, machine specific pointer sizes, machine specific structure alignment boundaries, machine specific integer sizes, and machine specific byte ordering.例文帳に追加

ＤＡＴシステム（１００）は、組み込みコンピュータ（１０４）とホストコンピュータ（１０８）との間で伝送されるデータのブロックを自動的にフォーマットし、そして、装置特有のエニュメレーションサイズ、装置特有のポインタサイズ、装置特有のストラクチャーアライメント境界、装置特有のインテジャーサイズ、および装置特有のバイトオーダリングを明らかにする。 - 特許庁

To enable a client to appropriately utilize a DSD file when the DSD file including a DSD data obtained by a Δ-Σ modulation is prepared for a server of a client server system so that the LSB is temporally ahead and the MSB is temporally behind within one byte.例文帳に追加

ΔΣ変調により得られたＤＳＤデータであって、１バイトの中では、ＬＳＢが時間的に前で、ＭＳＢが時間的に後ろとなるように、ＤＳＤデータを有するＤＳＤファイが、クライアント・サーバシステムのサーバに用意されているとき、そのＤＳＤファイルをクライアントが適切に利用できるようにする。 - 特許庁