「memory element」に関連した英語例文の一覧と使い方(57ページ目) - Weblio英語例文検索

The hologram reproducing device performs operation for decoding two-dimensional image read from an element hologram on a hologram memory and storing the decoded information in a storage means.例文帳に追加

ホログラム再生装置は、ホログラムメモリ上の要素ホログラムから読み取った二次元画像を復号し、復号情報を記憶手段に記憶していくという動作を行う。 - 特許庁

A tag 12 is added to an article 11 and a memory storing data specific to the article is provided to an RFID element 14 connected with an antenna coil 13 of the tag 12.例文帳に追加

物品１１にタグ１２が添付され、このタグのアンテナコイル１３に接続されたＲＦＩＤ素子１４に物品固有のデータを記憶するメモリが設けられる。 - 特許庁

An optical address designation type display cell 44 is provided with a light sensor 36, a display element 38 connected to the light sensor 36, and a memory 45 connected to the light sensor 36.例文帳に追加

光学アドレス指定式表示セル４４は、光センサ３６、光センサ３６に接続された表示要素３８、および光センサ３６に接続されたメモリ４５を備えている。 - 特許庁

To provide a non-volatile memory element with improved integration and improved performance, capable of controlling body bias and reducing the area per bit, and to provide a method of fabricating the same.例文帳に追加

本体バイアス制御が可能であり、ビット当たりの面積を縮小させて高集積の可能な高性能不揮発性メモリ素子、及びその製造方法を提供する。 - 特許庁

A first phase matching adding section 108 reads out photoacoustic signals from a photoacoustic element data memory 107, and administers phase matching addition within a first phase matching range.例文帳に追加

第１の位相整合加算部１０８は、光音響素子データメモリ１０７から光音響信号を読み出し、第１の位相整合範囲で位相整合加算する。 - 特許庁

The shape memory alloy 18 contracts at a low temperature to pull up the temperature control element 8 to assure a sufficient flow path in the clearance thereof from the valve seat member 7.例文帳に追加

形状記憶合金１８は低温時に収縮して温度制御機素８を上方に引き上げ、弁座部材７との間に充分な排出流路を確保する。 - 特許庁

Since these magnetoresistive element can be produced stably with high efficiency, they can be employed for constituting a high sensitivity magnetic sensor head or magnetoresistive effect type memory.例文帳に追加

これら磁気抵抗素子は高効率で安定に製造できるので、これを用いて高感度の磁気センサ・ヘッドや磁気抵抗効果型メモリー装置を構成することができる。 - 特許庁

To provide a flash memory element in which occupied area is reduced by reducing the number of needless transistors and its block selecting circuit.例文帳に追加

本発明は、不要なトランジスタの個数を減らして占める面積を減らしたフラッシュメモリ素子及びそのブロック選択回路を提供することを可能にすることを目的としている。 - 特許庁

As an element/configuration data transmission unit communication unit, a switching table including a configuration memory and a control is provided, a read/write position pointer 0101 is moved to a configuration memory location by the control section in response to the arrival of an event, a configuration word is transferred to an element to be configured, and re-configuration is implemented in real time.例文帳に追加

エレメント／コンフィギュレーションデータ送信ユニット間通信ユニットとして、コンフィギュレーションメモリ、制御部を有しているスイッチングテーブルが設けられ、該制御部により読み出し、書き込み位置ポインタをイベントの到来に応答してコンフィギュレーションメモリ場所に移動させて、コンフィギュレーション語をコンフィギュレーションすべきエレメントに伝送して、再コンフィギュレーションが実時間で実施される。 - 特許庁

A frame memory 19 temporarily stores full pixel data obtained by a high pixel image-pickup element 4 and an FIFO image memory 15 stores a part of the full pixel data, obtained by the high pixel image pickup element 4 in a consecutive form by a prescribed time, while being segmented at a position and a size of a proper viewing angle by a dynamic image segmentation section 9.例文帳に追加

高画素撮像素子４で得られた全画素データは、フレームメモリ１９に一時的に保持され、また、高画素撮像素子４で得られた全画素データの一部は、動画切出し部９によって適当な画角の位置及び大きさで切出されて、所定時間分だけ連続した形でＦＩＦＯ型画像メモリ１５に蓄積される。 - 特許庁

Each pixel circuit includes a light emitting element, a drive transistor controlling a current passing through the light emitting element, the memory provided between the data line and a gate electrode of the drive transistor to store potential difference, and a data line connecting switch connecting one end of the memory on the gate electrode side of the drive transistor to the data line.例文帳に追加

前記各画素回路は、発光素子と、前記発光素子を流れる電流を制御する駆動トランジスタと、前記データ線と前記駆動トランジスタのゲート電極との間に設けられ電位差を記憶する記憶容量と、前記駆動トランジスタのゲート電極側の前記記憶容量の一端と前記データ線とを接続させるデータ線接続スイッチと、を含む。 - 特許庁

The television camera capable of performing accumulative sensitivity increase, noise reduction and image enlargement is provided with a memory for storing video data and a computing element, and video data interpolation for the accumulative sensitivity increase, and the noise reduction and the image enlargement are performed by reading control of the memory and the computing element.例文帳に追加

本発明は、蓄積感度増加とノイズ低減および画像拡大を行うテレビジョンカメラにおいて、映像データを格納するメモリと演算器とを具備し、前記蓄積感度増加時の映像データ補間と前記ノイズ低減および前記画像拡大は、前記メモリの読出し制御と前記演算器で行うことを特徴とするテレビジョンカメラである。 - 特許庁

In the nonvolatile storage device having at least one writing memory element storing data as a writing state by applying a writing voltage and at least one erasing memory element storing data as an erasing state by applying an erasing voltage, a refreshing voltage lower than the writing voltage is formed and refreshment is performed by using the refreshing voltage.例文帳に追加

本発明の不揮発性記憶装置は、書き込み電圧を印加してデータを書き込み状態として記憶する書き込みメモリ素子と、消去電圧を印加してデータを消去状態として記憶する消去メモリ素子と、を少なくとも１つずつ有し、この書き込み電圧よりも低い電圧値のリフレッシュ電圧を生成し、このリフレッシュ電圧によりリフレッシュを行う。 - 特許庁

To provide a highly reliable non-volatile semiconductor memory device capable of improving the inversion pressure resistance of a field transistor and the pressure resistance of an insulating film between a floating gate and a control gate, by protecting an element isolation region or producing method for non-volatile semiconductor memory device capable of improving throughput by protecting element isolation without using a lithography process.例文帳に追加

素子分離領域を保護することにより、フィールドトランジスタの反転耐圧及び浮遊ゲート・制御ゲート間絶縁膜の耐圧を向上出来る、高信頼性の不揮発性半導体記憶装置、またはリソグラフィ工程を用いずに素子分離を保護することで、スループットを向上できる不揮発性半導体記憶装置の製造方法を提供すること。 - 特許庁

A BSR (buffer status report) MAC control element generation part 115 generates a BSR MAC control element for reporting to a base station the transmittable data amount that is derived from a transmittable data amount notification inputted from a memory usage amount management part 106 and a transmittable data amount notification inputted from a memory usage amount management part 111.例文帳に追加

ＢＳＲ ＭＡＣコントロール・エレメント生成部１１５は、メモリ使用量管理部１０６から入力した送信可能データ量通知と、メモリ使用量管理部１１１から入力した送信可能データ量通知とから求めた送信可能なデータ量を基地局に報告するためのＢＳＲ ＭＡＣ ｃｏｎｔｒｏｌ ｅｌｅｍｅｎｔを生成する。 - 特許庁

To provide a semiconductor device and the manufacturing method of the same capable of suppressing the generation of punch through upon contracting a memory size without adding a photolithographing process on a conventional manufacturing process, in the semiconductor device in which a nonvolatile semiconductor memory element and a high pressure resistant element are mounted on the same semiconductor substrate under a mixed state.例文帳に追加

不揮発性半導体記憶素子と高耐圧素子とを同一の半導体基板に混載した半導体装置において、従来の製造工程に対して、フォトリソグラフィ工程を追加することなく、メモリサイズを縮小化したときのパンチスルーの発生を抑制することができる半導体装置及びその製造方法を提供する。 - 特許庁

The solid electrolite memory element is provided with an insoluble cathode electrode 210, an eluting anode electrode 240, and a solid electrolyte layer 230 having a defective portion between the above insoluble cathode electrode 210 and the eluting anode electrode 240, wherein its method for manufacturing the solid electrolyte memory element includes a process to form the desired defective portion in the above solid electrolyte matrix.例文帳に追加

不溶性カソード電極２１０、溶出性アノード電極２４０、および、上記不溶性カソード電極２１０と溶出性アノード電極２４０との間の欠陥部位を有する固体電解質層２３０を備える固体電解質メモリー素子の製造方法において、上記固体電解質マトリックスに所望の欠陥部位を形成する工程を含んでいる。 - 特許庁

This circuit is a PROM integrated circuit using poly-silicon fuse technology, when a poly-silicon fuse resistor 21 is adapted to a conventional PROM memory cell 17 as it is, as the element area of the poly-silicon fuse resistor 21 is larger than that of a zener diode element, though NPN transistors 2, 3 are miniaturized, effect of miniaturization is less in a whole memory.例文帳に追加

ポリシリコンヒューズ技術を用いたＰＲＯＭ集積回路に関するものであり、ポリシリコンヒューズ抵抗２１をそのまま従来のＰＲＯＭメモリーセル１７に適用すると、ポリシリコンヒューズ抵抗２１の方がツェナーダイオード素子よりも素子面積が大きいためＮＰＮトランジスタ２，３は小型化してもメモリー全体では小型化の効果が少なかった。 - 特許庁

This composition for forming a memory element switching layer is used for forming a switching layer disposed between an anode layer and a cathode layer of a memory element, which includes a polymer having at least one repeating unit (p1) of a repeating unit represented by formula (P-1) and a repeating unit represented by formula (P-2).例文帳に追加

メモリ素子の陽極層と陰極層との間に配置されたスイッチング層を形成するのに用いるメモリ素子スイッチング層形成用組成物において、下記式（Ｐ−１）で表される繰り返し単位及び下記式（Ｐ−２）で表される繰り返し単位の少なくともいずれかの繰り返し単位（ｐ１）を有する重合体を含むものとする。 - 特許庁

The micro device 10 is provided with a memory part 18 accumulating a charge according to an input voltage Vi, the electron emission element 14 emitting electrons according to the charge accumulated in the memory part 18 and an amplifying part 16 connected with a power source 22 and containing a collector electrode 20 capturing the electrons emitted from the electron emission element 14.例文帳に追加

マイクロデバイス１０は、入力電圧Ｖｉに応じた電荷を蓄積するメモリ部１８を備え、該メモリ部１８に蓄積された電荷に応じた電子を放出する電子放出素子１４と、電源２２に接続され、かつ、電子放出素子１４から放出された電子を捕獲するコレクタ電極２０を含む増幅部１６とを有する。 - 特許庁

Accordingly, when a predetermined voltage is applied between the two electrodes, a switching region where resistance change occurs in the resistive memory element pattern is limited to the region to be contacted with the electrode in the plug configuration, thereby a resistance variation characteristic in a low or high resistance condition of the resistive memory element pattern is improved.例文帳に追加

したがって、本発明によると、二つの電極に所定の電圧を印加する際、前記抵抗メモリ要素パターンで抵抗変化が起こるスイッチング領域が前記プラグ形態の電極と接触する領域内に限定され、前記抵抗メモリ要素パターンの低い抵抗状態の抵抗ばらつき特性、高い抵抗状態の抵抗ばらつき特性が改善する。 - 特許庁

The memory element is configured so that at least one conductive layer includes a plurality of insulators in a pair of conductive layers so that the plurality of insulators exist between an organic compound layer forming a memory element included in a semiconductor device and the at least one conductive layer in the pair of conductive layers to be formed with the organic compound layer sandiwiched.例文帳に追加

半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に複数の絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が複数の絶縁物を含むように形成する。 - 特許庁

When the braking indication operation element 22 is operated at the automatic mode, functions of applying and releasing the braking force in accordance with the automatic mode are restricted until the operation of the braking indication operation element 22 is stored and the stored memory is released by a predetermined operating condition, thereby making applying and releasing of the braking force comply with the operation of the braking indication operation element 22.例文帳に追加

オートモード時に制動指示操作子２２が操作されると、同操作を記憶して同記憶が所定の運転条件により解除されるまで、オートモードに従った前記制動力の付与及び解除機能を制限して、前記制動力の付与及び解除を制動指示操作子２２の操作に従わせる。 - 特許庁

A polarity of a current applied to the Hall element 3 is switched when the offset is judged to require updating, the sensor signal from the Hall element is sample-held before and after switching the polarity of the current, the offset of the Hall element is extracted from sample holding values before and after switching the polarity, and the memory 12 is updated.例文帳に追加

オフセットの更新が必要と判断されたら、ホール素子３に与える電流の極性を切り替え、ホール素子のセンサ信号を、電流の極性の切り替えの前後でサンプルホールドし、極性切り替えの前後におけるサンプルホールド値からホール素子のオフセットを抽出して、メモリ１２を更新する。 - 特許庁

Next, a definition data generating part 46 generates definition data for every definition information written in each document or page by referring to definition information discriminating data stored in the part 50 and referring to definition element data stored in a definition element data storing part 44, document element data stored in the part 38 and a combining rule algorithm stored in a combining rule memory 45.例文帳に追加

その上に定義用に区別された定義支援記入情報を追加し、以上例示記入情報と定義支援記入情報の組合せを判定して、所要のフォーマット情報を生成し、このフォーマット情報と出力データにもとづいて、帳表フォーマットを作成した上、データ文字列を出力する。 - 特許庁

A memory element 1 comprises a field effect transistor element which is composed of two impurity diffusion areas 11, a gate electrode 13, and a gate insulating layer 12 on a p-type silicon board 10; and a variable resistance element which is composed of a lower electrode 19, an upper electrode 21, and a variable resistance layer 20 interposed between the lower and upper electrodes 19, 21.例文帳に追加

メモリ素子１は、ｐ型シリコン基板１０に、２箇所の不純物拡散領域１１とゲート電極１３およびゲート絶縁層１２から構成される電界効果型トランジスタ素子部と、下部電極１９と上部電極２１とで可変抵抗層２０を挟み構成された可変抵抗素子部とからなる。 - 特許庁

To provide a method of fabricating a flash memory element capable of improving a difference in an EFH caused by the protrusions of an element isolation layer in each of a high voltage transistor region and a low voltage transistor/cell region, between these regions to ensure the stability of processes thereby promoting the reliability of the element.例文帳に追加

高電圧トランジスター領域及び低電圧トランジスター／セル領域それぞれの素子隔離膜の突出部によってこれらの領域の間に誘発されるＥＦＨ差を改善させて工程の安定性を確保し、素子の信頼性を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

Further, the method of driving the nonvolatile semiconductor memory device comprises a step of controlling the resistance state of the resistive element (12) by adjusting a value of current which flows to the resistive element (12) while the resistance state of the resistive element (12) changes from the reset resistance state to the set resistance state.例文帳に追加

更に、本発明の不揮発性半導体メモリ素子の駆動方法は、前記抵抗体（１２）の抵抗状態がリセット抵抗状態からセット抵抗状態に変化する途中に、前記抵抗体（１２）に流れる電流値を調節することにより、前記抵抗体（１２）の抵抗状態を制御するステップを含むことを特徴とする。 - 特許庁

To provide a method for manufacturing a MOS type semiconductor integrated circuit device which integrates a MISFET element, a flash memory element, a capacitance element such as a polysilicon capacitor which use silicon nitride films formed in a hot wall type batch vacuum CVD furnace which prevents the generation of a foreign substance caused by the deformation and minute movement of a wafer.例文帳に追加

ウエハが変形し微妙な移動によって異物が発生を防止したホット・ウォール型のバッチ式減圧ＣＶＤ炉で成膜される窒化シリコン膜を使用したＭＩＳＦＥＴ素子、フラッシュ・メモリ素子、およびポリシリコン・キャパシタ等の容量素子等を集積したＭＯＳ型半導体集積回路装置の製造方法を提供する。 - 特許庁

The device has a resistance element 6 formed on a resistance element forming region 17 of a Si substrate 1, using a wiring layer 20 formed at the same time as forming a gate electrode 12 of a MOS type transistor 22 constituting a memory cell in a transistor forming region 18 of the substrate 1 when forming the resistance element 6.例文帳に追加

開示されている半導体装置１０は、シリコン基板１の抵抗素子形成領１７に抵抗素子６を形成するにあたり、基板１のトランジスタ形成領域１８にメモリセルを構成するＭＯＳ型トランジスタ２２のゲート電極２２の形成時に同時に形成された配線層２０を用いて抵抗素子６を形成する。 - 特許庁

In the capacitor element, the capacitance of the capacitor per unit area of the capacitor element is increased and the area of the capacitor element is reduced by setting a polycrystalline silicon film 2 of a gate electrode of a peripheral transistor to be an intermediate electrode and setting a gate insulating film 1 and a block insulating film 10 of a memory cell transistor to be capacitor insulating films.例文帳に追加

キャパシタ素子において、周辺トランジスタのゲート電極の多結晶シリコン膜２を中間電極とし、ゲート絶縁膜１とメモリセルトランジスタのブロック絶縁膜１０の両方をキャパシタ絶縁膜とすることにより、キャパシタ素子の単位面積当たりのキャパシタ容量を増加させキャパシタ素子の面積を低減している。 - 特許庁

The semiconductor storage device has a circuit which can apply a reforming voltage pulse for returning each resistive state of a variable resistive element with a deteriorated switching characteristic to an initial resistive state to a memory cell including the variable resistive element whose switching element deteriorates to make a reading margin small as a result of applying a rewriting voltage pulse of several times.例文帳に追加

多数回の書き換え電圧パルスの印加の結果、スイッチング特性が劣化し読み出しマージンが小さくなった可変抵抗素子を含むメモリセルに、スイッチング特性が劣化した可変抵抗素子の各抵抗状態を初期抵抗状態に戻すためのリフォーミング電圧パルスを印加可能な回路を有する。 - 特許庁

The non-volatile memory element has a plurality of memory transistors disposed on a semiconductor substrate with a NAND string, string selection transistors disposed at one-side ends of the plurality of memory transistors on the semiconductor substrate, ground selecting transistors disposed in other ends of the plurality of memory transistors on the semiconductor substrate, and a bit line electrically connected to the semiconductor substrate and to the gate electrode of the ground selecting transistor.例文帳に追加

本発明は、半導体基板上にＮＡＮＤストリングで配置された複数のメモリトランジスタと、複数のメモリトランジスタ一端の半導体基板上に配置されたストリング選択トランジスタと、複数のメモリトランジスタ他端の半導体基板上に配置された接地選択トランジスタと、半導体基板及び接地選択トランジスタのゲート電極に電気的に連結されたビットラインと、を備える不揮発性メモリ素子である。 - 特許庁

The resistance change memory device includes a memory cell MC configured by serially connecting a variable resistance element whose resistance state is reversibly changed by voltage or current application and a diode, and state transition stabilizing transistors MP and MN serially connected to the current path of the memory cell to stabilize the resistance state transition of the memory cell by an operation point movement due to the resistance state transition.例文帳に追加

抵抗変化メモリ装置は、電圧又は電流印加により抵抗状態が可逆的に遷移する可変抵抗素子とダイオードを直列接続して構成されるメモリセルＭＣと、前記メモリセルの電流経路に直列に接続されて、前記メモリセルの抵抗状態遷移に伴う動作点移動によりその抵抗状態遷移を安定化させる状態遷移安定化用トランジスタＭＰ，ＭＮとを有する。 - 特許庁

Temperature dependency of a temporal change in read electric charges Pw of a reverse direction holding polarization in a ferroelectric capacitor element is measured while keeping the ferromagnetic capacitive element constituting the ferroelectric memory device in a polarized state.例文帳に追加

強誘電体メモリ装置を構成する強誘電体容量素子を分極状態に保ちながら、強誘電体容量素子における逆方向保持分極の読み出し電荷量Ｐｗの経時変化の温度依存性を測定する。 - 特許庁

The element drive unit 10 drives a light-emitting display element for displaying image and has a first nonvolatile memory 13 which stores a luminance correction data to be used for correcting fluctuation of luminance in each pixel, in a display pixel group 11.例文帳に追加

素子駆動ユニット１０は、発光表示素子を駆動して画像を表示するためのものであり、表示素子群１１の画素毎の輝度のばらつきの補正に用いられる輝度補正値データを記憶する第一不揮発性メモリ１３を備える。 - 特許庁

A subtractor 6 subtracts the dark output correction value stored in the memory 4 corresponding to each element from the signal value from each element outputted from the image sensor 1 in response to an incident light from the image and sequentially outputs the result of subtraction as an image signal.例文帳に追加

減算器６は、画像からの入射光に応じてイメージセンサ１から出力される各素子からの信号値から、各素子に対応して前記メモリ４に記録されている暗出力補正値を減算して画像信号として順次出力する。 - 特許庁

The semiconductor memory device is provided with a storage element 1, current sources 110 and 210 for generating writing currents I_WL and I_BL used for writing data in the storage element 1, and current waveform adjusting circuits 100 and 200.例文帳に追加

本発明に係る半導体記憶装置は、記憶素子（１）と、記憶素子（１）に対するデータ書き込みに用いられる書き込み電流（Ｉ_ＷＬ、Ｉ_ＢＬ）を発生させる電流源（１１０、２１０）と、電流波形調整回路（１００、２００）と、を備える。 - 特許庁

To provide a semiconductor memory element which can increase the overall operation speed of an element by guaranteeing stability in transferring a signal or data and reducing the overall pulse width by securing high speed operation.例文帳に追加

信号又はデータを伝達することにおける安定性の保障、及び高速動作、さらに、高速動作を確保することより全体のパルス幅を減らして素子の全体的な動作速度を増加させることのできる半導体メモリ素子を提供する。 - 特許庁

To provide a giant magnetoresistance effect element, capable of obtaining a high output and dealing with a high resistance and high recording density, and to provide a magnetoresistance effect type head having this giant magnetoresistance effect element, a thin film magnetic memory, and a thin film magnetic sensor.例文帳に追加

高い出力が得られると共に、抵抗が高く高記録密度に対応することができる巨大磁気抵抗効果素子、及びこの巨大磁気抵抗効果素子を備えた磁気抵抗効果型ヘッド、薄膜磁気メモリ、薄膜磁気センサを提供する。 - 特許庁

To provide a forming treatment method to be performed at a low process cost by shortening a treatment time concerning the forming treatment of a nonvolatile variable resistance element of a memory cell, and restricting the element variation of a forming voltage to be required in the forming treatment.例文帳に追加

メモリセルの不揮発性可変抵抗素子のフォーミング処理に係る処理時間が短縮され、フォーミング処理時に必要なフォーミング電圧の素子ばらつきが抑制され、低プロセスコストで行うことができるフォーミング処理方法を提供する。 - 特許庁

The settling display decision means 520b of a settling display processing unit 520 determines whether each settling element stored in the memory 300 of a target relay element is set as one to be hidden by a display mode setting means 520a.例文帳に追加

整定表示処理部５２０の整定表示判定手段５２０ｂは、対象となるリレー要素のメモリ３００に格納された各整定要素に対して、表示態様設定手段５２０ａにより非表示と設定されているかを判定する。 - 特許庁

To provide a method of manufacturing an MDL semiconductor element whose reliability is increased in such a way that a silicide process is performed selectively according to a region when the semiconductor element which comprises a logic region and a memory region is manufactured.例文帳に追加

本発明は、ロジック領域とメモリ領域を有する半導体素子の製造時にシリサイド工程が領域によって選択的になされるようにして信頼性を高めるようにしたＭＤＬ半導体素子の製造方法を提供する。 - 特許庁

To provide a variable resistive element configured so that the forming voltage can be reduced while reducing variation in the forming voltage among the elements, and to provide a manufacturing method therefor, and a high integration nonvolatile semiconductor memory device equipped with the variable resistive element.例文帳に追加

フォーミング電圧の素子間ばらつきを低減しつつ、フォーミング電圧を低減できる構成の可変抵抗素子およびその製造方法、並びに当該可変抵抗素子を備えた高集積の不揮発性半導体記憶装置を提供する。 - 特許庁

Thus imaging device 1 is provided with an optic/electric converting element 3 for converting incident light to an electric signal, an A/D converter 5 for digitizing the output of the optic/electric converting element 3, a pixel defect memory 7 for storing the pixel defect information and a selector 9.例文帳に追加

撮像素子１は、入射した光を電気信号に変える光電変換素子３と、光電変換素子３の出力をディジタル化するＡ／Ｄ変換器５と、画素欠陥情報を記憶する画素欠陥メモリ７と、セレクタ９とを具備していいる。 - 特許庁