「memory process」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a packet buffer that allows a high-speed process cycle and a high memory use efficiency compatible by the use of a relatively low- priced memory device.例文帳に追加

比較的低価格のメモリ素子を用いて、高速な処理サイクルと高いメモリ使用効率とを両立可能なパケットバッファを提供する。 - 特許庁

A high-k dielectric layer can be patterned to allow the formation of a non-memory transistor together with a process of forming the flash memory cell.例文帳に追加

ｈｉｇｈ−ｋ誘電体層は、フラッシュメモリセルを形成するプロセスとともに、非メモリトランジスタの形成を可能にするようにパターニングされ得る。 - 特許庁

A system for analyzing the cause of the fault includes a testing apparatus 20, a yield memory 14, a test result memory 15 and a process controller (CPU) 100.例文帳に追加

不良原因解析システムは、テスト装置２０、歩留まり記憶装置１４、テスト結果記憶装置１５、処理制御装置（ＣＰＵ）１００を含む。 - 特許庁

The designer is also provided with the ability to vary the format among a plurality of formats used to pack arrays to memory during the memory packing process.例文帳に追加

このメモリパッキングプロセス中にメモリにアレイをパックするために使用される複数の形式の間で形式を変更する機能も提供される。 - 特許庁

To provide a temperature information output device and its method of a semiconductor memory element for performing a temperature correction process inside a semiconductor memory element chip.例文帳に追加

半導体メモリ素子チップの内部で温度補正過程を行う半導体メモリ素子の温度情報出力装置及び方法を提供する。 - 特許庁

In a preferable embodiment, a memory cell used in a reference cell programming process is a cell of a memory array having the highest intrinsic threshold value.例文帳に追加

１つの好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、最高固有閾値を有するメモリアレイのセルである。 - 特許庁

To provide a memory management device capable of properly restoring memory abnormality to a normal state even if the memory abnormality is caused by power off or the like when performing a process for writing, overwriting, deletion or the like of data on a nonvolatile memory such as a flash memory.例文帳に追加

フラッシュメモリなどの不揮発性メモリに対してデータの書き込み、上書き、削除などの処理を行っている際に、パワーオフなどによってメモリ異常が発生した場合でも、これを正常な状態に的確に復旧することが可能なメモリ管理装置を提供する。 - 特許庁

The memory device is provided with a nonvolatile memory 11 storing process items, a parameter start address PA, and parameters in which an address corresponds to the parameter start address and the process items are prescribed, and a control circuit 12 constituted so that the test process conformed to the process items prescribed in the parameters is performed for the nonvolatile memory, in the same chip.例文帳に追加

記憶装置は、工程項目およびパラメータ開始アドレスＰＡと、アドレスが前記パラメータ開始アドレスに対応し前記工程項目を規定するパラメータとを格納する不揮発性メモリ１１と、前記パラメータに規定され前記工程項目に従ったテスト工程を前記不揮発性メモリに行うように構成された制御回路１２とを同一チップ内に具備する。 - 特許庁

A method includes a process for generating a first order vector corresponding to a first entry in an operation order queue that corresponds to a first memory operation and a process for preventing a subsequent memory operation from completing until the first memory operation completes.例文帳に追加

１つの第１メモリ操作に対応する操作順序キュー内の第１エントリに対応する１つの第１順序ベクトルを発生する工程と、第１メモリ操作が完了するまで、１つの後のメモリ操作を完了させないようにする工程とを含む。 - 特許庁

To eliminate the need for a useless copying process to substantially improve a processing efficiency of a frame interpolation process, and to keep a memory consumption to a minimum.例文帳に追加

無駄なコピー処理を不要にしてフレーム補間処理の処理効率を大幅に向上させるとともに、メモリ消費を最小限に抑える。 - 特許庁

To provide a low-priced nonvolatile memory that generally never changes the manufacturing process of CMOS process and is not affected by the thickness of a gate oxide membrane.例文帳に追加

通常ＣＭＯＳプロセスの製造工程を全く変更せず、ゲート酸化膜厚の影響を受けない廉価な不揮発性メモリを提供する。 - 特許庁

One bit constituting a memory is constituted of a plurality of memory cells 1 to 4, the memory cell has the same structure as a memory cell of the main memory, the memory cell for management of the nonvolatile semiconductor memory apparatus in which either of bit lines 8 out of adjacent bit lines is always not selected in reading is manufactured on one chip by the same process with the main memory.例文帳に追加

メモリを構成する１ビットは、複数個のメモリセル１〜４で構成され、該メモリセルは、メインのメモリのメモリセルと同一の構造を有し、隣接するビットの隣接ビット線のいずれか一方のビット線８は、読み出し時において常時非選択となる不揮発性半導体記憶装置が、メインのメモリと共に同一のプロセスにより１チィップ上に作製されて構成される。 - 特許庁

To provide a molecular memory, which contrives the improvement of a recording density by making a part or the whole of components of a memory system so as to have the construction of molecular scale, and its process system as well as process method.例文帳に追加

メモリシステムの一部または全部の構成要素を分子スケールの構造にすることにより記憶密度の向上をはかった分子メモリとそのプロセスシステム及びプロセス方法を提供する。 - 特許庁

When the used quantity of the shared memory 30 exceeds prescribed quantity, the supervisory process 40 judges the memory falls into congested state, and requests the notice of the emergency message to the emergency communication control process 50.例文帳に追加

共有メモリ３０の使用量が所定量を超えたとき、監視プロセス４０は輻輳状態に陥ったと判断し、緊急通信制御プロセス５０に緊急メッセージの通知を要求する。 - 特許庁

To protect sufficiently a nonvolatile semiconductor memory against the damage to the nonvolatile semiconductor memory given the electromagnetic waves generated in a plasma processing process or the like in advance of a wiring process.例文帳に追加

配線工程以前におけるプラズマ処理工程等で発生する電磁波が与える不揮発性半導体記憶装置へのダメージに対して、不揮発性半導体記憶装置を十分に保護する。 - 特許庁

A process scheduling change part 102 receives an interruption from the memory scheduler 200 to change a process scheduling condition of a CPU core 11 from a priority of a process to the bus use rate thereof.例文帳に追加

プロセススケジューリング変更部１０２は、メモリスケジューラ２００からの割り込みを受け、ＣＰＵコア１１のプロセススケジューリング条件を、プロセスの優先度からプロセスのバス使用率に変更する。 - 特許庁

Memory cells are arranged so that data of one bit is stored by memory cells (MC1, MC2) of two bits, a plate electrode (CP) of a memory cell capacitor and a gate electrode (WL0-WL3) of a memory cell transistor are formed by the same manufacturing process.例文帳に追加

２ビットのメモリセル（ＭＣ１，ＭＣ２）で１ビットのデータを記憶するようにメモリセルを配置し、メモリセルキャパシタのセルプレート電極（ＣＰ）とメモリセルトランジスタのゲート電極（ＷＬ０−ＷＬ３）を同一製造工程で形成する。 - 特許庁

An image forming apparatus comprising the CPU, a memory bus, a standard memory, and the functional memory for performing image processing has a means for transmitting the process status of the functional memory to the CPU.例文帳に追加

ＣＰＵと、メモリバスと、標準メモリと、画像処理を行う機能メモリとからなる画像形成装置において、前記機能メモリの処理状態を前記ＣＰＵに伝達する手段を有することを特徴とする画像形成装置。 - 特許庁

For a controller of hybrid equipment, the SRAM and an SRAM controller equipped with a cache memory controller and a fast memory controller are arranged in the form of provision from a CPU, and the SRAM is reconstituted dynamically with the cache memory and fast memory according to whether a performed process is proper to make memory access fast irrelevantly to the process.例文帳に追加

複合機器の制御装置において、ＣＰＵから提げる形でＳＲＡＭと、キャッシュメモリコントローラ及び高速メモリコントローラを備えたＳＲＡＭ制御コントローラを配置する事により、行なわれる処理の適不適に応じてＳＲＡＭをキャッシュメモリ、高速メモリと動的に再構成することによって、処理によらずメモリアクセスの高速化を実現するシステム。 - 特許庁

After putting the elimination process of the switching failure under the production process program PN80 into practice, the production process of the second sheet of the order 4, is carried down to a position after the elimination process of the faulty production, and a new production process program PN81 is entered in a job memory 380.例文帳に追加

生産工程計画ＰＮ８０の切替不良の除去工程が実行された後、オーダ４の２枚目シートの生産工程は生産不良の除去工程の後に繰り下げられ、新たな生産工程計画ＰＮ８１が作業メモリ３８０に記憶される。 - 特許庁

After the eliminating process of the switching failure of the production process plan PN80 is carried out, the production process of the second sheet of the order 4 is postponed after the eliminating process of the production failure, and a new production process plan PN81 is stored in an operation memory 380.例文帳に追加

生産工程計画ＰＮ８０の切替不良の除去工程が実行された後、オーダ４の２枚目シートの生産工程は生産不良の除去工程の後に繰り下げられ、新たな生産工程計画ＰＮ８１が作業メモリ３８０に記憶される。 - 特許庁

To simplify a structure of a boot sequencer controlling a boot process in a computer system capable of self-booting through a nonvolatile memory such as a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリからのセルフブートが可能なコンピュータ装置において、ブートプロセスを制御するブートシーケンサの構成を簡略化する。 - 特許庁

When a memory dump request is made, the selection means 3 selects significant data classified as data of the significant process from a main memory device 1.例文帳に追加

メモリダンプ要求が出されると、選択手段３により、主記憶装置１内から重要プロセスのデータとして分類された重要データが選択される。 - 特許庁

A memory management information updating part 113 updates the memory management information storage part 102 so that pages P101 and P102 are referred to from the dummy process A'.例文帳に追加

メモリ管理情報更新部１１３は、ページＰ１０１、Ｐ１０２が、ダミープロセスＡ’に参照されるようにメモリ管理情報記憶部１０２を更新する。 - 特許庁

To process a variable length code string subjected to depacking processing as repetition of fixed length processing so as to reduce a memory access frequency while saving memory areas.例文帳に追加

デパッキング処理の可変長符号列を、固定長処理の繰り返しとして処理してメモリ領域を節約したままメモリアクセス頻度を削減する。 - 特許庁

Further the update data are temporarily stored in a second nonvolatile memory 213 for process control via the memory access controller 221 and an image data controller 203.例文帳に追加

また、画像メモリー・アクセス制御部２２１、画像データ制御部２０３を介してプロセス制御用の第２の不揮発メモリー２１３に一時的に格納される。 - 特許庁

The minimum image memory quantity necessary for each process is preliminarily calculated, and an image memory 7 of the calculated necessary quantity is reserved at the time of starting this system.例文帳に追加

各プロセスで必要とする最低限の画像メモリ量をあらかじめ算出し、システム起動時に算出した必要量の画像メモリ７をリザーブする。 - 特許庁

A result of the conversion is registered in the TLB and the request process for the main memory is restarted while the information processing system is waiting for the arrival of the main memory key being requested.例文帳に追加

要求された主記憶キーの到着を待っている間に、変換結果がＴＬＢに登録され、主記憶アクセス要求の処理が再開される。 - 特許庁

To provide a semiconductor memory device in which positive/negative charge voltage applied to a bit line of a memory cell during a manufacturing process is kept at a level of ±1 V.例文帳に追加

製造工程中にメモリセルのビット線に印加される正負チャージが±１Ｖ程度に抑制された半導体記憶装置を実現できるようにする。 - 特許庁

To provide a nonvolatile semiconductor memory device having a split gate type nonvolatile memory cell of source-side implantation system, which can be formed in a single-layer polysilicon process.例文帳に追加

１層ポリシリコンプロセスで形成可能なソースサイド注入方式のスプリットゲート型不揮発性メモリセルを備えた不揮発性半導体記憶装置を提供する。 - 特許庁

The process then removes the data associated with the set of backup copies, from the set of memory locations to form a set of reclaimed memory locations.例文帳に追加

前記プロセスは次に、前記一組のバックアップ・コピーに関連するデータを前記一組のメモリ位置から削除して、一組の再利用メモリ位置を形成する。 - 特許庁

To prevent information written in a ferroelectric memory from being disappeared due to heating processing in a manufacturing process of the ferroelectric memory.例文帳に追加

強誘電体メモリに書き込んでおいた情報が強誘電体メモリの製造工程における加熱処理によって消失してしまうことを防ぐ。 - 特許庁

A memory controller 106 prevents a CPU and other I/O bus master from accessing a memory 110 during a code (for example, a trusted core) initialization process.例文帳に追加

メモリコントローラ１０６は、ＣＰＵおよび他のＩ／Ｏバスマスタがコード（たとえば、トラステッドコア）初期化プロセス中にメモリ１１０にアクセスするのを防止する。 - 特許庁

To actualize a nonvolatile memory in a standard logic CMOS process, while making the area of a memory cell minimum, to actualize an OTP and an MTP.例文帳に追加

標準ロジックのＣＭＯＳプロセスで不揮発性メモリを実現し、メモリセルの面積を最小限にすると共に、ＯＴＰおよびＭＴＰを実現する。 - 特許庁

A filter bank section 16 takes in the audio data stored in an input data memory 18, conducts a filter bank process and writes the processed data into a filter bank data memory 19.例文帳に追加

フィルタバンク部１６は、入力データメモリ１８に格納されたオーディオデータを取り込み、フィルタバンク処理を行い、フィルタバンクデータメモリ１９に書き込みを行う。 - 特許庁

A shared memory control process 41 of the node 10 receives the system information multicasted by the other node 10 and stores it in the shared memory 51.例文帳に追加

また、ノード１０の共有メモリ制御プロセス４１は、別のノード１０からマルチキャストされたシステム情報を受信して共有メモリ５１に記憶させる。 - 特許庁

To provide a nonvolatile semiconductor memory device in which a charge trap layer is used for a memory element by preventing the influence of ultraviolet rays to be generated in a manufacturing process.例文帳に追加

電荷トラップ層を記憶素子に用いる不揮発性半導体記憶装置において、製造工程中に発生する紫外線の影響を防止する。 - 特許庁

When power is applied, the CPU 1 writes the DSP program stored in advance in the memory 2 to the dual port memory 3 for a program storage after its initialization process.例文帳に追加

電源投入時、ＣＰＵ１は初期化処理後、予めメモリ２内に収められているＤＳＰプログラムをプログラム格納用デュアルポートメモリ３に書込む。 - 特許庁

To provide a memory control circuit which enables stable memory access by an automatic timing control circuit even in variation in temperature, a process, or source voltage.例文帳に追加

温度、プロセス、電源電圧変動があったとしても、自動タイミング制御回路により安定したメモリアクセスが可能なメモリ制御回路を提供する。 - 特許庁

To solve the problem occurring in the process of operating an unlocking operation handle for operating a reclining locking mechanism and a memory operation member for operating a reclining memory mechanism.例文帳に追加

リクライニングロック機構を操作するアンロック操作ハンドルと、リクライニングメモリ機構を操作するメモリ操作部材と、の操作の過程で生じる不具合を解消する。 - 特許庁

At the time of write-in process for the prescribed memory cell, voltage drop (V1-V2) is caused in the selected word line(WL) connected to this memory cell.例文帳に追加

所定のメモリセルへの書き込み過程の際に、このメモリセルに接続された選ばれたワードライン（ＷＬ）において電圧降下（Ｖ１−Ｖ２）が生じる。 - 特許庁

If a process references a part of its address space that is not resident in main memory, the system pages the necessary information into memory. 例文帳に追加

プロセスがメインメモリにおいて保持されていないアドレス空間の一部を参照する場合、システムはメインメモリーからメモリの中の必要な情報を ページ につけます。 - FreeBSD

Increasing the program break has the effect of allocating memory to the process; decreasing the break deallocates memory. 例文帳に追加

プログラム・ブレークを増やすということは、そのプロセスへのメモリを割り当てる効果があり、プログラム・ブレークを減らすということは、メモリを解放するということである。 - JM

A shared memory 5 for trace data and a shared memory 6 for event data store the logging target output data provided from the TCP/IP data acquisition process.例文帳に追加

トレースデータ用共有メモリ５及びイベントデータ用共有メモリ６はＴＣＰ／ＩＰデータ取得プロセス２から供されたロギング対象出力データを格納する。 - 特許庁

The master JVM process copies the loaded data into a "read/write" area 114 in the sharable memory area from the private memory area 108.例文帳に追加

マスターＪＶＭプロセスはロードされたデータをそのプライベートメモリ領域１０８から共用可能なメモリ領域の「リード／ライト」エリア１１４内にコピーする。 - 特許庁