「step etching」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

In the intersection parts 7, however, the remaining of the wire- shaped protective films 23 is averted by the diffraction of the light through the slit 12 and side etching and therefore there is no occurrence of the level differences which are the case for the step disconnection of the signal lines 6.例文帳に追加

しかし、交差部７では、スリット１２を通じた光の回折と、サイドエッチングとにより線状保護膜２３が残らないので、信号線６の段切れの原因となる段差が生じない。 - 特許庁

To provide a coating solution for formation of a low-permittivity insulating coating suitable in a semiconductor formation process including a controlled etching step such as a dual damascene process in a semiconductor device having high integration.例文帳に追加

高集積度の半導体装置において、デュアルダマシン法のようなコントロールエッチング工程を含む半導体形成プロセスにおいて好適な低誘電率絶縁膜形成用塗布液を提供すること。 - 特許庁

The step of selectively etching areas of the second region exposed by the discontinuous IrOx film includes exposing the substrate to an etchant that is more reactive with the second material than the IrOx.例文帳に追加

非連続的なＩｒＯｘ膜によって露出された第２の領域の範囲の選択的なエッチングは、ＩｒＯｘより第２の材料とよく反応するエッチャントに基板をさらすことを含む。 - 特許庁

In the step for manufacturing a nitride compound semiconductor laser, a p-type AlGaN etching marker layer 200 is placed under a p-type GaN cap layer 108 and a p-type AlGaN clad layer 107.例文帳に追加

窒化物系化合物半導体レーザの製造工程において、ｐ型ＧａＮキャップ層１０８およびｐ型ＡｌＧａＮクラッド層１０７下にｐ型ＡｌＧａＮエッチングマーカー層２００を敷く。 - 特許庁

To obtain excellent pattern characteristic (pattern accuracy) when etching a copper foil laminate by effectively preventing resin dust deposition in a laminating step with an insulating prepreg mainly consisting of epoxy resin or the like.例文帳に追加

エポキシ樹脂等を主成分とする絶縁性プリプレグとの積層工程において、レジンダストを効果的に防止し、それによって積層銅箔のエッチングに際して良好なパターン特性（パターン精度が良い）を得る。 - 特許庁

A step of subjecting a semiconductor device pattern used for performing etching on or impurity injection into a photoresist layer, formed on the surface of a silicon wafer 103 to reduction exposure includes the formation of a reference chip.例文帳に追加

シリコンウエハ１０３表面に形成したフォトレジスト層に、エッチングまたは不純物注入を行うための半導体装置パターンを縮小露光する工程が、基準チップ形成処理を含む。 - 特許庁

Then, the insulating film present at a periphery of the recess is dug vertically through anisotropic etching to form a step part, and the bottom part of the recess is penetrated to expose the first conductor film.例文帳に追加

次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。 - 特許庁

An n-GaAs active layer 3 is grown on a GaAs substrate 1 via an AlGaAs high-resistance buffer layer 2, and an n-InGaP etching stopping layer 4 and an n+-GaAs cap layer 5 are grown (first step).例文帳に追加

ＧaＡs基板１上にＡlＧaＡs高抵抗バッファ層２を介してｎ-ＧaＡs活性層３を成長させ、更にｎ-ＩnＧaＰエッチング停止層４、ｎ^+-ＧaＡsキャップ層５を成長させる（第１の工程）。 - 特許庁

The manufacturing method of the probe finger structure comprises a preparation step, consisting of an upper layer, an under layer and a wafer or a wafer part having an insulation or an etching stop layer which is located between the upper layer and the under layer.例文帳に追加

上層、下層、及び、上層と下層との間に位置する絶縁又はエッチング停止層を有するウェーハ又はウェーハ部分を準備する段階を含むプローブフィンガ構造体を製造する方法。 - 特許庁

When depositing the membrane, a tapered angle is naturally formed, thereby improving step coverage of subsequential processes, reducing the generation of holes within a device, and eliminating the need of a complicated etching process.例文帳に追加

該薄膜を堆積する時に自然にテーパ角度が形成されることにより、後続工程のステップ被覆性を高めると共に装置中の孔の発生を減らし、複雑なエッチング工程を不要とした。 - 特許庁

The present method comprises providing a substrate in which a resistance heater for heating ink is formed, forming a shallow first trench communicating with an ink chamber to be formed later on a first surface of the substrate in which the resistance heater is formed through a wet or dry etching step, and forming a deep second trench communicating with the first trench and penetrating the substrate on a second surface through a dry etching step.例文帳に追加

本方法は，インク加熱用の抵抗発熱体を形成した基板を準備し，湿式または乾式エッチング工程を介して抵抗発熱体が形成された基板の第１面に後で形成されるインクチャンバと連通する浅めの第１のトレンチを形成し，乾式エッチング工程を介して基板の第２面に第１のトレンチと連通し基板を貫通する深めの第２のトレンチを形成する。 - 特許庁

The manufacturing method of the semiconductor device to which etching and deposition are alternately applied includes a step for generating plasma and etching a substrate by a first excitation source which is connected to a processing room and which is for generating plasma, and a second excitation source which is connected to an electrode of a stage where the substrate is placed; and a step for generating plasma and depositing the substrate by the second excitation source.例文帳に追加

エッチングとデポジションとを交互に適用する半導体装置の製造方法において、処理室に接続された、プラズマを生成するための第一励起源と、基板を載置するステージの電極に接続された第二の励起源とによりプラズマを生成して基板のエッチングを行うステップと、前記第二の励起源によりプラズマを生成して基板のデポジションを行うステップと、を含む半導体装置の製造方法。 - 特許庁

The method for manufacturing a microlens array having a plurality of microlenses projecting like hemispherical surfaces on one surface includes: a resist forming step of forming a resist layer for formation of shapes of microlenses, on an organic film layer being a material layer of the microlenses; and an etching step of etching the formed resist layer and the organic film layer by using mixed gas resulting from mixing molecules including hydrogen and molecules including fluorine.例文帳に追加

一方の面に、略半球面状に突出したマイクロレンズを複数有するマイクロレンズアレイの製造方法であって、マイクロレンズの材料層となる有機膜層の上にマイクロレンズの形状を形成するためのレジスト層を形成するレジスト形成工程と、形成したレジスト層および有機膜層を、水素を含む分子およびフッ素を含む分子を混合させた混合ガスを用いてエッチングするエッチング工程とを含む。 - 特許庁

A method for evaluating a single crystal silicon wafer includes a first step S11 for dry etching a mirror-finished surface 10a of a single crystal silicon wafer 10 on a condition that the etching rate of Si is higher than that of SiO_2, and second steps S12 and S13 for measuring the number of pits existing on the dry etched surface.例文帳に追加

鏡面加工された単結晶シリコンウェーハ１０の表面１０ａに、ＳｉＯ_２よりもＳｉのエッチング速度が大きい条件でドライエッチングを施す第１の工程Ｓ１１と、ドライエッチングされた前記表面に存在するピットの個数を計測する第２の工程Ｓ１２，Ｓ１３とを備える。 - 特許庁

To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and the source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique.例文帳に追加

ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of preventing an increase in etching targets due to a high aspect ratio in forming a contact by means of an auto-alignment contact, overcoming a step by a hard mask used in auto-alignment contact etching, facilitating subsequent patterning, and simplifying processes.例文帳に追加

オートアライメントコンタクトを利用したコンタクト形成の際、高い縦横比によるエッチングターゲットの増加を防止でき、オートアライメントコンタクトエッチングに用いるハードマスクによる段差を克服し、後続のパターニングを容易に行い、かつ、処理を単純化させることができる半導体素子の製造方法を提供すること。 - 特許庁

Since the etching rate of a SiO2 film 3 for isolation in the n-type well 6, into which both of phosphorus and boron are implanted, is higher than that of the points where either of phosphorus or boron is implanted, a recess or step difference 3a is formed in the SiO2 film 3 during the etching operation of the SiO2 film 4 for protection which becomes positioning patterns 10.例文帳に追加

燐と硼素の双方が注入されるｎ型ウェル６でのアイソレーション用ＳｉＯ_2膜３のエッチングレートは、燐と硼素のいずれかが注入された箇所のそれよりも高くなるので、保護用ＳｉＯ_2膜４のエッチング工程でＳｉＯ_2膜３に位置合わせパターン１０となる窪みないし段差３ａが形成される。 - 特許庁

The cool-down step is a process wherein Ar gas of the flow rate of 400-800 sccm is introduced into the plasma etching device for 80 seconds or more, and the pressure in the etching device is made at 200-300 mTorr, and high-frequency voltage of 150 W or less is applied to an upper electrode and a lower electrode, respectively.例文帳に追加

クールダウンステップは、プラズマエッチング装置内に４００sccm以上８００sccm以下の流量のＡｒガスを８０秒間以上導入し、エッチング装置内の圧力を２００ｍTorr以上３００ｍTorr以下にし、上部電極及び下部電極それぞれに１５０Ｗ以下の高周波電圧を印加する工程である。 - 特許庁

The manufacturing method has steps (S101, S102) of forming etching grooves XX on boundary lines between semiconductor chips CP from the main surface of a semiconductor wafer WF, for example in a former process, and a back-grinding step (S1042) as a subsequent process of grinding the whole rear surface of the semiconductor wafer WF to the etching grooves XX.例文帳に追加

例えば、前工程プロセスにおいて、半導体ウエハＷＦの主面から各半導体チップＣＰ間の境界ラインにエッチング溝ＸＸを形成し（Ｓ１０１，Ｓ１０２）、次いで後工程となるバックグラインド工程において、半導体ウエハＷＦの裏面全体をエッチング溝ＸＸに到達するまで研削する（Ｓ１０４２）。 - 特許庁

To solve the problem that a manufacturing margin is small and when the distance between source/drain wiring is made short, yield is lowered, in the conventional manufacturing method wherein the number of manufacturing steps is reduced by forming a semiconductor layer and source/drain wiring of a channel etching type and insulating gate type transistor are formed in one photo etching step using a halftone exposure technique.例文帳に追加

ハーフトーン露光技術を用いて１回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度（マージン）が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。 - 特許庁

The method for improving the corrosion resistance of the copper-free plated film on a resin includes electroplating a resin-molded article while skipping a copper plating step, and subjects the resin-molded article to each treatment of: etching S1; etching neutralization S2; catalyst application S3; and conductivity impartation S4; electrolytic nickel plating; and finally chromium plating S8.例文帳に追加

樹脂成形品に銅めっきを省略して電気めっきを施す銅フリー樹脂めっきの耐食性向上方法であって、前記樹脂成形品に、エッチングＳ１、エッチング中和Ｓ２、触媒付与Ｓ３及び導電化Ｓ４の各処理を施し、次に樹脂成形品に電気ニッケルめっきを施し、最後にクロムめっきＳ８を施す。 - 特許庁

This preparation consists of a step forming a semiconductor layer comprising a laminated structure of a-Si film 5 and n+ a-Si film 6, a step forming ITO film 7 as a transparent pixel electrode at a separated position from the semiconductor layer, a step forming an SiNx protective film 10 in whole area and an etching step patterning so as to separate this protective film from the transparent pixel electrode.例文帳に追加

ガラス基板１の上にａ−Ｓｉ膜５およびｎ^+ ａ−Ｓｉ膜６の積層構造からなる半導体層を形成する工程と、半導体層と離れた位置に透明画素電極となるＩＴＯ膜７を形成する工程と、全体にＳｉＮｘ保護膜１０を形成する工程と、この保護膜を、透明画素電極と離れるようにパターンニングするエッチング工程と、により液晶表示装置用のアレイ基板を製造する。 - 特許庁

The method for manufacturing wiring includes a step of ejecting locally a composition containing a conductive material on a first pattern so as to form a conductor functioning as a pillar, a step of forming a dielectric so as to cover the conductor, a step of etching the dielectric so as to expose a part of the conductor, and a step of forming a second pattern on the exposed conductor.例文帳に追加

本発明の配線の作製方法は、第１のパターン上に導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップと、前記導電体が覆われるように絶縁体を形成するステップと、前記導電体の一部が露出するように前記絶縁体をエッチングするステップと、露出した前記導電体上に第２のパターンを形成するステップとを有することを特徴とする。 - 特許庁

The method comprises a step for preparing a silicon substrate, a step for forming a first conductivity type impurity region in a first region of the silicon substrate, a step for forming a second conductivity type impurity region in a second region which is separated from the first region of the silicon substrate and a step for forming a porous silicon layer by chemically etching the surface of the second conductivity type impurity region.例文帳に追加

本発明のフォトダイオードの製造方法は、シリコン基板を用意する段階と、前記シリコン基板の第１領域に第１導電型不純物領域を形成する段階と、前記シリコン基板の前記第１領域と離隔した第２領域に第２導電型不純物領域を形成する段階と、前記第２導電型不純物領域の表面を化学的エッチング処理して多孔質シリコン層を形成する段階を含む。 - 特許庁

The antenna coil for the IC card can be manufactured through a step of applying an epoxy resin on the rough surface of the electrolytic copper foil to provide an epoxy resin layer, a step of applying a polyurethane adhesive on the epoxy resin layer to adhere a synthetic resin film thereto, and a step of treating the electrolytic copper foil by resist treatment and etching and forming a specified circuit pattern.例文帳に追加

このようなＩＣカード用アンテナコイルは、電解銅箔の粗面にエポキシ系樹脂を塗布して、エポキシ系樹脂層を設ける工程と、エポキシ系樹脂層上にポリウレタン系接着剤を塗布し、合成樹脂製フィルムを貼合する工程と、次いで、電解銅箔にレジスト処理及びエッチング処理を施して、所定の回路パターンを形成する工程を経て、製造することができる。 - 特許庁

The process for fabricating a group III nitride based compound semiconductor laser comprises a step for forming a plurality of semiconductor layers composed of a group III nitride based compound semiconductor on a substrate, a step for forming an electrode narrower than the semiconductor layer on the surface thereof, and a step for forming a ridge by etching the semiconductor layer using the electrode as a mask.例文帳に追加

III族窒化物系化合物半導体レーザの製造方法において、基板上にIII族窒化物系化合物半導体から成る複数の半導体層を形成する工程と、前記半導体層の表面に、前記半導体層よりも狭い幅を有する電極を形成する工程と、前記電極をマスクとして前記半導体層をエッチングし、リッジ部を形成する工程とを含む。 - 特許庁

The method for forming the isolation film of a semiconductor element comprises a step for forming the isolation film 2 and the masking insulation film 3 sequentially on the silicon substrate 1, a step for forming a trench by etching the specified parts of the masking insulation film 3 and the isolation film 2 sequentially, and a step for completing an epitaxial silicon active region 5 by growing an epitaxial silicon film on the resulting object.例文帳に追加

このための本発明の半導体素子の素子分離膜の形成方法は、シリコン基板1上に分離酸化膜2とマスキング絶縁膜3とを順に形成する段階と、マスキング絶縁膜3と分離酸化膜2との所定部分を順に蝕刻してトレンチを形成する段階と、前記結果物上にエピタキシャルシリコン膜を成長させてエピタキシャルシリコンアクティブ領域5を完成する段階を含む。 - 特許庁

The thin metal oxide film element is produced through a step for forming a thin amorphous metal oxide film containing an excess of lead over the stoichiometric composition as a 2nd layer on a 1st layer, a step for etching the thin amorphous metal oxide film and a step for crystallizing the etched thin amorphous metal oxide film by heating.例文帳に追加

第一の層の上に、第二の層として化学量論組成よりも過剰の鉛を含有するアモルファス状金属酸化物薄膜を形成する工程、該アモルファス状金属酸化物薄膜をエッチングする工程、およびエッチングされたアモルファス状金属酸化物薄膜を加熱により結晶化する工程を含むことを特徴とする、金属酸化物薄膜素子の製造方法。 - 特許庁

The method of manufacturing the transparent conductive film includes: a step in which on one side or both sides of a transparent film base material, a first layer undercoat layer is formed by an organic material; a step in which on the undercoat layer, the transparent conductor layer is formed by a sputtering method; and a step in which the transparent conductor layer is patternized by etching.例文帳に追加

透明なフィルム基材の片面または両面に、透明なフィルム基材から第一層目のアンダーコート層を有機物により形成する工程、前記アンダーコート層上に、スパッタリング法により透明導電体層を形成する工程、および前記透明導電体層を、エッチングしてパターン化する工程を有することを特徴とする透明導電性フィルムの製造方法。 - 特許庁

The manufacturing method of the micro mirror actuator is characterized by including a step for etching a trench corresponding area on a substrate, a step for laminating the film shaped organic film on the substrate so as to maintain a hollow state of the trench corresponding area, and a step for eliminating the film shaped organic film after depositing and patterning a metal film on the film shaped organic film.例文帳に追加

マイクロミラーアクチュエータの製造方法は、基板上にトレンチ対応領域をエッチングする段階と、前記トレンチ対応領域が中空状態を保つように基板上にフィルム状有機膜をラミネーションする段階と、前記フィルム状有機膜上に金属膜を蒸着してパターニングした後、前記フィルム状有機膜を除去する段階とを含むことを特徴とする。 - 特許庁

A method of manufacturing a semiconductor substrate comprises: a sandblasting step of performing surface treatment by sandblasting on a first surface of a silicon substrate in an as-sliced state, fabricated by slicing a silicon ingot; and a step of performing surface treatment on the silicon substrate using an etching solution containing either or both of hydrofluoric acid and nitric acid after the sandblasting step.例文帳に追加

本発明の半導体基板の作製方法は、シリコンインゴットをスライスすることにより作製されたアズスライス状態のシリコン基板の第一の面に対して、サンドブラスト処理による表面処理を行うサンドブラスト工程と、前記サンドブラスト工程の後に、前記シリコン基板に対して、フッ酸、硝酸のいずれか１つ以上を含むエッチング溶液による表面処理を行う工程と、を含む。 - 特許庁

The surface unevenness formation method comprises: the step of forming an energy-sensitive negative type resin composition containing at lest one or more kinds of polymerizable monomer or oligomer; the step of emitting 0.005 to 1.0J/cm^2 of active energy rays at least one or more times via a mask formed in a pattern; and the step of subjecting to post-heating without an etching operation.例文帳に追加

少なくとも一種類以上の重合可能なモノマー又はオリゴマーを含有する感エネルギー性ネガ型樹脂組成物層を形成する工程、パターン形成されたマスクを介して活性エネルギー線を少なくとも一回以上０．００５〜１．０Ｊ／ｃｍ^２照射する工程、エッチング操作を行うことなく後加熱する工程を含む表面凹凸形成方法。 - 特許庁

The method of cleaning or etching a substrate 1 with a liquid distributed on a part of the substrate 1 while preventing other parts of the substrate 1 from contacting the liquid, comprises a step of supplying the liquid on a part of the substrate 1 and a step of supplying a gaseous surfactant substance at the same time as the liquid supplying step.例文帳に追加

基板１の一部の上に液体を分配して上記基板１を洗浄又はエッチングする一方、上記基板１の他の部分は上記液体と接触することを防止される方法であって、上記方法は、上記基板１の一部の上に液体を供給するステップと、上記液体を供給するステップと同時に、表面にガス状の界面活性物質を供給するステップとを含む。 - 特許庁

To provide a semiconductor device, which has a Cu anti-diffusion layer having a relative dielectric constant of about 6 or smaller and having a satisfactory alignment with a wiring step and/or an etching stopper layer, and also to provide a method for manufacturing a semiconductor device.例文帳に追加

比誘電率が６程度以下で、しかも配線工程との整合性も良いＣｕの拡散防止層および／またはエッチングストッパー層を有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a positive resist composition with high resolution, excellent in dry etching resistance, with reduced wear of the film and suitably used in a method for forming a resist pattern via an exposing step using a low-energy electron beam.例文帳に追加

高解像性で、ドライエッチング耐性に優れ、膜減りの低減された、低加速電子線を用いて露光する工程を経てレジストパターンを形成する方法に好適に用いられるポジ型レジスト組成物を提供すること。 - 特許庁

Then, the silicide layer 7 and the polysilicon layer 6 are etched through a photo-etching step, and an electric fuse composed of an anode region 1, a cathode region 2, and a link region 3 which connects the anode region 1 and the cathode region 2 is formed.例文帳に追加

次にフォトエッチング工程を経てシリサイド層７、ポリシリコン層６をエッチングし、アノード領域１、カソード領域２及びアノード領域１とカソード領域２を接続するリンク領域３からなる電気ヒューズを形成する。 - 特許庁

After a resist layer thicker than a step is formed on an upper surface of the substrate based on the layers 14a, 16a, this resist layer is thinned by a sheet type ashing or etching process, so that resist layers 20A, 20B are left behind.例文帳に追加

基板上面に層１４ａ，１６ａに基づく段差より厚くレジスト層を形成した後、このレジスト層を枚葉式のアッシングまたはエッチング処理により薄くしてレジスト層２０Ａ，２０Ｂを残存させる。 - 特許庁

To provide a semiconductor integrated circuit having a structure capable of preventing a deterioration of a gate insulating film caused by a charge storage in a gate electrode and an occurrence of a leakage current in an etching step of a metal wiring layer.例文帳に追加

メタル配線層のエッチング工程において、ゲート電極への電荷チャージに起因するゲート絶縁膜の劣化及びリーク電流の発生を防止できる構造を有する半導体集積回路を提供する。 - 特許庁

To prevent corrosive disconnection of an auxiliary capacitance line in a consecutive pixel etching step in a manufacturing method of an electrooptical element using a corrosive metal such as Al or an Al alloy as the auxiliary capacitance line.例文帳に追加

ＡｌあるいはＡｌ合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。 - 特許庁

Since a processing damage during the surface polishing operation is removed by the light secondary etching of the wafer in this way, a wafer polishing amount in a mirror polishing step can be reduced and the wafer flatness after the polishing can be increased.例文帳に追加

このように、表面研削時の加工ダメージを、このウェーハに軽く２次エッチして除去すれば、鏡面研磨工程におけるウェーハの研磨量が低減し、研磨後のウェーハ平坦度を高めることができる。 - 特許庁

To provide a production method of a porous glass in which treatment time can be shortened in selective etching step of a phase separated glass with an acid solution, and remaining and deposition of gel silica in the pores of an obtained porous glass are suppressed.例文帳に追加

分相ガラスの酸溶液による選択エッチングの工程で、処理時間が短縮でき、且つ多孔質の細孔中にゲル状シリカの残留、堆積が抑制された多孔質ガラスの製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of reducing the occurrence of a via-defect such as high resistance in a plasma etching step for forming a hole conducting to floating lower-layer metal wiring.例文帳に追加

フローティングしている下層金属配線に通じるホール形成のためのプラズマエッチング工程において、高抵抗などのビア不良の発生を低減させることのできる半導体装置の製造方法を提供する。 - 特許庁

Inside of a chamber is cleaned with the processing using plasma containing hydrogen (step S1) and processes such as formation of trench and via-hole are conducted by etching to a wafer using the chamber having completed the cleaning process (steps S2, S3).例文帳に追加

チャンバ内を水素を含むプラズマを用いて処理することによってクリーニングし（ステップＳ１）、クリーニングされたチャンバを用い、ウェーハにエッチングによりトレンチやビアホールを形成する等の加工を行う（ステップＳ２，Ｓ３）。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which etching residues can be removed without greatly overetching a film to be etched formed covering a step, and a ground oxide film can be made thin.例文帳に追加

段差上に被覆された被エッチング膜を大幅にオーバーエッチングすることなく、エッチング残渣を除去することができるとともに、下地酸化膜を薄膜化することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a safe and simple remover composition having excellent performance to remove photoresist residue generated in dry etching of a transparent electrically conductive film in a step for producing LCD and not containing an organic solvent.例文帳に追加

ＬＣＤの製造工程において、透明導電膜のドライエッチング時に発生するフォトレジスト残渣に対し、その除去性に優れ、かつ有機溶媒を含有しない安全で簡便な剥離剤組成物を提供すること。 - 特許庁