「write-operation」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide a plasma display panel preventing insulation breakdown of a dielectric layer of a priming discharge cell, capable of carrying out a write-in operation with stability and high speed by stably generating priming discharge, and enabled to be made higher in definition.例文帳に追加

プライミング放電セルの誘電体層の絶縁破壊を防ぎ、プライミング放電を安定して発生させて書込み動作を安定かつ高速に行うことができ、高精細化も可能なプラズマディスプレイパネルを提供する。 - 特許庁

To provide a disk device and a disk changer device in which the number of parts and cost are more reduced with a simpler configiration than heretofore, a device is downsized and stable reproduction and write-in operation can be performed.例文帳に追加

従来と比較して簡素な構成で部品点数やコストの削減、及び装置の小型化を図るとともに、安定した再生書き込み動作を行うことのできる光ディスク装置およびディスクチェンジャー装置を提供する。 - 特許庁

This semiconductor memory device has two pre-charge circuits 413, 414 positioned at both ends of a pair of global input/output lines, the two pre-charge circuits are selectively operated by read-out and write-in operation.例文帳に追加

本半導体メモリ素子は、グローバル入出力ライン対の両端に位置された二つのプリチャージ回路４１３，４１４を有し、二つのプリチャージ回路は、読み出し及び書き込み動作によって選択的に作動する。 - 特許庁

To provide a non-volatile semiconductor memory such as a ferroelectric RAM or the like in which a potential of a floating line connected to a memory cell can be prevented from varying by an adjacent signal line during read/write operation.例文帳に追加

メモリセルに連結されたフローティングラインの電位がリード／ライト動作の間に隣接した信号ラインによって変化されることを防止できる強誘電体ＲＡＭなどの不揮発性メモリ装置を提供する。 - 特許庁

To realize a video library system capable of automatically detecting a fault occurrence part and continuing the operation of the system when fault occurs at the data write-in time, etc., in an image/audio information recording/ reproducing device.例文帳に追加

画像音声情報記録再生装置にてデータの書き込み時等に障害が発生した場合、障害発生部を自動的に検知してシステムの運用を継続することが可能なビデオ・ライブラリ・システムを実現する。 - 特許庁

Write mode releasing members (11, 12) having release knobs (12) arranged above cylindrical parts (1, 2, 7, 8) and outside a knock operation part (17) are provided in a form to be able to move in the longitudinal direction of the cylindrical parts.例文帳に追加

筒状部（１，２，７，８）の上側で、かつ、ノック操作部（１７）の外側の部分に配設された解除ツマミ（１２）を有する書記モード解除部材（１１，１２）を、当該筒状部の縦方向に移動操作可能なかたちで設けた。 - 特許庁

After the second write operation, the difference between the read reference current and the memory cell current for the memory cell can be expanded because threshold voltages for the memory cell is distributed to one side of the first or the second reference memory cell as a border.例文帳に追加

第２書き込み動作後、メモリセルの閾値電圧は、第１または第２リファレンスメモリセルを境界として一方側に分布するため、読み出しリファレンス電流とメモリセルのメモリセル電流との差を大きくできる。 - 特許庁

Then, drag-and-drop operation of the icon U1 on which a small icon W1 indicating that the write authority is set with respect to the user "User 1" is superposed and displayed is performed on an icon D1 of the document file "Doc 01".例文帳に追加

その後、書き込み権を利用者「Ｕｓｅｒ１」に設定したことを示す小アイコンＷ１が重ねて表示されたアイコンＵ１を文書ファイル「Ｄｏｃ０１」のアイコンＤ１上にドラッグアンドドロップ操作する。 - 特許庁

Pixels 106_j1 to 106_jm connected to a gate line Gj perform write-in operation of a DA conversion value of pixel data of each pixel of the j-th row and drive a liquid crystal element at high speed, in an effective horizontal scanning period.例文帳に追加

ゲート線Ｇjに接続された画素１０６_j1〜１０６_ｊmは、有効水平走査期間においては、ｊ行目の各画素の画素データのＤＡ変換値の書き込み動作を行い、液晶素子を高速で駆動する。 - 特許庁

In the servo writing method for recording servo information on a disk 10 by using a perpendicular magnetic recording method, a servo write operation including set offset processing is performed on the basis of a hard/easy transition shift (HETS).例文帳に追加

垂直磁気録方式によりサーボ情報をディスク１０上に記録するサーボライト方法において、ハード・イージー・トランジション・シフト（ＨＥＴＳ）現象に基づいて設定されるオフセット処理を含むサーボライト動作を実行する。 - 特許庁

The gate electrode layer GE is formed of a p-type semiconductor on the charge trap layer CT and is configured so as to inject holes to the charge trap layer CT in order to perform a write operation.例文帳に追加

ゲート電極層ＧＥは、電荷トラップ層ＣＴ上にｐ型半導体により形成され、かつ書込動作を行なうために電荷トラップ層ＣＴに正孔を注入することができるように構成されている。 - 特許庁

When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE.例文帳に追加

外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。 - 特許庁

Write-in operation being characterized in that electric charges injection speed does not depend on threshold voltage that is a hot electron injection system is performed by controlling drain voltage and a drain current of a memory transistor.例文帳に追加

本発明では、メモリトランジスタのドレイン電圧とドレイン電流とを制御することによって、電荷注入速度がしきい値電圧に依存しないことを特徴とするホットエレクトロン注入方式の書き込み動作を行う。 - 特許庁

To provide a data input circuit for a semiconductor storage device in which a through current is suppressed by preventing completely operation of a write-amplifier driving a data bus during pre-charge of a data bus.例文帳に追加

データバスのプリチャージ期間中に、データバスを駆動するライトアンプが動作するのを完全に防止することにより、貫通電流の発生を抑止した、半導体記憶装置のデータ入力回路を提供すること。 - 特許庁

Then, a solenoid for removing the toner T on the glass plate by vibration is provided, and it is controlled so that the vibration of the glass plate may be inhibited in the case of performing write-in by the exposure at the operation time of the apparatus.例文帳に追加

このガラス板上のトナーTを振動により清掃するソレノイドを設け、装置動作時でかつ露光による書き込みを行っているときにガラス板の振動を禁止するようにソレノイドを制御している。 - 特許庁

To guarantee the contents of data in an EEPROM under writing even when the operation of a non-volatile semiconductor storage device (non- contact IC card) is interrupted during the execution of write.例文帳に追加

不揮発性半導体記憶装置（非接触ＩＣカード）において、書き込み実行中にその動作が中断した場合でも、書き込み中のＥＥＰＲＯＭのデータの中身を保証することができることを目的とする。 - 特許庁

In the case of a pre-fetch operation for cache line size write in the multi-processor system, it can be instantaneously implemented on its own cache memory without reading from the main storage 4 or the fetching the data from a cache memory on another card.例文帳に追加

このマルチプロセッサシステムでは、キャッシュラインサイズライト用プリフェッチ動作時に、主記憶４の読出し、別カード上のキャッシュメモリからのデータを取り込みを行うことなく、即座に自キャッシュメモリ上で実施可能としている。 - 特許庁

In the disk publisher 1 provided with a plurality of drives, a number of a drive 3 used last is stored in a drive number storage part 6, and in the next drive write operation, the drive of the next number is selected.例文帳に追加

複数のドライブを備えるディスクパブリッシャ１において最後に利用されたドライブ３の番号を最終書込みドライブ番号保存部６に保存し、次のドライブ書込み作業においては、次の番号のドライブを選択する。 - 特許庁

To receive a command from a host by preventing a read error of the device unique information in the case of turning on the power in a medium storage device for reading the device unique information from a medium to a memory and carrying out read/write operation to the medium.例文帳に追加

装置固有情報を媒体からメモリに読み出し、媒体へのリード／ライト動作を行う媒体記憶装置において、パワーオン時の装置固有情報のリードエラーを予防して、ホストからのコマンド受領を可能とする。 - 特許庁

Highly parallel operation function can be realized by using an other address field including bank addresses for a 'read' command and a 'write' command and the other bank addresses for an 'active' command and a 'precharge' command.例文帳に追加

「リード」コマンドおよび「ライト」コマンドのためのバンクアドレスと、「アクティブ」コマンドおよび「プリチャージ」コマンドのための別個のバンクアドレスとを含む別個のアドレスフィールドを使用することによって、高度に並列な動作機能を実現する。 - 特許庁

The data write 222 at the start of the operation writes the historical data for the lower limit of voltage to the memory 23 when such data are not written to the memory 23, thereby disabling the battery pack 1.例文帳に追加

一方、データ書込部２２２は、稼働が開始される際、記憶部２３に下限電圧履歴データが書き込まれていない場合、記憶部２３に下限電圧履歴データを書き込み電池パック１を使用禁止状態にする。 - 特許庁

Next, a source line is grounded by a source line transistor Q24, the bit line BL2 is connected to the column latches G3, G4, data in accordance with a threshold value of a memory cell are held in the column latches G3, G4, and write-verify operation is performed.例文帳に追加

次に、ソース線トランジスタＱ２４によりソース線を接地し、ビット線ＢＬ２とカラムラッチＧ３、Ｇ４とを接続し、メモリセルのしきい値に応じたデータがカラムラッチＧ３、Ｇ４に保持され、書込ベリファイ動作が実行される。 - 特許庁

To provide an information recording medium which can reduce the error occurrence rate in read-modify-write operation when PC data are overwritten by sector fields onto AV data recorded in ECC block units.例文帳に追加

ＥＣＣブロックの単位で記録されたＡＶデータ上に、セクタフィールドの単位でＰＣデータを上書きするときのリードモディファイライト動作におけるエラー発生率を低減することが可能な情報記録媒体を提供すること。 - 特許庁

This processor is provided with a circuit 13 which refers to decoded results or issued results when a write operation is performed to a register 11 including a bit showing the current mode and outputs a purge signal at the time when it is a mode switching signal.例文帳に追加

現在のモードを示すビットを含むレジスタ１１にライト動作したとき、デコードした結果又はイシューした結果を参照し、モード切り替え信号であったときに、パージ信号を出力する回路１３を設ける。 - 特許庁

A RAID controller 15, in normal operation, sequentially, selects given block data in each write block data for disk devices (Disk 1, Disk 2, Disk 3, Disk 4) 16a to 16d and writes the given block data in a disk device 16n (Disk S) of the hot spare.例文帳に追加

ＲＡＩＤコントローラ１５は、通常稼動時、ホットスペアとなるディスク装置１６ｎ（ＤｉｓｋＳ）に、ディスク装置（Ｄｉｓｋ１，Ｄｉｓｋ２，Ｄｉｓｋ３，Ｄｉｓｋ４）１６ａ〜１６ｄへの各書き込みブロックデータの内の所定のブロックデータを順次選択して書き込む。 - 特許庁

Next, the operation processing section 23 sets pulse width of a write-in pulse or an erasing pulse based on the number of times of repetition of the memory test, and a memory test is performed in residual other region 312 of the EEPROM.例文帳に追加

次に、演算処理部２３は、上記メモリテストを繰り返した回数にもとづき書き込みパルスまたは消去パルスのパルス幅を設定し、ＥＥＰＲＯＭの残りの他領域３１２においてメモリテストを行う。 - 特許庁

An erasing command after second times is inputted in a step SP101, the last voltage values of batch write pulses in data erasing operation of the previous time are read from a storage section 2a in a step SP102.例文帳に追加

ステップＳＰ１０１において２回目以降の消去コマンドが入力されると、ステップＳＰ１０２において、前回のデータ消去動作における一括書き込みパルスの最終電圧値が、記憶部２ａから読み出される。 - 特許庁

A write scanner sequentially supplies a control signal to row-like scanning lines WS to drive sampling transistors T1 and performs a signal writing operation of writing an image signal from a signal line SL to a holding capacity C1.例文帳に追加

ライトスキャナは、行状の走査線ＷＳに順次制御信号を供給してサンプリング用トランジスタＴ１を駆動し、信号線ＳＬから保持容量Ｃ１に映像信号を書込む信号書込み動作を行う。 - 特許庁

The non-volatile semiconductor memory circuit includes a write-in control part in which when input data provided from a memory cell array and the outside are compared with cell data written in the memory cell array and write-in operation is controlled, voltage of the cell data is varied by adjusting respectively voltage distributed in accordance with a level of the input data.例文帳に追加

本発明の不揮発性半導体メモリ回路は、メモリセルアレイ及び外部から提供された入力データ及び該当メモリセルアレイに書き込まれているセルデータを比較して書き込み動作を制御する時、前記入力データのレベルに応じて分配される電圧を異に調整することによって前記セルデータの電圧を可変させる書き込み制御部を備える。 - 特許庁

A second area management control part 23 calculates the relative address of data to be read or written in an area managed by the first area management by collation with a second management table 23 in order to specify the physical location of the data and settles read/ write operation, the relative address, and the length of read/write and gives an indication to the first area management control part 24.例文帳に追加

第２領域管理制御部２３は、読み書きを実行するデータの物理的な配置を特定するため、第２管理テーブル２３と照合して第１領域管理が管理する領域内のデータの相対アドレスを割り出し、読み書き動作と相対アドレス及び読み書きを行う長さを確定し、第１領域管理制御部２４に指示を行う。 - 特許庁

The device for testing the semiconductor integrated circuit includes a pattern data generating means which generates test pattern data for testing a write operation in a memory of the semiconductor integrated circuit; and a write means which writes the test pattern data into a storage area of the semiconductor integrated circuit for storing the test pattern data.例文帳に追加

上記課題は、半導体集積回路のメモリへの書き込みを試験するための試験パタンデータを生成するパタンデータ生成手段と、前記試験パタンデータを前記半導体集積回路の該試験パタンデータを格納する記憶領域へ書き込む書き込み手段と、を有することを特徴とする半導体集積回路の試験装置により達成される。 - 特許庁

The device includes memory elements MC arranged at cross points of word lines WL and bit lines BL, a write driver WD supplying a writing current to the bit line BL, a writing control circuit WC controlling operation of the write driver WD, and a timing signal generating circuit 13 supplying a timing signal TS to the writing control circuit WC.例文帳に追加

ワード線ＷＬとビット線ＢＬの交点に配置された記憶素子ＭＣと、ビット線ＢＬに書き込み電流を供給するライトドライバＷＤと、ライトドライバＷＤの動作を制御する書き込み制御回路ＷＣと、書き込み制御回路ＷＣにタイミング信号ＴＳを供給するタイミング信号生成回路１３とを備える。 - 特許庁

To provide a memory device in which consumption of current additionally used when an amplification means is operated is reduced by controlling enable/disable of the amplification means responding to a value comparing data of an input/output line of global data with write data in driving of write operation of a DRAM, and a drive method of the memory device.例文帳に追加

ＤＲＡＭの書き込み動作駆動の際に、グローバルデータの入力／出力ラインのデータと書き込みデータとを比較した値に応答して、増幅手段のイネーブル／ディセーブルを制御することによって、増幅手段が動作する時に追加に使用されていた電流の消費を低減するメモリ装置及びそのためのメモリ装置の駆動方法を提供すること。 - 特許庁

An input processing means of each channel receives a recording instruction during the stop operation and when a memory bank with final data written therein among banks of an in-channel buffer memory is not incorporated in the write processing to a recording medium, the data are appended to the memory bank, and when the memory bank is incorporated in the write processing, other memory bank is selected and the recording is restarted.例文帳に追加

各チャンネルの入力処理手段が停止動作中に記録指示を受け付け、チャンネル内バッファメモリの複数バンクの中で最後のデータが書かれたメモリバンクが記録媒体への書き込み処理に入っていなければ、そのメモリバンクに追加記録し、書き込み処理に入っていれば他のメモリバンクに切り替えて記録動作を再開する。 - 特許庁

To allow a controller to surely capture generation of an interrupt factor signal by holding an interrupt factor signal as a flag in an interrupt factor signal flag register, even when the interrupt factor signal is generated since the read operation of the interrupt factor signal flag register until the write operation by the controller, and preventing any held flag from being deleted due to the following clear operation by the controller.例文帳に追加

コントローラが割込み要因信号フラグレジスタをリード動作した後からライト動作するまでに割込み要因信号が発生しても、その割り込み要因信号がフラグとして割込み要因信号フラグレジスタに保持され、その後のコントローラによるクリア動作によっても保持されたフラグが消されることが無く、確実に割込み要因信号の発生をコントローラが把握可能とする。 - 特許庁

The memory executes, to all the memories, a recovery operation (refreshing) for restoration to residual polarization quantity immediately after a write operation is executed or to residual polarization quantity to which a voltage applied to a memory cell unselected at the time of access is applied with one applying operation, after the deterioration in the residual polarization quantity occurs in an optional memory cell by accessing a selected memory cell.例文帳に追加

また、選択されたメモリセルに対してアクセスすることにより任意のメモリセルに残留分極量の劣化が発生した後、全てのメモリセルに対して、書き込み動作直後の残留分極量、または、アクセス時に選択されないメモリセルに印加される電圧が１回分印加された残留分極量に回復させるための回復動作（リフレッシュ）を行う。 - 特許庁

A setting circuit 115 of the tamper preventing circuit 110, when an access via an input/output terminal 111 is detected, sets an encryption/decryption processor 122 to decrypt written data during a read operation without encrypting the written data, or to encrypt written data and reading out the written data during a read operation without performing decryption corresponding to an encryption scheme used during a write operation.例文帳に追加

改竄無効化回路１１０の設定回路１１５は、入出力端子１１１を介したアクセスが検出された場合、暗号復号処理部１２２に対して、書き込みデータを暗号化せず、読み出し時に復号させる設定、または、書き込みデータを暗号化し、読み出し時に書き込み時の暗号化方式に対応した復号をせずに読み出す設定を行う。 - 特許庁

In normal operation, the reference voltage Vrw is set to reference voltage Vri1 from an internal reference voltage generating circuit 206 by a data write-in current adjusting circuit 200, on the other hand, in test operation, the voltage is set to reference voltage Vre1 applied to a reference voltage external input terminal 202 from the outside.例文帳に追加

基準電圧Ｖｒｗは、データ書込電流調整回路２００によって、通常動作時には、内部基準電圧発生回路２０６からの基準電圧Ｖｒｉ１に設定される一方で、テスト動作時には、基準電圧外部入力端子２０２に外部より印加された基準電圧Ｖｒｅ１に従って設定される。 - 特許庁

The information display device is configured to add a page display priority information to a document file to be displayed, to obtain an operation instruction showing the display priority of the pages to be displayed via an operation by a user, to read and display the pages from the document file based on the instruction, to update the display priority of the pages being displayed, and to write the pages in the document file.例文帳に追加

表示対象の文書ファイルにページの表示優先度情報を付加し、ユーザによる操作を介して、表示するページの表示優先度を示す操作指示を取得し、それに基づき文書ファイルからページを読み込み、表示する、あるいは表示中のページの表示優先度を更新し、文書ファイルに書き込む。 - 特許庁

In the shift cell detecting circuit 6, a memory cell transistor where a low threshold voltage is distributed between the word line voltage during verify operation and the word line voltage during normal read operation is detected and a resultant data sequence identical to the write data sequence is stored in the latch circuit 3.例文帳に追加

シフトセル検出回路６において、ベリファイ動作時のワード線電圧と、通常読み出し時のワード線電圧との間にしきい値電圧が分布するメモリセルトランジスタの検出を行い、検出結果として書き込みデータと同一のデータ列を形成し、シフトセル検出回路６の検出結果をラッチ回路３に格納する。 - 特許庁

Inverse DCT operation processing at the time of decoding processing and quantization noise removal processing to decoded images are performed by a transposing memory 303 which can transpose management of a two-dimensional address, and can write data from inverse quantization means 102 and motion compensating means 305, and operation means 104.例文帳に追加

二次元アドレスの管理が転置でき、且つ逆量子化手段１０２及び動き補償手段３０５からデータの書き込みが可能な転置メモリ３０３と演算手段１０４により、復号処理時の逆ＤＣＴ演算処理と、復号された復号画像に対する量子化ノイズ除去処理を行う。 - 特許庁

To provide a nonvolatile ferroelectric memory which can enhance a chip working speed by reducing bitline capacitance, and to provide a method for driving the nonvolatile ferroelectric memory by which pre-charge time can be reduced, by performing a write operation even in an active area through composing a chip which can work under low voltage by a self boost operation.例文帳に追加

ビットラインキャパシタンスを減少させて、チップ動作速度を改善できる強誘電体メモリを提供し、また、セルフブースト動作によって低電圧でも動作することができるチップを構成し、アクティブ領域でも書込み動作を行うことにより、プリチャージタイムを減らすことができる強誘電体メモリの駆動方法を提供する。 - 特許庁

Thus, since the user who carries out the operation can immediately write in a malfunction realized at a present point in time, a convenient usage discovered, and the like for the operation, no predetermined information stops in each user, the opportunity of informing the information to another user is provided, and it becomes possible to promote the sharing of the information.例文帳に追加

これにより、作業を行なっているユーザが、現時点で気がついた不具合や発見した便利な使い方等を、その作業に対して即時に書き込むことが可能となるため、各ユーザに所定の情報が留まることなく、その情報を別のユーザに知らせる機会を与え、情報の共有化を促進することが可能となる。 - 特許庁

The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.例文帳に追加

演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁

A sampling transistor T2 performs the threshold voltage correcting operation according to a control signal supplied to a scan line WS when a signal line SL is at a reference potential Vofs, and performs the signal potential write operation according to a control signal supplied to the scan line WS when the signal line SL is at a signal potential Vsig.例文帳に追加

サンプリング用トランジスタＴ２は、信号線ＳＬが基準電位Ｖｏｆｓにある時走査線ＷＳに供給された制御信号に応じて閾電圧補正動作を行い、信号線ＳＬが信号電位Ｖｓｉｇにある時走査線ＷＳに供給された制御信号に応じて信号電位書込動作を行う。 - 特許庁