「チップ間」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

このルータチップ１０２−１を、他の半導体チップ１０１−２が搭載された同様の構成を持つルータチップ１０２−２と重ねることで、半導体チップ間の通信を実現する。例文帳に追加

By having this router chip 102-1 stacked on a router chip 102-1 mounted with another semiconductor chip 101-2 and having the same constitution 102-2, communications among semiconductior chips are realized. - 特許庁

ピペットチップホルダ５を、ピペットチップ装着、脱離位置Ｐ１と、ピペットチップ洗浄位置Ｐ２と、ピペットチップ乾燥位置Ｐ３の順に水平方向に円を描くように間欠移動させる。例文帳に追加

A pipette tip holder 5 is intermittently moved so as to describe a circle in a horizontal direction to a pipette tip attachment/detachment position P1, a pipette tip cleaning position P2, and a pipette tip drying position P3 in this order. - 特許庁

半導体チップの実装基板として樹脂基板を使用しても、チップ及び基板の間の高い接合信頼性と、チップの放熱性との両方を確保することができる半導体チップの基板実装構造を提供する。例文帳に追加

To provide a substrate mounting structure of a semiconductor chip, capable of securing both of high bonding reliability between the chip and the substrate, and heat dissipation of the chip, even when a resin substrate is used as the mounting substrate of the semiconductor chip. - 特許庁

下側のチップに対して上側のチップをオフセットして上下のチップをバンプで接合することにより十分な面積の外部接続端子領域を確保しつつ、チップ間を高い信頼性で接合する。例文帳に追加

To bond between chips in a highly reliable manner, while ensuring a sufficient area for an external connection terminal region, by offsetting an upper chip to a lower chip and by bonding the upper and lower chips through bumps. - 特許庁

ヒータ２でチップ１を加熱し、その状態でチップ１にエージング電流Ｉeを流した後、チップ１に微弱電流Ｉmを流してチップ１の電極間電圧Ｖm1を検出する。例文帳に追加

The chip 1 is heated by means of the heater 2 and after the aging current Ie is fed to the chip 1 under this state, the feeble current Im is fed to the chip 1 and the inter-electrode voltage Vm1 of the chip 1 is detected. - 特許庁

マッチング回路におけるチップ部品実装用ランドの横幅を、チップ部品を移動させる最大の距離にして、チップ部品がパターンに接する部分において、ランドを等間隔にあけるように形成することで、櫛型状のチップ部品実装用ランドを形成する。例文帳に追加

Consequently, a comb-like land for mounting the chip component is formed. - 特許庁

LEDチップ９１_1とLEDチップ９１_2は、それぞれ、照射光を被写体に照射し、レンズ９２は、被写体と、LEDチップ９１_1およびLEDチップ９１_2との間に配置され、照射光を収束または発散させる。例文帳に追加

An LED chip 91_1 and an LED chip 91_2 respectively irradiate the subject with irradiating light, and a lens 92 is arranged between the subject and the LED chip 91_1 and the LED chip 91_2 so as to converge or diverge the irradiating light. - 特許庁

親チップ１および子チップ２間の電気的および機械的な接続は、親チップ１に形成された親側バンプ１８と、子チップ２に形成された子側バンプ２７とを相互に圧着させることにより達成される。例文帳に追加

A master chip 1 is electrically and mechanically connected to a slave chip 2 by mutually crimping a parent-side bump 18 that is formed in the master chip 1 and a slave-side bump 27 that is formed in the slave chip 2. - 特許庁

本体チップと、テストチップとは近接した別のチップに配置しており、これらのチップ間は、スクライブ上で、アルミ等の金属配線でつながれている。例文帳に追加

The main-body chip and the test chip are disposed in respective chips which are independent of each other and are approximate to each other, and these respective chips are connected with each other on a scribe by such metal wiring as aluminum wiring. - 特許庁

制御チップセットは、第１制御チップと第２制御チップとをさらに具備し、データは、バスを介して第１および第２制御チップ間を転送され、該バスは、二方向バスを具備する。例文帳に追加

A control chip set is provided with a first control chip and a second control chip, and data are transferred between the first and second control chips through a bus, and the bus is provided with a bidirectional bus. - 特許庁

さらに、封止樹脂１３に起因して半導体チップ５に加わる応力の大きさがチップタブ３上で均一になる位置関係でチップタブ３の周縁と上記半導体チップ５の周縁は間隔をもって配置されている。例文帳に追加

Further, a circumference of the chip tub 3 and a circumference of the semiconductor chip 5 are arranged at a distance in a positional relationship such that a magnitude of stress applied to the semiconductor chip 5 due to an encapsulation resin 13 becomes uniform on the chip tub 3. - 特許庁

チップコンベア１０に所定の間隔で配置されているチップ払い落し手段が、チップコンベア１０の循環移動のときにフィルタボックス２０に接触してフィルタボックス２０の表面に存在するチップを払い落す。例文帳に追加

Chip shaking means located at a given interval on the chip conveyor 10 come in contact with the filter boxes 20 to shake off the chips present on the surfaces of the filter boxes 20 during the circulative movement of the chip conveyor 10. - 特許庁

加工のための刃先を備えたチップ３０と、チップ３０を保持するアタッチメント２０と、チップ３０とアタッチメント２０との間に設けられ、チップ３０の振動を低減する振動低減部材４０とを有する加工具。例文帳に追加

The machining tool comprises a chip 30 including a cutting edge for machining, an attachment 20 for holding the chip 30, and a vibration reducing member 40 provided between the chip 30 and the attachment 20 for reducing the vibration of the chip 30. - 特許庁

ＬＥＤチップセットは、収納空間に配置され、緑色光を放射する第１のＬＥＤチップ１１２と、青色光を放射する第２のＬＥＤチップ１１６と、赤色光を放射する第３のＬＥＤチップ１１４とを含む。例文帳に追加

The LED chipset which is arranged at the housing space includes a first LED chip 112 for emitting a green light, a second LED chip 116 for emitting a blue light, and a third LED chip 114 for emitting a red light. - 特許庁

マルチチップパッケージ１００内部の第１及び第２チップ１０６，１２０から発生する熱を外部に効率的に放出できるように、第１チップ１０６と第２チップ１２０との間にメタルコアを含むテープ１１６を使用する。例文帳に追加

In order to effectively release heat generated from first and second chips 106 and 120 in a multichip package 100, a tape 116 containing a metal core between the first chip 106 and the second chip 120 is used. - 特許庁

第１及び第２チップパッド列４Ａ，４Ｂの端部よりも外側に位置する第３チップパッド列４Ｃが、第１チップパッド列４Ａと第２チップパッド列４Ｂとの間の中心線の延長線上に並んで配置されている。例文帳に追加

A third chip pad line 4C positioned outside of ends of first and second chip pad lines 4A and 4B is aligned on an extension line of the center line between the first chip pad line 4A and the second chip pad line 4B. - 特許庁

本発明は一対の基板間にチップが内蔵されたチップ内蔵基板を製造するチップ内臓基板の製造方法に関し、チップ部品を第１の基板にワイヤ接続しても高い信頼性を維持することを課題とする。例文帳に追加

To sustain high reliability even if a chip component is connected to a first substrate with a wire in a process for producing a built-in chip substrate where a chip is built in between a pair of substrates. - 特許庁

従来に比してチップ部品を短時間で大量に製造することができてチップ部品の製造効率を高めることができるチップ部品およびそのチップ部品の製造方法の提供を課題とする。例文帳に追加

To provide a chip component which can be much more mass-produced in a shorter time with higher manufacturing efficiency than usual, and to provide its manufacturing method. - 特許庁

親チップ１の表面３の中央部には、子チップ２が接合されるチップ接合領域が設定され、このチップ接合領域内には、複数のバンプ６が互いに適当な間隔を隔てて配置されている。例文帳に追加

A chip joining region to which a slave chip 2 is joined is set on the center portion of a surface 3 of a master chip 1, and a plurality of bumps 6 are arranged with appropriate intervals in the chip joining region. - 特許庁

チップを持ち上げているときに、昇降装置２０をチップの幅全体にわたって移動させることにより、チップの持ち上げ制御と、チップと粘着テープとの間の剥離の伝播が達成される。例文帳に追加

The propagation of a control lifting the chip and peeling-off between the chip and the adhesive tape are achieved, by moving the device 20 over the entire width of the chip, when the chip is to be lifted. - 特許庁

専用のヒューズチップとメモリコアチップを積層して少ないチップ間接合信号数で相互接続し、チップサイズの増大を回避し得る積層メモリを提供する。例文帳に追加

To provide a laminated memory capable of avoiding an increase of a chip size by laminating private fuse chips and memory core chips to carry out an interconnection with small number of bonding signals between the chips. - 特許庁

よって、このチップブロック１００が、後の積層工程における積層の対象となっても、硬化された該アンダーフィル４がチップ１とチップ８との間隙に介在しているので、チップ１とチップ８との間のバンプ３に印加される応力が低減される。例文帳に追加

Even if the chip block 100 becomes an object to be laminated in a subsequent lamination step, stress applied to a bump 3 between the chips 1 and 8 is reduced because the hardened underfill 4 is placed in the gap between the chips 1 and 8. - 特許庁

親チップ１１１及び子チップ１２１〜１２８が実装された親ボード１０１と、１０２は孫チップ１３１〜１３５が実装された子ボード１０２の間を同軸、光ファイバ等のケーブル１４１〜１４５で接続するときに親チップと孫チップ間の配線長さが等しくなるように調節する。例文帳に追加

The master boards 101, 102 in which a master chip 111 and slave chips 121 to 128 are mounted are regulated to be equal in wiring lengths between the master chip 111 and grandchildren chips 131 to 135 when the boards 102 in which the chips 131 to 135 are mounted are connected by cables 141 to 145 such as coaxial optical fibers or the like. - 特許庁

基板２と半導体チップ１との間には、空間５が存在している。例文帳に追加

A space 5 exists between the substrate 2 and the semiconductor chip 1. - 特許庁

各ディスク２のフライトチップ３間には隙間部５２が形成されている。例文帳に追加

A clearance part 52 is formed between the flight chips 3 of each disk 2. - 特許庁

チップ固有の書き込み時間及び消去時間を正しく取得する。例文帳に追加

To correctly obtain a chip-specific write and erase times. - 特許庁

半導体装置は、第１の半導体チップ１０と、第１の半導体チップ１０に搭載された第２の半導体チップ４０と、第１の半導体チップ１０と第２の半導体チップ４０との間に形成された、第１の半導体チップ１０と第２の半導体チップ４０とを電気的に接続する電気的接続部３４と有する。例文帳に追加

The semiconductor device comprises a first semiconductor chip 10, a second semiconductor chip 40 mounted on the first semiconductor chip 10, and a part 34 formed between the first semiconductor chip 10 and the second semiconductor chip 40 in order to connect them electrically. - 特許庁

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。例文帳に追加

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips. - 特許庁

半導体チップがＭＣＰ化された場合には、チップ面積を増大させることなく他の半導体チップとの間のＥＳＤ保護を可能とし、また半導体チップがＭＣＰ化されなかった場合でも、チップ面積に無駄を生じさせない、半導体チップ及び複数の半導体チップが搭載された半導体装置を提供する。例文帳に追加

To provide a semiconductor chip that enables ESD protection from another semiconductor chip without increasing the chip area in a case where the semiconductor chip is Multi-Chip-Packaged, without wasting the chip area in a case where the semiconductor chip is not Multi-Chip-Packaged. - 特許庁

挟持部材に食込んだ電極チップを自重により挿入空間から容易に排出することができる新規な電極チップの取外し装置及び電極チップの交換装置、並びに電極チップの取外しシステム及び電極チップの交換システムを提供する。例文帳に追加

To provide a new electrode chip removing device which can easily exhaust an electrode chip bitten to a holding member from an insertion space by gravity, and to provide an electrode chip exchanging device, an electrode chip removing system, and electrode chip exchanging system. - 特許庁

このチップは更にデバッグバスを含み、このデバッグバスはこのチップと他方のチップとが相補的なモードとなっている間にこれらチップをパラレルに作動させることができる信号を送ることができるよう、他の同じチップに接続可能である。例文帳に追加

In this case, when the RESET signal is energized, the MONITOR-mode chips 110A to 110B reports the debug bus 140 that an enable signal is generated and the DUT-mode debug chip 110C that the debug bus of its CODEC is enabled. - 特許庁

半導体チップＣ１上に他の半導体チップを積層する場合も同様に、半導体チップＣ１と他の半導体チップとの間隔と同程度の径であり電気的絶縁性を有する支持球４８を搭載し、この支持球４８が搭載された面上に他の半導体チップを積層する。例文帳に追加

In the case of laminating another semiconductor chip on the semiconductor chip C1, supporting balls 48 having a diameter almost equal to a gap between both the semiconductor chips and electric insulation are similarly loaded on the semiconductor chip C1 and the other semiconductor chip is laminated on the face load with the supporting balls 48. - 特許庁

一面の電極パッドにバンプ３を形成した第１のチップ１の他面と第２のチップ２の一面とを接着し積層チップを形成し、第１のチップ１と第２のチップ２の各電極パッド間を接続する金属細線５を張る。例文帳に追加

The other face of a first chip 1 formed with a bump 3 in an electrode pad on the one face is adhered to one face of a second chip 2 to form the laminated chip, and a metallic fine line 5 is expanded for connecting between respective electrode pads of the first chip 1 and the second chip 2. - 特許庁

半導体チップ等のチップ体の製造工程において、従来から行われていた、いわゆるエキスパンド工程を行うことなく、チップ間隔を拡張することができるチップ体の製造方法ならびに該製法に好適に使用されるチップ体製造用粘着シートを提供すること。例文帳に追加

To provide a manufacturing method of a chip body in which a space between chips is expanded without a conventional expanded process in a process for manufacturing a chip body such as a semiconductor chip, and an adhesive sheet for manufacturing the chip body used properly in the manufacturing method. - 特許庁

回路チップの上にフィルム状接着材を介してセンサチップが積層され接着されてなるセンサ装置において、センサチップと回路チップとの間に異物が入り込んだ場合でも、土台となる回路チップにダメージを与えないようにする。例文帳に追加

To avoid a damage to fundamental circuit chip even when a foreign article comes in between a sensor chip and the circuit chip in a sensor system which is constituted by layering and bonding sensor chips on the circuit chip putting film-like bonding agent in between. - 特許庁

可動部を有するＭＥＭＳチップと、ＭＥＭＳチップからの検出信号を電気的に処理する回路を有するＩＣチップ３とは、ＭＥＭＳチップの主面とＩＣチップ３の裏面とが所定の間隔を置いて対向するように配置され、保護ケース４内に収容されている。例文帳に追加

The MEMS chip having the movable part, and the IC chip 3 having the circuit for electrically processing the detection signal from the MEMS chip, are arranged so that the main face of the MEMS chip and the back face of the IC chip 3 face with the predetermined space, and stored in a protective case 4. - 特許庁

配線基板２の半導体チップ３を搭載する側の面と半導体チップ３の表面とに対してプラズマ処理を施した後、配線基板２上に半導体チップ３をフリップチップ接続し、配線基板２と半導体チップ３との間にアンダーフィル樹脂７を形成する。例文帳に追加

After applying plasma treatment to the surface of a wiring substrate 2 on whose side a semiconductor chip 3 is mounted and to the surface of the semiconductor chip 3, the semiconductor chip 3 is so flip-chip-connected with the wiring substrate 2 as to form an underfill resin 7 between the wiring substrate 2 and the semiconductor chip 3. - 特許庁

半導体LSIチップを複数積層した積層LSIチップに対して、積層状態のまま各チップのテスト、例えばチップ内部不良やチップ間接続不良の有無などのシステム検査を行うことのできる方法および装置を提供する。例文帳に追加

To provide a method and a device which enables testing of each semiconductor LSI chip, as it is, in a state of a lamination, e.g. system verification as to presence or absence of an internal fault of the chip, a connection fault between chips, etc., with respect to a laminated LSI chip formed by laminating a plurality of semiconductor LSI chips. - 特許庁

木質チップを一定方向に配向積層されてなる木質チップ配向積層体において、上記木質チップ自身の空隙率は、原材から圧縮されていない状態に保持されつつ、各木質チップ間の空隙率は圧密されていることを特徴とする木質チップ配向積層体。例文帳に追加

In the woody chip oriented laminate wherein woody chips are oriented in a definite direction to be stacked, the voids between woody chips are compacted while the voids of the woody chips themselves are held uncompressed from a raw material. - 特許庁

半導体チップと回路チップとの間に樹脂フィルムを設けて半導体チップおよび回路チップを一体化する際、膨張した樹脂フィルムが半導体チップのセンシング部に付着することを防止し、膨張した樹脂フィルムの応力による各バンプの接合強度の低下を抑制する。例文帳に追加

To prevent a bulged resin film from adhering to a sensor of a semiconductor chip when the resin film is provided between the semiconductor chip and a circuit chip to integrate the semiconductor chip with the circuit chip, and to suppress a reduction of a bonding strength of each bump due to a stress of the bulged resin film. - 特許庁

配線基板１上に第１の半導体チップ２を配置し、第１の半導体チップ２上に第２の半導体チップ３を配置し、第１の半導体チップ２と第２の半導体チップ３との間に空洞１２を有する支柱４を配置し、支柱４の空洞１２によって伝熱方向を制御する。例文帳に追加

A first semiconductor chip 2 is arranged on a wiring board 1, a second semiconductor chip 3 is arranged on the first semiconductor chip 2, a column 4 having a cavity 12 is arranged between the first semiconductor chip 2 and the second semiconductor chip 3 and the direction of heat transmission is controlled by the cavity 12 in the column 4. - 特許庁

ＬＥＤアレイチップの収縮を抑えることにより隣接チップ間での発光素子間の間隔の広がりを抑え、印字品質を向上させる。例文帳に追加

To improve printing quality by suppressing the expansion of the interval between light emitting elements between adjacent LED array chips by suppressing the shrinkage of the chips. - 特許庁

分割した製品チップ３ａ間のテープ６は収縮させず、製品チップ３ａ間の隙間を確保する。例文帳に追加

Thus, gaps between product chips 3a can be assured without shrinking the tape 6 between the separated product chips 3a. - 特許庁

チップとチップ支持体の間に所定の大きさの間隔をもつ空間を創り出すことを可能にするダイ取付接着剤を提供すること。例文帳に追加

To provide a die attach adhesive producing a space of a predetermined size between a chip and a chip support. - 特許庁

隣り合うＬＥＤチップ間の間隔を狭くしながらも半田によるＬＥＤチップ間の短絡を防止可能な発光装置を提供する。例文帳に追加

To provide a light emitting device capable of preventing LED chips from short-circuiting to each other due to solder while making intervals between adjacent LED chips narrow. - 特許庁