「BREAKDOWN VOLTAGE」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

The magnetic toner has at least a binder resin and a magnetic material, where, the magnetic material is a magnetic iron oxide whose dielectric breakdown voltage of the magnetic material is 160 to 1,600 V/cm, and the dielectric loss tangent (tanδ) of the magnetic toner at 100 kHz and 40°C is 2.0×10^-3 to 1.0×10^-2.例文帳に追加

少なくとも結着樹脂及び磁性体を有する磁性トナーであって、該磁性体が、絶縁破壊電圧が１６０乃至１６００Ｖ／ｃｍである磁性酸化鉄であり、磁性トナーの１００ｋＨｚ、４０℃における誘電正接（ｔａｎδ）が２．０×１０^−３乃至１．０×１０^−２であることを特徴とする。 - 特許庁

Wiring for connecting to the emitter electrode of a bipolar transistor, such as an HBT that is used for a high-frequency semiconductor device, is extended in the right and left directions or in a direction between rows, and heat from a TRS at the end of an emitter row is diffused effectively in the device, thus reducing single heat resistance in the TRS, and hence improving the breakdown voltage.例文帳に追加

高周波半導体素子に用いられるＨＢＴ等のバイポーラトランジスタのエミッタ電極につながる配線を左右または列間方向に延ばして、エミッタ列の一番端にあるＴＲＳからの熱を有効に素子内に拡散させることにより、ＴＲＳ内の単独熱抵抗を低減して破壊耐圧を向上させる。 - 特許庁

The biaxially oriented polyester film for electric insulation has: the weight average molecular weight of the polyester film of 30,000 or larger but 100,000 or smaller; the polydispersity expressed by a ratio (Mw/Mn) of the weight average molecular weight to a number average molecular weight of 2.5 or larger but 3.5 or smaller; and breakdown voltage of 530 V/μm or larger.例文帳に追加

ポリエステルフィルムの重量平均分子量が３０，０００以上１００，０００以下であり、数平均分子量に対する重量平均分子量の比（Ｍｗ／Ｍｎ）で表わされる多分散度が２．５以上３．５以下であって、絶縁破壊電圧が５３０Ｖ／μｍ以上である電気絶縁用二軸配向ポリエステルフィルム。 - 特許庁

For a device having 300 V breakdown voltage rating, the die has a buffer layer with substrate specific resistance of less than 10 mΩ cm, thickness of about 8 μm, and specific resistance of 0.05 to 0.1 Ω cm; and epitaxial layer to support a joint pattern and trench, with thickness of 31 to 37 μm and specific resistance of 14 to 18 Ω cm.例文帳に追加

３００Ｖのブレークダウン電圧定格を有するデバイスに対し、ダイは、１０ｍオームｃｍ未満の基板抵抗率、厚さが約８μｍで、０.０５〜０.１オームｃｍの範囲の抵抗率を有するバッファ層と、３１〜３７μｍの厚さ、および１４〜１８オームｃｍの範囲の抵抗率を有する、接合部パターンおよびトレンチを支持するためのエピタキシャル層とを有する。 - 特許庁

To obtain a Schottky barrier diode with a high breakdown voltage and a large current where a leakage current in an opposite direction is reduced by forming a second conductivity type first surface layer with large depth and mutual interval and a second conductivity type second surface layer with small depth and mutual interval on the main surface of a first conductivity type SiC semiconductor substrate for forming Schottky junction.例文帳に追加

ショットキ接合を形成する第１導電型のＳｉＣ半導体基板の主表面に、深さおよび相互間の間隔の大きい第２導電型の第１表面層と、深さおよび相互間の間隔の小さい第２導電型の第２表面層を形成して、逆方向漏れ電流を低減した高耐圧、大電流のショットキーバリアダイオードを得る。 - 特許庁

A coil transducer 20 transmitting and receiving a data signal or a power signal over the coil transducer is provided by a primary coil 50 and a secondary coil 60 via the coil transducer without causing any high-voltage breakdown between the primary and secondary coils 50, 60 disposed on both sides of the coil transducer 20.例文帳に追加

コイルトランスジューサ２０の相対する側に配置された１次コイル５０と２次コイル６０との間に高電圧絶縁破壊が発生することなく、これらの１次コイル５０と２次コイル６０とによってコイルトランスジューサを介して、コイルトランスジューサに亘ってデータ信号またはパワー信号が送信および受信され得るコイルトランスジューサ２０が提供される。 - 特許庁

A bump 11 (having a diameter of several tens to several hundreds μm) is formed only on the external output electrode 4 of an acceptable unit out of the units 10 formed in the SiC chip 9, and a bump is not formed on the external output electrode 4 of a rejectable unit having no breakdown voltage or a large leakage current.例文帳に追加

ＳｉＣチップ９に形成されたユニット１０のうち良品ユニットの外部出力電極４のみに、バンプ１１（直径が数１０〜数１００μｍ）が形成され、耐圧がなかったりリーク電流が多かったりする不良品ユニットの外部出力電極４の上にはバンプは形成されていない。 - 特許庁

To provide a method for fabricating a thin film transistor comprising TFTs different in thickness of gate insulation film on the same substrate in which breakdown voltage is prevented from deteriorating and the operation of a parasitic TFT can be suppressed at the edge part of an operating layer while scaling down furthermore.例文帳に追加

ゲート絶縁膜の膜厚が異なるＴＦＴを同一基板上に有し、耐圧の劣化を防止し、動作層のエッジ部での寄生ＴＦＴの動作を抑制することができる薄膜トランジスタ装置を、さらなる微細化を図りつつ作成することが可能な薄膜トランジスタ装置の製造方法を提供することを目的とする。 - 特許庁

In a high breakdown voltage MOS transistor 101, a peak p1 in concentration distribution in a depthwise direction of p-type impurity in the drain offset region 4, and a peak p2 in concentration distribution in a depthwise direction of n-type impurity having higher concentration than p-type impurity, are positioned in same depth just below the gate electrode 9.例文帳に追加

本発明の高耐圧ＭＯＳトランジスタ１０１は、ゲート電極９の直下では、ドレインオフセット領域４中のＰ型不純物の深さ方向の濃度分布のピークｐ１と、Ｐ型不純物よりも高濃度のＮ型不純物の深さ方向の濃度分布のピークｐ２とを互いに同じ深さ位置にしている。 - 特許庁

In the semiconductor device for power, a plurality of MOS trench gates are disposed at least at two kinds of different distances, floating n^+ layers of low resistance are adjacently disposed on the main surface sides of semiconductors in floating p-layers disposed between MOS trench gates of wide adjacent distances, thereby enabling the system to be compatible in a low ON-voltage and a high breakdown resistance.例文帳に追加

本発明の電力半導体装置は、少なくとも２種類の異なる間隔で、複数個のＭＯＳ形トレンチゲートを配置し、隣り合う間隔が広いＭＯＳ形トレンチゲートの間に配置したフローティングｐ層の半導体基体の主表面側に、低抵抗のフローティングｎ^+ 層を隣接して配置し、低いオン電圧と高い破壊耐量とを両立させた。 - 特許庁

When static electricity is applied, the electric potential at the back gate of the MOSFET-Q1 is raised by a forward voltage VF of the diode D2, such that a parasitic lateral bipolar transistor is easily turns into on-state, thus a snap back surely takes place for raised protecting ability with respect to electrostatic breakdown.例文帳に追加

そして、静電気が印加された時、ダイオードＤ２のフォワード電圧ＶＦによってＮＭＯＳＦＥＴ・Ｑ１のバックゲートの電位を高くし、寄生ラテラルバイポーラトランジスタがＯＮの状態になることを容易にすることによって、確実にスナップバックを起させ、静電破壊に対する保護能力を高める。 - 特許庁

By a discharge unevenness observation device observing the discharge light generated between a sample sheet 1 and a transparent electrode 3 grounded by applying a voltage from the outside to an electrode 2 on which the sample sheet 1 is placed, the discharge unevenness when the perpendicular electric field less than the dielectric breakdown electric field of the sample sheet 1 is applied, is observed.例文帳に追加

サンプルシート１を置いた電極２に外部から電圧を印加することによってサンプルシート１とアースに短絡された透明電極３との間に発生する放電光を観察する放電ムラ観察装置により、サンプルシート１の絶縁破壊電界に満たない垂直電界を印加したときの放電ムラを観察する。 - 特許庁

To provide a reliable laminated ceramic electronic part where the residual solvent and binder gas inside of the laminate are completely diffused and burned when removing the a binder, occurrence of delamination and crack is not frequent, the electric property is excellent and voltage breakdown defect hardly occurs; and to provide a method of manufacturing the laminated ceramic electronic part.例文帳に追加

積層体の脱バインダ時に、積層体の内部における残留溶剤およびバインダガスの完全発散・焼却が可能であり、且つ、デラミネーションやクラックの発生が少なく、電気特性に優れ、耐電圧不良が発生しにくい、高信頼性の積層セラミック電子部品とその製造方法を提供すること。 - 特許庁

To provide an integrated circuit apparatus and electronic equipment in which control of P type and N type MOS transistors constituting a transfer gate connected to a memory cell at the time of reading and erasing modes and programming can be changed to secure breakdown voltage and a sub-word line decoder which can be reduced in area is mounted.例文帳に追加

耐圧確保のために、リード及び消去モードとプログラム時とで、メモリセルに接続されたトランスファーゲートを構成するＰ型及びＮ型ＭＯＳトランジスタの制御を変更でき、かつ、小面積化を達成できるサブワード線デコーダを搭載した集積回路装置及び電子機器を提供すること。 - 特許庁

When a current flows through a region (channel region) near the boundary with the multiplex δ doped InAlAs layer 204 inside the InGaAs layer 203, while reducing resistance to the movement of carriers passing through the multiplex δ doped InAlAs layer 204 which is a carrier supply layer, the breakdown voltage at the time of off-state is increased.例文帳に追加

電流がＩｎＧａＡｓ層２０３内の多重δドープＩｎＡｌＡｓ層２０４との界面付近の領域（チャネル領域）を流れる際に、キャリア供給層である多重δドープＩｎＡｌＡｓ層２０４を通過するキャリアの移動に対する抵抗を低減しつつ、オフ時における耐圧を高めることができる。 - 特許庁

To provide a method capable of manufacturing an SiC high breakdown voltage semiconductor in high yield and throughput by enabling vapor epitaxial growing of a semiconductor single crystal silicon carbide (SiC) film by using a polycrystal silicon carbide (SiC) substrate having ion-implanted impurity atoms as a source in addition to recovering micropipe defects of a single crystal silicon carbide (SiC) in a short time.例文帳に追加

単結晶炭化ケイ素（ＳｉＣ）のマイクロパイプ欠陥を短時間で修復することに加えて、不純物原子をイオン注入した多結晶炭化ケイ素（ＳｉＣ）基板をソースとして半導体単結晶炭化ケイ素（ＳｉＣ）膜を気相エピタキシャル成長することを可能とし、ＳｉＣ高耐圧半導体が高い歩留まりとスループットで生産可能となる方法を提供する。 - 特許庁

An optical semiconductor element 1 comprising a semiconductor multilayer film L11, a separation layer SP, and a semiconductor multilayer film L12 formed sequentially on a semiconductor substrate SB, further includes an electrostatic breakdown voltage element 10 formed on the semiconductor multilayer film L11, and a surface emission semiconductor laser 20 formed on the semiconductor multilayer film L12 located above the semiconductor multilayer film L11.例文帳に追加

光半導体素子１は、半導体基板ＳＢ上に半導体多層膜Ｌ１１、分離層ＳＰ、及び半導体多層膜Ｌ１２が順に積層されており、半導体多層膜Ｌ１１に形成された静電耐圧素子１０と、半導体多層膜Ｌ１１の上方に位置する半導体多層膜Ｌ１２に形成された面発光型半導体レーザ２０とを含んで構成される。 - 特許庁

To enhance breakdown voltage and avalanche resistance by preventing concentration of avalanche current to a corner of the channel region of cell structure of an FET having a square second conductivity channel region in the surface layer of a first conductivity semiconductor substrate, a heavily doped well region in the central part thereof, a first conductivity source region in the surface layer, and an MOS structure on the surface.例文帳に追加

第一導電型の半導体基板の表面層に、方形の第二導電型チャネル領域、その中央部に高不純物濃度のウェル領域、表面層に第一導電型ソース領域、さらに表面上のＭＯＳ構造を備えたＦＥＴのセル構造のチャネル領域の角部へのアバランシェ電流の集中を防ぎ、耐圧、アバランシェ耐量を向上させる。 - 特許庁

To provide a differential amplifier using body-source cross coupling whose gain can be improved by cross-coupling both sides bodies of a common gate differential amplifier, in which a common gate amplifier is implemented in a differential structure, with the source of opposite phase side to cause transconductance to increase due to body effect and in which the weakness where the breakdown voltage becomes low can be reduced.例文帳に追加

共通ゲート増幅器を差動構造で具現した共通ゲート差動増幅器の両側ボディーをそれぞれ反対位相側のソースに交差カップリングし、ボディー効果によるトランスコンダクタンスを増加させて利得を向上できるとともに、降伏電圧が低くなるという短所を緩和できるボディー‐ソース交差カップリングを用いた差動増幅器を提供する。 - 特許庁

To provide a semiconductor device which is suitable for forming a transistor for memory cell and a transistor for a circuit with a high breakdown voltage on one and the same semiconductor substrate and which has such a structure that a side wall insulation film of a shared contact plug part is removed and has little deterioration in electric properties, and also to provide a method of manufacturing the same.例文帳に追加

メモリセル用のトランジスタと高耐圧回路部用のトランジスタとを１つの半導体基板上に形成するのに適しており、また、シェアードコンタクトプラグ部分の側壁絶縁膜が除去された構造で電気的特性の劣化の少ない半導体装置およびその製造方法を提供する。 - 特許庁

Breakdown voltage characteristics of the metal partition can be improved in efficiency and cost reduced in, noting the insulating film structure, material process and driving conditions of the metal partition, severing high and low electric-field regions from potential distribution at discharge, and forming a coated thickness of insulating film which corresponds to each region, by justifying the material and process conditions or laminating structure.例文帳に追加

本発明は、メタル隔壁の絶縁皮膜構造・材料プロセス、及び駆動条件に着目し、放電時のポテンシャル分布から高電界領域と低電界領域を切り分け、それぞれの領域に対応する絶縁皮膜の被膜厚さを材料・プロセス条件や積層構造の適正化により形成し、メタル隔壁の耐電圧特性を効率よく向上させ低コスト化することができる。 - 特許庁

To provide an electronic component which can have a dielectric constant higher than that of the prior art, a small size, a high performance, an excellent overall electrical characteristic, can suppress fluctuations in dielectric constant between lots, can suppress the wear of a die, and can exhibit a high breakdown voltage.例文帳に追加

従来の材料よりも誘電率が高く、強度の低下がなく、小型で高性能、総合的な電気特性に優れた電子部品を提供し、使用材料の電気特性、特に誘電率のロット間変動を抑え、さらには材料形成の際の金型の摩耗を抑制できる電子部品を提供し、耐電圧の高い電子部品を提供する。 - 特許庁

A photoresist layer 12 is selectively formed on an SiO_2 film 11a covering edges of trench insulating films 7a, 7b which are adjacent to a high breakdown voltage MOS transistor forming region R1 and a capacitor forming region R4, and the SiO_2 film 11 is removed by etching using this photoresist layer 12 as a mask.例文帳に追加

高耐圧ＭＯＳトランジスタ形成領域Ｒ１及びキャパシタ形成領域Ｒ４に隣接したトレンチ絶縁膜７ａ，７ｂのエッジを覆うＳｉＯ_２膜１１ａの部分上にホトレジスト層１２を選択的に形成し、このホトレジスト層１２をマスクとして、ＳｉＯ_２膜１１をエッチングにより除去する。 - 特許庁

A gate oxide film 8 is formed at a part for forming the memory cell transistor in a memory cell region 1 of a silicon substrate 3; and a gate oxide film 12 and the gate oxide film 8 are formed at a region requiring a high breakdown voltage of a peripheral circuit region 2 and at a part corresponding to a high-concentration impurity region, respectively.例文帳に追加

シリコン基板３のメモリセル領域１のメモリセルトランジスタ形成部分に薄いゲート酸化膜８が形成され、周辺回路領域２の高耐圧を必要とする領域に厚いゲート酸化膜１２、高濃度不純物領域に対応する部分に薄いゲート酸化膜８が形成されている。 - 特許庁

To provide a method of forming a tunnel insulation film of a flash memory device that can improve leak current property and insulation breakdown voltage property or the like by suppressing boron impregnation by forming a silicon oxinitride film (SiON) through a process of forming the tunnel insulation film including a plasma nitridation process at a temperature higher than 800°C to reduce trap sites.例文帳に追加

８００℃以上の高温のプラズマ窒化処理工程を含んでトンネル絶縁膜を形成することにより、トラップサイト(trap site)を減少させ、シリコン酸化窒化膜（ＳｉＯＮ）の形成によってホウ素浸透を抑制して漏れ電流および絶縁破壊電圧特性などを改善することが可能なフラッシュメモリ素子のトンネル絶縁膜形成方法の提供。 - 特許庁

To provide a semiconductor device and its manufacturing method using an SOI (silicon on insulator) substrate capable of high integration that is achieved by solving the problem of breakdown voltage lowering between source and drain which has been a problem in the conventional SOI FET (field effect transister), and by efficiently arranging a body contact region that may be a problem for achieving high integration.例文帳に追加

従来のＳＯＩ電界効果トランジスタの問題点であった、ソース／ドレイン間耐圧の低下を解消するとともに、高集積化に対して問題となるボディコンタクトの領域を効率的に配置することにより、高集積化を可能としたＳＯＩ基板を用いた半導体装置およびその製造方法を提供する。 - 特許庁

To provide an evaluation method for a silicon single-crystal wafer allowing the prediction of a breakdown voltage defect caused by the wafer quality after the completion of device manufacturing process by obtaining in advance in the stage of the wafer the evaluation result of a GOI characteristic which is close to the GOI characteristic obtained after the completion of the device manufacturing process (device product).例文帳に追加

本発明は、デバイス製造工程終了後（デバイス製品）のＧＯＩ特性の評価結果と近いＧＯＩ特性の評価結果を、ウェーハ段階で事前に得ることができ、デバイス製造工程終了後のウェーハ品質に起因する耐圧不良を予測することが可能となるシリコン単結晶ウェーハの評価方法を提供する。 - 特許庁

This solar cell panel comprises a solar cell module, a transparent support body which covers at least the solar light incident surface of the solar cell module, and a heat insulation layer formed on the lower surface of the solar cell module, and the heat insulation layer is deformable at normal temperature and includes heat insulator particles having a high breakdown voltage.例文帳に追加

太陽電池モジュールと、前記モジュールの少なくとも太陽光入射面を被覆する透明材支持体と、前記モジュールの下面に設けられた断熱層とを含んでなり、前記断熱層は、常温で変形可能であり、耐圧性を有する断熱材粒子を含むことを特徴とする太陽電池パネル、およびその製造方法。 - 特許庁

To solve a problem that in an electrostatic protective circuit in which a collector and an emitter are connected to a power supply terminal, if an excessive power supply voltage is applied, the increase of a base current and the increase of a collector current because of breakdown cause positive feedback, resulting in the burnout of a transistor by the large extent increase of the collector current.例文帳に追加

電源端子にコレクタとエミッタが接続された静電保護回路では、過大な電源電圧が印加されると、ブレークダウンによるベース電流の増加とコレクタ電流の増加が正帰還を起こし、コレクタ電流が大幅に増加してトランジスタを焼損してしまうという課題を解決する。 - 特許庁

The ultrafine false-twist textured polyester yarn consisting of sheath/core conjugate fibers is such that, the core is formed of an ultraviolet-absorbing polyester containing 0.1-5.0 wt.% each specific antistatic agent and organic ultraviolet light absorber, with respect to the polyester, and has each a specific single filament fineness, conjugate ratio, single filament tenacity, and yarn friction breakdown voltage.例文帳に追加

芯鞘型複合繊維であって、芯部が特定の制電剤及び有機系紫外線吸収剤をポリエステルに対して０．１〜５．０重量％含む紫外線吸収性ポリエステルで形成され、且つ単糸繊度、複合比、単糸強度及び糸の摩擦耐電圧を特定値とした制電性芯鞘型ポリエステル極細仮撚り加工糸。 - 特許庁

By using a shallow groove structure by the embedding of an insulating film for element separation, a decrease is prevented in an element separation breakdown voltage at a fine region, further variations can be reduced in the threshold of a selecting transistor, and the disturbance resistance of the memory cell can be improved by dividing the memory cell in a memory map by the selecting transistor.例文帳に追加

素子分離に絶縁膜の埋込みによる浅溝構造を用いることにより微細領域での素子分離耐圧の低下を防止し、さらに選択トランジスタのしきい値ばらつきを低減でき、また、メモリマット内のメモリセルを選択トランジスタによって分割することによりメモリセルのディスターブ耐性を改善できる。 - 特許庁

When a laminated ceramic electronic component is screened, a high voltage is applied for a time interval which is not longer than 100 ms, so that the electric field strength between adjacent internal electrodes connected to different potentials is in the range of 30-100 kV/mm to subject the laminated ceramic electronic component having an internal defect to dielectric breakdown, and separate the acceptable components from defective components.例文帳に追加

積層セラミック電子部品のスクリーニングにあたり、異なる電位に接続される隣り合う内部電極間の電界強度が３０〜１００ｋＶ／ｍｍの範囲となるように高電圧を１００ｍ秒以内の時間印加し、欠陥の内在している積層セラミック電子部品を絶縁破壊することにより、良品と不良品とを選別する、積層セラミック電子部品のスクリーニング方法。 - 特許庁

When the instruction peak value is the predetermined voltage or higher, the application control is performed by using the first frequency as the polarity inversion frequency and using a fourth frequency which is higher than the second frequency as the carrier frequency; and by using a conversion value obtained from the breakdown period and the ratio of the fourth frequency to the second frequency, the insulating performance of the sample is evaluated.例文帳に追加

また、指令ピーク値が所定電圧以上のときには、印加制御を極性反転周波数として第１の周波数を用いると共にキャリア周波数として第２の周波数より高い第４の周波数を用いて実行し、絶縁破壊時間と第４の周波数の第２の周波数に対する比率とから得られる換算値を用いて試料の絶縁性能を評価する。 - 特許庁

Accordingly, a depletion layer formed by the channel layer 37 in a drift layer 33 and a depletion layer formed by the resurf region 52 in the drift layer 33 are smoothly linked at around a boundary between the IGBT cell 10 and the diode cell 20 thereby easing electric field concentration at around the boundary to ensure the breakdown voltage of the semiconductor device.例文帳に追加

これにより、チャネル層３７によってドリフト層３３に形成される空乏層とリサーフ領域５２によってドリフト層３３に形成される空乏層とがＩＧＢＴセル１０とダイオードセル２０との境界付近で滑らかに接続されるので、当該境界付近における電界集中を緩和することができ、半導体装置の耐圧を確保することができる。 - 特許庁

To provide a semiconductor device in which optional breakdown voltage in need can be secured, in which connection teardown does not occur even in the case of surge as well as in steady state, and in which the connection teardown does not happen, and sufficient switching speed can be secured even when high partial pressure resistance is applied.例文帳に追加

必要とする任意の耐圧を確保することができ、定常状態だけでなく、サージが入った場合においても回路破壊することのない半導体装置であって、さらには、高い分圧抵抗が付加されていても回路破壊せず、十分なスイッチング速度を確保することのできる半導体装置を提供する。 - 特許庁

At the time of forming a drain region and a source region by implanting impurity ions corresponding to a channel of a transistor to be formed, resist is formed at least on a peripheral part of the gate oxide film beforehand so as not to implant the impurity ions to the lower layer region of the peripheral part of the gate oxide film of the high breakdown voltage MOS transistor.例文帳に追加

形成するトランジスタのチャネルに応じて不純物イオンを注入することにより、ドレイン領域およびソース領域を形成する際に、あらかじめ、高耐圧ＭＯＳトランジスタのゲート酸化膜の周辺部の下層領域に、不純物イオンが注入まれないように、少なくともゲート酸化膜の周辺部上にレジストを形成する。 - 特許庁

A plurality of the monitoring circuits 21, 22 are provided which are connected to the respective assembled batteries, respectively, and monitor voltages of the secondary batteries within the respective assembled batteries, and the respective monitoring circuits provided with higher breakdown-voltage characteristics than the voltages corresponding to the number of secondary batteries being a monitoring target are connected in parallel between the power supply terminals.例文帳に追加

上記の各組電池に各々接続されて各組電池内の二次電池の電圧を監視する監視回路２１，２２を複数備えているとともに、監視対象となっている二次電池の数に対応する電圧よりも高い耐電圧特性を備えた上記の各監視回路は、上記の電源端子間に並列に接続されている。 - 特許庁

A junction between a base and collector of a vertical PNP transistor is used as a diode, and further a reverse bias voltage is applied to between a base and emitter of a parasitic PNP transistor of this PNP transistor, so that the diode in which a leak current is less and a breakdown strength is high is realized without increasing the manufacturing steps.例文帳に追加

縦型ＰＮＰトランジスタのベース・コレクタ間接合部をダイオードとして用い、また、このＰＮＰトランジスタの寄生ＰＮＰトランジスタのベース・エミッタ間に逆バイアス電圧を加えるようにして、リーク電流が少なく耐圧が高いダイオードを、製造工程を追加しなくても実現する。 - 特許庁

A strip of thin-film layer 4 is formed at the upper section of the high-breakdown-voltage junction terminator structure for potentially separating the section between first and second reference circuit formation regions 1 and 2.例文帳に追加

第１、第２基準回路形成領域１、２間を電位的に分離する高耐圧接合終端構造上部に帯状の薄膜層４が形成され、この薄膜層４に形成されるツェナーダイオードは、高耐圧ＮＭＯＳ５、高耐圧ＰＭＯＳ６が設けられている箇所やコーナ箇所の曲線部分Ｂと、基準回路形成領域１、２端部と平行している直線部分Ｃとに形成される。 - 特許庁

To provide a semiconductor device hard to be damaged even though a minus voltage is applied to a collector side when an IGBT part is turned off, suppressing a parasitic transistor operation in a control circuit part by decreasing current from the collector side to the control circuit part at the time of turning-off to make a latch-up breakdown of the IGBT part hard to occur without increasing a chip size very much.例文帳に追加

ＩＧＢＴ部がオフに移る際にコレクタ側に負電圧が生じても破壊され難く、オン時にはコレクタ側から制御回路部への電流を少なくして制御回路部での寄生トランジスタ動作を抑制し、ＩＧＢＴ部のラッチアップ破壊を起こり難くした半導体装置を、チップサイズをそれほど大きくすることなく提供すること。 - 特許庁

To provide a method of forming a film by a catalytic chemical vapor deposition method using a unit layer post-treatment, the method improving within-wafer nonuniformity of a silicon nitride film or the like, stepper coverage, and film quality such as an I-V breakdown voltage characteristic, and laminating and forming a thin film by forming films on a unit layer basis and thereafter executing surface treatment thereto.例文帳に追加

シリコン窒化膜などの面内均一性の向上、ステップカバレッジの向上及びＩ−Ｖ耐圧特性などの膜質の向上を図ることができるとともに、単位層ごとに成膜後、表面処理して薄膜を積層形成することができる単位層ポスト処理を用いた触媒化学蒸着法による成膜方法を提供する。 - 特許庁

Related to a planar layout of a horizontal high breakdown voltage trench MOSFET, when a direction cutting across an n^+ source region 6 and an n^+ drain region 7 is an x-direction and a direction orthogonal to the x-direction is a y-direction, an end of the n^+ drain region 7 in the y-direction is enclosed by an n^- offset drain region 3.例文帳に追加

横型高耐圧トレンチＭＯＳＦＥＴの平面レイアウトに関して、Ｎ^^^^+ソース領域６およびＮ^+ドレイン領域７を横切る方向をｘ方向とし、このｘ方向に直交する方向をｙ方向とした場合、Ｎ^+ドレイン領域７のｙ方向の端部をＮ^-オフセットドレイン領域３で囲む。 - 特許庁

To provide a pressure welding semiconductor device which is capable of ensuring breakdown voltage characteristics between a cathode electrode and a gate electrode, never deteriorates its dynamic characteristics, and is kept stable in characteristics even if it occurs that the depth of a level difference at the projection of an outermost segment and/or an innermost segment is smaller than that of a level difference at the projections of the other segments.例文帳に追加

最外周セグメント及び／又は最内周セグメントの突出部における段差深さがその他のセグメントの突出部における段差深さよりも浅い場合が生じても、カソード電極とゲート電極間の耐圧特性を確保し且つ動特性の劣化を生じさせることなく、より安定した圧接型半導体装置を提供する。 - 特許庁

To avoid the discharge breakdown of a first and second stripe electrodes caused when a DC voltage is applied for recording a radiation image in a solid state radiation detector, in which an electrode layer, to which an electromagnetic wave for retrieval is radiated, is formed by alternately arranging the first stripe electrode for transmitting the electromagnetic wave for retrieval and the second stripe electrode for shielding the same.例文帳に追加

読取用の電磁波が照射される電極層が読取用の電磁波を透過する第１ストライプ電極と読取用の電磁波を遮断する第２ストライプ電極とが交互に配列されてなる放射線固体検出器において、放射線画像の記録の際、直流電圧印加による第１ストライプ電極および第２ストライプ電極の放電破壊を回避する。 - 特許庁

To provide a semiconductor circuit device which adopts not a protective measure that becomes disadvantageous in the cost aspect or efficiency aspect such as raising the breakdown voltage of a semiconductor switch element itself but a protective measure against overvoltage using a clamp circuit for clamping the circuit between main circuit terminals on the occurrence of an overvoltage, and also can suppress the malfunction of the clamp circuit effectively.例文帳に追加

半導体スイッチ素子自体の耐圧を高める等コスト面、効率面で不利となる保護対策ではなく、過電圧発生時その主回路端子間をクランプするクランプ回路を使用した過電圧保護対策を採用するとともに、当該クランプ回路の誤動作を効果的に抑制しうる半導体回路装置を得ることを目的とする。 - 特許庁