「Latching」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

In a latching state of a tongue 3 and the buckle, a metal engagement part 3b of the tongue 3 contacts with one of the side wall 6b of the resin operation button 6 and the portion 16a of the resin lower cover 16 but does not contact with the metal guide parts 2p or the bottom part 2c of the metal base 2.例文帳に追加

タング３とバックル１とのラッチ状態では、タング３の金属製の係合部３ｂは、樹脂製の操作ボタン６の側壁６ｂと樹脂製のロアカバー１６の部分１６ａとのいずれかに接触するが、金属製のガイド部２ｐ,２ｑおよび金属製のベース２の底部２ｃには接触しない。 - 特許庁

A passive part 30 and a locking part 40 for a lock device 10 are provided on an indoor exposed face 5C of an outer meeting stile 30, so that, unless the sashes 2, 3 are closed, the passive part 30 and the locking part 40 are not exposed to the indoor side and they are not locked, and therefore idle latching can be securely prevented.例文帳に追加

外召合せ框５Ｂの室内露出面部５Ｃに錠装置１０の受動部３０および施錠部４０を設けたので、障子２，３を閉じないと受動部３０および施錠部４０が室内側に露出しないため、施錠操作することができず空掛けを確実に防止することができる。 - 特許庁

When the reset instruction signal ZIN<B>="L" is inputted to an entry/reset state latching circuit 40, the circuit 40 latches a reset setting state and outputs the output signal OUT="L" and when the entry reset signal ZIN<A>="L" is inputted to the circuit, the circuit latches the an entry setting state and outputs the output signal OUT="H".例文帳に追加

エントリ／リセット状態ラッチ回路４０は、リセット指示信号ＺＩＮ＜Ｂ＞＝「Ｌ」が入力されると、リセット設定状態をラッチし出力信号ＯＵＴ＝「Ｌ」を出力し、エントリ指示信号ＺＩＮ＜Ａ＞＝「Ｌ」が入力されると、エントリ設定状態をラッチし出力信号ＯＵＴ＝「Ｈ」を出力する。 - 特許庁

This end rail mechanism is composed of a joint 12 which is connected longitudinally removably to a main rail 1 attached to a part of a building, a supporter 11 for latching one end part of an end rail 2 longitudinally movably and partially rotatably, and a spring 18 for fixing the end rail 2 to the main rail 1 elastically.例文帳に追加

建物の一部に取り付けられた本レール（１）に長手方向脱着自在に接続するジョイント（１２）と、エンドレール（２）の他方の端部を長手方向移動可能に、かつ部分回動可能に掛け止めするサポータ（１１）と、エンドレール（２）を本レール（１）に弾性的に固定するスプリング（１８）とからなるエンドレール機構を設けた。 - 特許庁

This lock device comprises a latching solenoid 2 capable of keeping the transited state of a plunger 1 transited to attracted and non- attracted states by a locking/unlocking signal from a controller, a locking element 3 driven between locking positions by the plunger 1, and a counterweight rocked in the action of an impact load to restrict the state transition of the plunger 1 to a preliminarily selected direction.例文帳に追加

コントローラからの施解錠信号により吸引、非吸引状態に遷移したプランジャ１を遷移後の状態に維持可能なラッチングソレノイド２と、前記プランジャ１により施錠位置間を駆動される施錠子３と、衝撃負荷時に揺動してプランジャ１の予め選択された方向への状態遷移を阻止する。 - 特許庁

This token receptacle makes the movement of tokens easy by providing a latching means 35 to support the token box B in front of a token receptacle 29 and a scraping-out opening 29d made by notching the front 29c of a receiving box to a prescribed breadth and attaching a shutter 39 thereto.例文帳に追加

本発明は、受け皿２９の前部にトークン箱Ｂを支持するための掛止手段３５を設けると共に、受け箱の前部２９ｃを所定の広さに切欠してなる掻き出し口２９ｄを設け、これにシャッター３９を取り付けることにより、トークンの移し替えを容易にしたところに特徴がある。 - 特許庁

This handle comprises a handle body 1 having at the tip a fitting 4 for latching engagement with an opening rim 20 of a pan, and a holding member 2 suspended from the underside of the handle body 1 in an openable and closable relation by means of a front link element 9 at the tip and a back link element 12 at the back.例文帳に追加

先端に鍋の開口縁２０に掛け止める金具４を備えた取手本体１と、先端を鍋外側面に当接する受座５に形成して、取手本体１の下側に先端部の前リンク片９と後方の後リンク片１２とにより開閉自在に吊り設けた握り部材２とから取手を構成する。 - 特許庁

To enable to cope with high speed operation by improving margin of a setup time and a holding time prescribed for an input data signal in a DDR-SDRAM latching an input data signal DQ synchronizing with a rise edge and a fall edge of a data strobe signal DQS.例文帳に追加

例えば、データストローブ信号ＤＱＳの立ち上がりエッジ及び立ち下がりエッジに同期して入力データ信号ＤＱをラッチするＤＤＲ−ＳＤＲＡＭに関し、入力データ信号について規定すべきセットアップ時間及びホールド時間のマージンの向上を図り、高速化に対応することができるようにする。 - 特許庁

The semiconductor integrated circuit device having a plurality of processing elements provided in one semiconductor chip comprises a latching means 23 provided at the output of each processing element and a means 27 for selecting an input source from upper/lower or left/right processing elements or a zero signal.例文帳に追加

１つの半導体チップに設けられた複数のプロセッシングエレメント２を有する半導体集積回路装置であって、前記各プロセッシングエレメントの出力に設けられたラッチ手段２３と、入力元を上下左右のいずれかのプロセッシングエレメントまたは零信号から選択して出力する選択手段２７とを備えるように構成する。 - 特許庁

The scroll speed varying means 3a of a processing part 3 provided in the scroll display device 2 change the cycle tLAT of data latch signals LAT latching data transferred in one frame to the display unit 5 on the basis of signals inputted from the setting part 1b of terminal equipment 1 and varies the scroll speed.例文帳に追加

スクロール表示装置２が備える処理部３のスクロール速度可変手段３ａは、表示ユニット５に対して１フレームの間に転送されるデータをラッチするデータラッチ信号ＬＡＴの周期ｔＬＡＴを、端末装置１の設定部１ｂから入力される信号に基づいて変更し、スクロール速度を可変する。 - 特許庁

A permanent magnet 41 is magnetized in forward and backward direction, and arranged with a prescribed distance d on one magnetic pole side between both poles of a yoke 31, by the above, a single stable type action is realized by sharing the components of the latching type polar electromagnetic relay, without having to newly add a biasing force part such as a spring.例文帳に追加

永久磁石４１が前後方向に磁化され、継鉄３１の両磁極間において一方の磁極側に所定の距離ｄだけずらせて配置されることにより、ラッチング型有極電磁リレーの構成部品を共用して、新たなばね等の付勢力部品を追加することなく、シングルステイブル型の動作が実現する。 - 特許庁

A latch is provided with a first latch circuit 1 generating a first latch signal LT1 latching a first signal X in response to a first part of a second signal Y, and a latch error compensator 2 compensating a latch error in the first latch signal LT1 of a first latch circuit 1 and generating a latch signal LTC already compensated.例文帳に追加

ラッチは、第１信号Ｘを、第２信号Ｙの第１の部分に応答してラッチした第１ラッチ信号ＬＴ１を発生する第１ラッチ回路１と、第１ラッチ回路１の第１ラッチ信号ＬＴ１におけるラッチエラーを補償して、補償済みのラッチ信号ＬＴＣを発生するラッチエラー補償器２とを備える。 - 特許庁

To simplify determination of pinching in a pinching preventing method in a locking/unlocking apparatus for a door body, and the locking/unlocking apparatus per se which has a function of the preventing pinching, based on determination of the presence/absence of the pinching by the door body, when the door body is forcedly drawn to a full-latching state by a motor.例文帳に追加

モータにより扉体を強制的にフルラッチ状態まで引き込む際、扉体による挟み込みの有無を判定して挟み込みを防止する機能を有する扉体の施解錠装置における挟み込み防止方法及び扉体の施解錠装置において、その挟み込み判定を簡素化すること。 - 特許庁

The temperature sensor is provided with: a plurality of serially-connected constant delay cells for receiving and delaying temperature detection signals; a variable delay cell for receiving the delaying and delaying the temperature detection signals; and a section determination logic part for latching output of the constant delay cells in response to output of the variable delay cell and generating temperature codes.例文帳に追加

温度検出信号を受けて遅延させる複数個の直列連結された一定遅延セルと、温度検出信号を受けて遅延させる可変遅延セルと、可変遅延セルの出力に応答して一定遅延セルの出力をラッチし、温度コードを発生する区間判別ロジック部と、を備える温度センサである。 - 特許庁

The inertial latch 6a that is a member constituting a latching mechanism is made of a plastic material prepared by blending a nonmagnetic metal powder filler using polyamido or polyurethane as a base containing both N-H and C=O in a polymer main chain to improve compatibility with additives to have a specific gravity of 3 to 6.例文帳に追加

ラッチ機構を構成する部材である慣性ラッチ６ａを、ポリマー主鎖に添加物との相溶性を良好にするＮ−Ｈ基及びＣ＝Ｏ基双方を有する、ポリアミドもしくはポリウレタンをベースに非磁性金属系粉末状充填材を配合して比重を３〜６としたプラスチック材料によって成形してなることとする。 - 特許庁

A latching surface 27 continuing into a curved drawing surface 26 is formed together with the curved drawing surface 26 inside the hooked leading end 14b of the hook 4; and a strike shaft 31 is fixedly and horizontally provided and pivotally installed in an outside stile 12 or a retainer fitting which accepts the hooked leading end 14b via a hook inserting hole 17.例文帳に追加

鎌１４の鉤状先端部１４bの内側に、湾曲状の引寄せ面２６と共に引寄せ面２６に連続する掛止め面２７を形成し、一方、鎌挿入孔１７を介して鉤状先端部１４bを受け入れる外框１２或いは受け金具内にストライク軸３１を固定的に横設軸架した。 - 特許庁

To provide a waterproof structure of an electric junction box, which improves waterproof performance by preventing a water droplet or the like entering a body case from a punching hole, in the structure of the electric junction box having a step which requires to form the punching hole for forming a latching protrusion on the circumferential wall of the body case.例文帳に追加

本体ケースの周壁に係止突起を成形するための型抜き孔の形成を必要とする段部を有する電気接続箱の構造において、型抜き孔から本体ケースの内部への水滴等の侵入を防いで防水性能を向上させることができる電気接続箱の防水構造を提供する。 - 特許庁

The semiconductor storage device includes a temperature sensor 12 for detecting the internal temperature of the device, an oscillator 13 generating a clock signal, and a latch circuit 11 for performing the driving based on the clock signal of the oscillator 13 and temporally latching temperature data from the temperature sensor 12 at the time when a command from an external controller is received.例文帳に追加

装置内部の温度を検出する温度センサ１２と、クロック信号を発生するオシレータ１３と、オシレータ１３のクロック信号に基づいて駆動するとともに、外部のコントローラからのコマンドを受けたときにその時点での温度センサ１２からの温度データを一時的にラッチするラッチ回路１１と、を備える。 - 特許庁

To increase a gate potential difference at least in a part of transistors 20, 24, 26 and 30 in the cross coupling type sensing circuit 48, the multistage pull-down circuit 50 accelerates the latching process of the cross coupling type sensing circuit 48 by quickly pulling the same to a ground potential or lower.例文帳に追加

多段のプルダウン回路５０は、交差結合型感知回路４８内のトランジスタ２０、２４、２６及び３０の少なくとも一部におけるゲート電位差を高めるため、交差結合型感知回路４８をグラウンド以下の電位へと迅速に引くことにより、交差結合型感知回路４８のラッチのプロセスを加速する。 - 特許庁

For only a period in which driving pulses appear of the inverter power supply, an abnormality state of a backlight can be detected even in case a displacement level between a normal operation and an abnormal operation is small, with a structure in which fluorescent tube current shall not return to an inverter power supply, through judgment of the abnormal state by latching an electric current state.例文帳に追加

インバータ電源の駆動パルスが出現する期間のみ、電流状態をラッチして異常状態を判定することにより、蛍光管電流がインバータ電源に帰還しない構成で正常動作時と異常時の変位レベルが小さい場合でもバックライトの異常状態を検出することが可能となる。 - 特許庁

This tongue plate pushes a locking plate 20 in an X1 direction, by which the locking plate 20 moved in the X1 direction to the prescribed extent against the elastic force of an ejector spring 16 is oscillated in an A1 direction around a shaft 54 and a pawl 52 is inserted into the engaging hole part of the tongue plate, by which the latching state is attained.例文帳に追加

タングプレートがロックプレート２０をＸ１方向に押し込むことにより、イジェクタスプリング１６の弾性力に抗して所定量Ｘ１方向に移動したロックプレート２０はシャフト５４を中心にしてＡ１方向に揺動し、爪５２がタングプレートの係合孔部に挿入されてラッチ状態となる。 - 特許庁

The lever body 1, the one-side latching portion 3 which is provided forward in the lower portion of the lever body 1, and the laterally-facing supporting member 10 the front 12 of which is protruded forward are arranged along the longitudinal direction of the side ditch cover A, so that the side ditch cover A can be surely lifted by placing the device on the adjacent side ditch cover C.例文帳に追加

梃子体１、この梃子体１の下部に前向きに設けられる一側の掛け部３、前部12を前方に突設した横向きの支持部材10は、側溝蓋Ａの長手方向に沿って配置されることで、隣接する側溝蓋Ｃ上に装置を置いて側溝蓋Ａを確実に持ち上げることができるようになる。 - 特許庁

By dropping and inserting the bending part 12 from the above into each inserting groove 8 of the side 2b of the frame body 1 roughly horizontally mounted, a protrusion 7 for fixing on the side 2b is inserted into an inserting hole 11a in the fixing part 11 to be positioned, so that the latching piece 10 is temporarily fixed to the side 2b of the frame body 1.例文帳に追加

而して、例えば略水平に載置された枠本体１の側部２ｂの各挿通溝８に撓み部１２を上方から落とし込んで挿通することによって、固定部１１の挿通孔１１ａに側部２ｂの固定用突起７が挿通して位置決めされ、係止片１０が枠本体１の側部２ｂに仮固定される。 - 特許庁

The random number generation circuit is provided with a counter circuit 1 for inputting a random signal RS and a clock signal CS and outputting a count value of the clock signal CS in accordance with a change of the random signal RS, and a first latch circuit 3 for latching the count value in accordance with the change of the random signal RS and outputting a random number signal RNS.例文帳に追加

ランダム信号ＲＳとクロック信号ＣＳを入力し、ランダム信号ＲＳの変化に応じてクロック信号ＣＳのカウント値を出力するカウンタ回路１と、ランダム信号ＲＳの変化に応じてカウント値をラッチし乱数信号ＲＮＳを出力する第１のラッチ回路３とを備える。 - 特許庁

A housing 14 has many terminal storing holes 27 to store connecting terminals 13, a locking arm 28 to lock the connecting terminal 13 stored in the terminal storing hole 27, an end wall 29 to lock the front end surface of the connecting terminal 13, and a latching protrusion 30 to latch a front holder 15.例文帳に追加

ハウジング１４は、接続端子１３を収容する多数の端子収容孔２７と、この端子収容孔２７に収容した接続端子１３を係止する係止用アーム２８と、接続端子１３の前端面を係止する端壁２９と、フロントホルダ１５を錠止する錠止用突起３０とを有する。 - 特許庁

To apply a driving current proper for unlatching a head to a head moving mechanism by measuring unlatching force necessary for unlatching the head regarding a storage device, or to detect a storage device equipped with a latch mechanism having latching force smaller than a design value at the time of its shipment.例文帳に追加

本発明は、記憶装置に関し、ヘッドをアンラッチするのに必要なアンラッチ力を測定することで、ヘッドをアンラッチするのに適切な駆動電流をヘッド移動機構に印加すること、又は、記憶装置の出荷時にラッチ力が設計値と比較して小さなラッチ機構を備えた記憶装置を検知することを目的とする。 - 特許庁

The signal to be detected of a control part 471 is a data signal latching clock LP to be applied to a terminal CKB1 and the signal to be detected of the control part 472 is a frame starting signal SP to be applied to a terminal CKB2 and the signal to be detected of the control part 47n is an alternating clock FR to be applied to a terminal CKBn.例文帳に追加

制御部４７_１ の被検出信号は端子ＣＫＢ_１ に印加されるデータ信号ラッチクロックＬＰ、制御部４７_２ の被検出信号は端子ＣＫＢ_２ に印加されるフレームスタート信号ＳＰで、制御部４７__ｎ の被検出信号は端子ＣＫＢ_ｎ に印加される交流化クロックＦＲである。 - 特許庁

A CMOS inverter type bistable circuit consists of the NMOSs 17 and 18 and the PMOSs 15 and 16, output terminals of the NMOSs 13 and 14 and an output terminal of the bistable circuit are parallelly connected, and their outputs (D and D*) are inputted to an RS-F/F circuit 50 constituting a slave latching part.例文帳に追加

ＮＭＯＳ１７，１８とＰＭＯＳ１５，１６とによりＣＭＯＳインバータ型の双安定回路が構成され、ＮＭＯＳ１３，１４の出力端子と双安定回路の出力端子は並列に接続され、その出力（Ｄ，Ｄ^＊）がスレーブラッチ部を構成するＲＳ−Ｆ／Ｆ回路５０に入力される。 - 特許庁

This fitting nut used for fitting the electrical appliance to the fitting rail is so constituted that a spring pressing a threaded plate on the fitting rail is fixed to the bottom of the threaded plate having threaded hole and capable of slidably latching in the groove of the fitting rail, so as to be sliadable on the fitting rail.例文帳に追加

この発明は、電気器具等を取付レールに取り付ける際に用いる取付ナットにおいて、螺孔を有するとともに前記取付レールの溝へ摺動可能に掛止できるようにした螺板の下部に、該螺板を前記取付レールに押圧できるばねを前記取付レールと摺動可能に固定した取付ナットである。 - 特許庁

This disk driver comprises a lever body 22 which oscillates the inertia lever 21 used for the inertia latching mechanism by the inertia of an impact when this impact is applied to the inertia lever, a stator 24 which is fixed to a casing of the disk driver and a leaf spring member 23 which connects the lever body 22 and the stator 24 and permits the oscillation of the lever body 22.例文帳に追加

慣性ラッチ機構に用いられる慣性レバー２１を、衝撃が加わったときにその慣性によって揺動するレバー本体２２と、ディスク・ドライブ装置の筐体に固定される固定子２４と、レバー本体２２と固定子２４とを接続し、かつレバー本体２２の揺動を許容する板ばね部材２３とから構成する。 - 特許庁

An output circuit 10 comprises a latch circuit 11 latching the data synchronizing with a clock, a phase difference adjusting circuit 12 which can adjust difference between a rise phase and a fall phase of an output of the circuit 11 responding to a control signal, and an output buffer 13 to which an output of the circuit 12 is supplied.例文帳に追加

出力回路１０はクロックに同期して上記データをラッチするラッチ回路１１と、回路１１の出力の立ち上がり位相と立ち下がり位相の差を制御信号に応答して調整可能な位相差被調整回路１２と、回路１２の出力が供給される出力バッファ回路１３とからなる。 - 特許庁

The semiconductor memory includes bit lines transmitting data of a memory cell, a sense amplifier circuit connected to the bit lines and amplifying data appearing in the bit line by access from the outside, and a latch circuit connected to the bit lines together with the sense amplifier circuit and amplifying and latching data to be refreshed appearing in the bit line.例文帳に追加

半導体記憶装置は、メモリセルのデータを伝播するビット線と、該ビット線に接続され外部からのアクセスにより該ビット線に現れるデータを増幅するセンスアンプ回路と、該ビット線に該センスアンプ回路と共に接続され該ビット線に現れるリフレッシュ対象のデータを増幅してラッチするラッチ回路を含む。 - 特許庁

The semiconductor device comprises the memory circuit including: a plurality of dynamic memory cells arranged at respective crossed positions of bit lines and a plurality of word lines; row decoders connected to the plurality of word lines; and row address latch circuits latching read and write row addresses at a transition point of a clock signal and having operation to supply the addresses to the row decoders.例文帳に追加

ビット線及び複数のワード線のそれぞれの交差位置に設けた複数のダイナミックメモリセルと、前記複数のワード線に接続された行デコーダと、読取及び書込行アドレスをクロック信号の遷移点でラッチし、該アドレスを前記行デコーダに供給する働きがある行アドレスラッチ回路とを備えたメモリ回路から成る半導体装置である。 - 特許庁

In the display device which controls brightness by successively latching image data of the respective frames to a latch circuit in a frame cycle set at 1/60 second and performing PWM control of light emitted from each pixel constituting a screen on the bass of the latched image data, each pixel is blinked in a cycle set at 1/57 of the frame cycle in a single frame.例文帳に追加

各フレームの画像データを１／６０秒に設定されたフレーム周期でラッチ回路に逐次ラッチし、ラッチされた画像データに基づいて画面を構成する各画素の発光をＰＷＭ制御することにより輝度制御する表示装置ににおいて、同一フレーム内にてフレーム周期の１／５７に設定された周期で各画素を点滅させる。 - 特許庁

The operating implement 1 includes a substantially elliptic intraoral latching part 2 provided with an opening 14 inside, an upper bottom part 4 and a lower bottom part 5 facing for vertical connection, and upper and lower surface tension parts 3 connected to the upper bottom part 4 and lower bottom part 5, to form upper and lower concave arc parts to which the upper and lower lips are fitted.例文帳に追加

操作器具１には、内部に開口部１４を設けた略楕円形の口内掛止部２と、上下に連接用の相対する上部底部４と下部底部５とを設け、該上部底部４と下部底部５とに連接する上下の表面引張部３とによって、各々上下の口唇が嵌合する上下の凹弧部を形成する。 - 特許庁

The pulse generation means 20 includes a second data importing/storing part 231 of a structure identical or equivalent to that of the first data importing/storing part, generates pulse signals PLS in a pulse width zone for an importing time of input data in the second data importing/storing part 231 from clock signals CLK, and supplies the generated pulse signals to the first data importing/storing part as latching pulses.例文帳に追加

パルス発生手段２０は、第１のデータ取込記憶部と同じあるいは同等の構成の第２のデータ取込記憶部２３１を備え、クロック信号ＣＬＫから、第２のデータ取込記憶部２３１における入力データの取込時間分のパルス幅区間のパルス信号ＰＬＳを生成し、ラッチ用パルスとして、第１のデータ取込記憶部に供給する。 - 特許庁

This method for acquiring internal bus information comprises a step ST1 for setting an address to be processed in a register by executing an interrupting processing program for a target memory access, and a step ST3 for latching information outputted to an internal bus by using the coincidence of the addressed as trigger, and a step ST4 for reading the latched information.例文帳に追加

内部バス情報取得方法において、問題となるメモリアクセスについての処理対象アドレスを割り込み処理プログラムを実行してレジスタに設定するステップ（ＳＴ１）と、アドレスが一致したことをトリガとして、内部バス上に出力された情報をラッチするステップ（ＳＴ３）と、ラッチされた情報を読み取るステップ（ＳＴ４）とを有する。 - 特許庁

The frequency correction circuit includes: a reset signal generating circuit 24; a frequency correction data latch circuit 25 for latching and holding frequency correction data ZP1, ZP2 respectively generated by first and second zapping circuits 21, 22 on the basis of a latch clock ZCLK; and a latch clock generating circuit 26 for generating the latch clock ZCLK.例文帳に追加

周波数補正回路は、リセット信号発生回路２４、第１のザッピング回路２１及び第２のザッピング回路２２によってそれぞれ発生された周波数補正データＺＰ１，ＺＰ２をラッチクロックＺＣＬＫに基づいてラッチして保持する周波数補正データラッチ回路２５、ラッチクロックＺＣＬＫを発生するラッチクロック発生回路２６を備えている。 - 特許庁

An SRAM is provided with a delay circuit 34 delaying a signal ACT which becomes an activation level responding to an active command by a fixed time Td and a latch circuit 35 latching an output signal ACTD of the delay circuit 34 whenever a level of an internal clock signal intCK is varied and generating a column decoder activating signal CDE.例文帳に追加

ＳＤＲＡＭにおいて、アクティブコマンドに応答して活性化レベルになる信号ＡＣＴを一定時間Ｔｄだけ遅延させる遅延回路３４と、内部クロック信号ｉｎｔＣＫのレベルが変化するごとに遅延回路３４の出力信号ＡＣＴＤをラッチし、列デコーダ活性化信号ＣＤＥを生成するラッチ回路３５とを設ける。 - 特許庁

When the memory package 2 is disconnected, the disconnected state is detected, and the reset side of the latching relay 3 in the control circuit 1 is driven by a battery by an one shot circuit 4 to be operated by the battery for driving the relay in a fixed time so that the latch of the DC/DC converter 5 in the memory package 2 to the ON state can be released.例文帳に追加

メモリパッケージ２の接続が未接続となった場合、未接続状態を検知し、一定期間リレーを駆動するためにバッテリで動作するワンショット回路４によって、バッテリで制御回路１内のラッチングリレー３のリセット側を駆動することで、メモリパッケージ２内のＤＣ−ＤＣコンバータ５のＯＮ状態へのラッチを解除する。 - 特許庁

The game device includes: a counter circuit for updating a count value at a predetermined update timing; a latch circuit for latching the count value updated by the counter circuit; a count value obtaining means for obtaining the count value latched by the latch circuit; and an abnormality processing means for performing abnormality processing when the count value obtaining means cannot obtain the count value normally.例文帳に追加

所定の更新タイミングでカウント値を更新するカウンタ回路と、前記カウンタ回路が更新するカウント値をラッチするラッチ回路と、前記ラッチ回路がラッチするカウント値を取得するカウント値取得手段と、前記カウント値取得手段が前記カウント値を正常に取得不能な場合に異常処理を行う異常処理手段と、を備える遊技台とした。 - 特許庁

The dish 60 is equipped with the second communication opening 40g, the second communication opening is switchable between a posture in communication with the first communication opening 30g and the other posture of blocking the first communication opening 30g by a sidewall not equipped with the second communication opening 40g, and latching holes 60k fixing each postures are provided.例文帳に追加

皿６０は、第２連通用開口４０ｇを備え、第２連通用開口４０ｇが第1連通用開口３０ｇと連通する姿勢と、第２連通用開口４０ｇが設けられていない側壁が第1連通用開口３０ｇを塞ぐ姿勢との間で切替可能であり、それぞれの姿勢の状態で固定する係止穴６０ｋを備える。 - 特許庁

The buffer circuit in the logic circuit block 200 is made a buffer circuit 207 with a select function, in addition to the input terminal of the proper buffer circuit controlled by the output terminal of the NOR circuit 203, an input terminal controlled by the output terminal Q of the scan flip flop 103 for latching the data for scan test from the SCAN_IN terminal is provided.例文帳に追加

組合せ論理回路ブロック２００内のバッファ回路をセレクト機能付きのバッファ回路２０７とし、ＮＯＲ回路２０３の出力端子から制御される本来のバッファ回路の入力端子に加えて、ＳＣＡＮ＿ＩＮ端子からのスキャンテスト用のデータをラッチするスキャンフリップフロップ１０３の出力端子Ｑから制御される入力端子を設けた。 - 特許庁

By this invention, when the same data pattern for test is latched to a different data latch circuit 4, since a latch is performed by only transfer to the data latch circuit 4 from the test latch circuit 12 without inputting data from the outside whenever, a time required for latching the data pattern for test to the data latch circuit 4 can be shortened largely, and a test time also can be shortened.例文帳に追加

本発明によれば、異なるデータラッチ回路４にテスト用の同じデータパターンをラッチする際に、その都度、外部からデータパターンを入力せずに、テストラッチ回路１２からデータラッチ回路４に転送するだけで済むため、テスト用のデータパターンをデータラッチ回路４にラッチするまでの時間を大幅に短縮でき、テスト時間も短縮できる。 - 特許庁

Inverters 1, 2 supply a clock ck to master and slave side transmission gates 4, 8 without using a clocked inverter for data latching, and an NMOS transistor(TR) 5 and a PMOS TR 6 whose drain voltage/source voltage is inversely connected to that of a conventional CMOS circuit latch data when the transmission gates 4, 8 are open.例文帳に追加

データ保持のためのクロックド・インバータを用いずに、インバータ１，２によってマスタ側およびスレーブ側のトランスミッションゲート４，８にクロックｃｋを供給し、トランスミッションゲート４，８がオープンしたときのデータ保持を、通常のＣＭＯＳ回路とはドレイン電圧／ソース電圧が逆に接続されたＮＭＯＳのトランジスタ５とＰＭＯＳのトランジスタ６とで行うようにした。 - 特許庁