| 意味 | 例文 |
Memory Controllerの部分一致の例文一覧と使い方
該当件数 : 4967件
If the information about a substitute program related to the information of the selected designated program is included in the plurality of items of program information stored in the flash memory 12, the controller 14 outputs screen information representing the information about the substitute program to the display 2.例文帳に追加
コントローラ14は、選択された指定番組情報に関連する代替番組情報が、フラッシュメモリ12に記憶された複数の番組情報に含まれる場合、この代替番組情報を示す画面情報を表示装置2に出力する。 - 特許庁
The bitmap manager includes the bitmap memory for storing block confirmation of a frame received based on a bitmap, a bitmap operation information controller for storing a bitmap entry number and receiving bitmap operation information relevant to a physical address of the bitmap memory and a bitmap manager finite state machine BMFSM for receiving an update or extraction request to the received frame, handling the bitmap operation information and updating or extracting the bitmap memory.例文帳に追加
ビットマップマネージャは、ビットマップに基づいて受信されたフレームのブロック確認を格納するためのビットマップメモリと、ビットマップエントリ番号を格納し、ビットマップメモリの物理的アドレスと関連するビットマップ運営情報を受信するためのビットマップ運営情報制御器と、受信されたフレームに対する更新または抽出要求を受信し、ビットマップ運営情報を扱い、ビットマップメモリを更新または抽出するビットマップマネージャ有限状態マシーンBMFSMを含むことができる。 - 特許庁
The wireless receivers 6 send a detected abnormal signal of a patient to the control 4 when the wireless receiver 6 continuously receives the same ID signals in a predetermined period, then the controller 4 receives the signal and reads out effective/ineffective sets stored in the controller memory part 15 and sends abnormal notice to the parent nurse call device 3 when the signal is effective to make the parent nurse call device 3 actuate alarms.例文帳に追加
無線受信機6が所定時間に亘り同一のID信号を受信し続けたら患者異常検知信号を制御機4に送信し、制御機4はその信号を受けて制御機記憶部15に記憶された有効/無効の設定を読み出し、有効である場合はナースコール親機3に異常を通知し、ナースコール親機3に報知動作をさせた。 - 特許庁
When a controller 3 of a semiconductor storage device 1 receives a grade designation signal to designate a grade from a setting device 11, the controller executes logical block allocation processing so that flash memory chips CP whose numbers correspond to a grade designated by the received grade designation signal can execute data writing processing and data readout processing in parallel.例文帳に追加
この半導体記憶装置1のコントローラ3は、設定装置11からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップCPに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁
In a remote monitoring controller 4, when a transmission control unit 11 receives an objective instruction signal from a central controller 2 via a modem, the transmission control unit 11 reads out an operation pattern corresponding to the instruction signal from a memory, and sequentially transmits operation control signals for controlling individual devices 6 to a PI/O control unit 12 to "turn on" and turn off" the individual devices 6 in predetermined order.例文帳に追加
遠隔監視制御装置4において、伝送制御部11は、中央制御装置2からモデム部を介して目的指令信号を受信すると、対応する操作パターンを、記憶部から読み出して、順次、PI/O制御部12へ各機器6を制御するための操作制御信号を送って、予め定められた順序で対応する各機器6の「入」操作や「切」操作を行う。 - 特許庁
The testing device that tests devices to be tested comprises a plurality of testing units that test the devices to be tested; a controller that sends commands to the plurality of testing units, respectively and controls the operations of the plurality of testing units, respectively; and a trace memory that receives in sequence the commands sent from the controller to the plurality of testing units, respectively to store the commands.例文帳に追加
被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験ユニットと、複数の試験ユニットのそれぞれに対してコマンドを送信して、複数の試験ユニットのそれぞれの動作を制御する制御装置と、制御装置から複数の試験ユニットのそれぞれに対して送信されたコマンドを順次受信して記憶するトレースメモリとを備える試験装置を提供する。 - 特許庁
Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加
コントローラ接続インターフェースによって各半導体装置1を相互に接続することができ、半導体装置1は電源投入直後のリセット信号CRSTの解除されるタイミングに従い制御信号群FC1およびデータバスFIOB1の入力条件を検知しATAコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁
Each semiconductor device 1 can be connected to each other by the controller connecting interface, and the semiconductor device 1 detects input conditions of a control signal group FC1 and a data bus FIOB1 according to the timing of releasing a reset signal CRST just after power-ON to determine operation as an ATA controller or operation as an extension flash memory.例文帳に追加
コントローラ接続インターフェースによって各半導体装置1を相互に接続することができ、半導体装置1は電源投入直後のリセット信号CRSTの解除されるタイミングに従い制御信号群FC1およびデータバスFIOB1の入力条件を検知しATAコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁
The display control device 101 is provided with a RAM 130 for storing still image data, a direct memory access (DMA) controller 1141 for reading out the still image data from the RAM 130, temporarily storing the read data and transferring the data to the display device 102, a CPU 111 for controlling the transfer speed of the still image data from the DMA controller 1141, and a register 1142.例文帳に追加
本発明の表示制御装置101は、静止画像データを格納するRAM130と、RAM130からの前記静止画像データを読み出して一時的に保持し表示装置102に転送するダイレクトメモリアクセスコントローラ1141と、ダイレクトメモリアクセスコントローラ1141からの前記静止画像データの転送速度を調整するCPU111及びレジスタ1142と、を具備している。 - 特許庁
In an ASIC which incorporates a MAC 1 as a network interface and a DMA controller 5 and has a function for accessing a memory 10 shared with a system through the DMA controller 5, a function is included which extracts a source address in the frame if the received frame is a status request frame, or outputs a request signal to a corresponding circuit block if a hardware reply is required.例文帳に追加
ネットワークインターフェースとしてMA1とDMAコントローラ5を内蔵し、DMAコントローラ5を介しシステム共有のメモリ10にアクセスする機能を有するASICにおいて、受け取ったフレームがステータス要求であった場合にフレーム内の送信元アドレスを抽出し、ハードウェア応答が必要な場合には該当回路ブロックに要求信号を出力する機能を有する。 - 特許庁
In this record control system, a magnetic tape reproducing device 3 and a recording and reproducing device 4 are mutually connected via a controller 1, and the controller 1 is provided with an extracting circuit 12 for extracting time information from the AV signals reproduced from the reproducing device 3 or the recording and reproducing device 4, a memory 13 for storing this time information, and a control circuit 11.例文帳に追加
本発明の記録制御システムにおいては、磁気テープの再生装置3及び記録再生装置4が制御装置1を介して互いに接続され、制御装置1は、再生装置3或いは記録再生装置4から再生されたAV信号から時刻情報を抽出する抽出回路12と、該時刻情報を格納するメモリ13と、制御回路11とを具えている。 - 特許庁
The controller 4 includes a ROM 9 storing a program for managing association between a first address in a semiconductor memory having a first erasure block size and a second address in a semiconductor memory having a second erasure block size larger than the first erasure block size; and a CPU 8 executing the program stored in the ROM 9.例文帳に追加
コントローラ4は、第1の消去ブロックサイズを有する半導体メモリにおける第1のアドレスと前記第1の消去ブロックサイズよりも大きい第2の消去ブロックサイズを有する半導体メモリにおける第2のアドレスとの対応付けを管理するためのプログラムを格納するROM9と、このROM9に格納されているプログラムを実行するCPU8とを含んでいる。 - 特許庁
When the image formation data received by the first inputting buffer is transferred to the large-capacity memory and is further transferred to the second inputting buffer, and if the image formation data is not present in the large-capacity memory and the second inputting buffer has vacancy, an inputting buffer controller controls to directly transfer the image formation data received by the first inputting buffer to the second inputting buffer.例文帳に追加
そして,入力バッファコントローラが,第1の入力バッファに受信された画像形成データを大容量メモリに転送し,更に,第2の入力バッファに転送し,大容量メモリに前記画像形成データがなく第2の入力バッファに空きがある時に,第1の入力バッファに受信した画像形成データを第2の入力バッファに直接転送するよう制御する。 - 特許庁
At the end of writing data to the nonvolatile memory unit 13, a controller 11 writes new management information (a conversion table 131 and an assignment table 132) reflecting the written data to an area different from the area of a memory unit 13 where the latest management information so far is saved and then writes an old management information flag while making it corresponding to the latest management information so far.例文帳に追加
コントローラ11は、不揮発性メモリユニット13へのデータライトの終了後に、そのデータライトが反映された新たな管理情報(変換テーブル131及びアサインテーブル132)を、その時点までは最新であった管理情報が保存されているメモリユニット13の領域とは別領域にライトし、その後、それまで最新であった管理情報に対応付けて旧管理情報フラグをライトする。 - 特許庁
In the four-phase clock signal preparation system 1, according to a preset program 4, a CPU 3 outputs a signal when the count value of clock signals of an oscillator 2 by a counter 5 becomes a preset comparative value and corresponding to the output from this counter 5, pattern data stored in a memory 6 are selectively read out and outputted to an external interface 8 by a direct memory access controller 7.例文帳に追加
4相クロック信号作成システム1においては、CPU3が予め設定されたプログラム4にしたがって、カウンタ5による発振子2のクロック信号のカウント値が予め設定された比較値になると出力し、このカウンタ5からの出力により、ダイレクトメモリアクセスコントローラ7がメモリ6に格納されているパターンデータを選択して読み出して、外部インターフェース8に出力する。 - 特許庁
The storage subsystem is provided with: a RAID array including a plurality of disks for recording a plurality of stripe data and their parity values; a non-volatile memory for storing immediately preceding stripe data to be updated by a write processing; and a RAID controller configured to store an existing immediately preceding stripe data stored in the non-volatile memory before the write processing is performed.例文帳に追加
記憶サブシステムは、複数のストライプのデータおよびそのパリティ値を記録する複数のディスクを含むRAIDアレイと、書き込み処理により更新しようとするストライプの直前データを記憶するための不揮発性メモリと、不揮発性メモリに記憶された該ストライプの既存の直前データを書き込み処理の実行前に記憶するように構成されたRAIDコントローラを備える。 - 特許庁
If the processing of an image processing unit 4 arrives at a limit when image data transferred at a high speed from a CCD of a reading unit 1 is transferred to the unit 4 by an image bus managing unit 3, the unit 3 switches the data transferred to the unit 4 to an image memory access controller 7, and the data is temporarily bypassed to a memory 9.例文帳に追加
読取ユニット1のCCDから高速で転送されている画像データを像バス管理部3で画像処理プロセッサ4に転送しているときに、画像処理プロセッサ4の処理が限界に達すると、画像バス管理部3は画像処理プロセッサ4へ転送していた画像データを画像メモリアクセス制御部6へ切り替えて一時的に画像データをメモリ9に回避する。 - 特許庁
In an MFP 101 connected to a host PC 100 via a USB cable, a sub CPU 401 within a main controller part 103 of the MFP 101, when receiving a rewrite command from the host PC 100 via the USB cable, controls a first power switching part 308 to switch to power supply by a USB bus power to a first program memory 305, and rewrites the memory.例文帳に追加
ホストPC100にUSBケーブルで接続されたMFP101では、MFP101のメインコントローラ部103内のサブCPU401が、USBケーブルを介してホストPC100から書き換えコマンドを受信したときは、第一の電源切り替え部308を制御することによって、USBバスパワーによる第一のプログラムメモリ305への給電に切り替えて、メモリの書き換えを行う。 - 特許庁
The power generation controller 6 comprises a section 61 for controlling power generation state by interrupting the exciting current of a generator 1 for vehicle intermittently, a rewritable memory 62 for storing identification information required for specifying the inherent information of the generator 1 for vehicle, and a guard terminal PG for forbidding the writing of a content stored in the memory 62 when it is set at the ground potential.例文帳に追加
発電制御装置6は、車両用発電機1の励磁電流を断続して発電状態を制御する発電制御部61と、車両用発電機1の固有情報を特定するために必要な識別情報が格納される書き換え可能なメモリ62と、接地電位に設定されたときにメモリ62の格納内容の書き込みが禁止されるガード端子PGとを備える。 - 特許庁
The communication terminal apparatus comprises: a memory 16 for storing plural sorts of profiles, each including plural parameters for specifying a specification with respect to an incoming call, and a controller 13 for reading out one sort of profile from among the plural profiles stored in the memory 16 to set the profile as a current profile, and for performing an incoming control process on the basis of the current profile upon receipt of the incoming call.例文帳に追加
着信に関する仕様を決定する複数のパラメータからなるプロファイルの複数種類を記憶しているメモリ16と、メモリ16に記憶されている複数種類のプロファイルの中から1つの種類のプロファイルを読み出して、現在のプロファイルとして設定し、着信を受けたときは現在のプロファイルに基づいて着信制御を行う制御部13とを備えている。 - 特許庁
A video controller 100 includes: a frame memory 110 for storing video input signals configured of video data of frame units; and a video signal conversion means that converts the video input signals stored in the frame memory 110 into a first video signal and a second video signal different from each other in frame videos according to information on a correlation between frames and information on brightness for each one frame.例文帳に追加
映像制御装置100は、フレーム単位の映像データで構成された映像入力信号を記憶するフレームメモリ110と、フレームメモリ110に記憶されている映像入力信号を、フレーム間の相関に関する情報または1フレームごとの明るさに関する情報に応じて、フレーム映像が互いに異なる第1の映像信号および第2の映像信号に変換する。 - 特許庁
The terminal device having predefined functions including reception and recording of a digital broadcast includes a memory in which one or a plurality of programs to be recorded among programs of the digital broadcast are registered, and a video recording controller of targeting the programs registered in the memory as objects of video recording in series in order determined on the basis of a schedule of the digital broadcast.例文帳に追加
ディジタル放送の受信および録画を含む既定の機能を有する端末装置であって、前記ディジタル放送の番組の内、前記録画の対象となる1つまたは複数の番組が登録される記憶手段と、前記記憶手段に登録された番組を前記ディジタル放送のスケジュールに基づいて定まる順序で直列に前記録画の対象とする録画制御手段とを備える。 - 特許庁
A memory system includes: a controller so configured as to convert data on the basis of a first bit pattern sequence; and a nonvolatile memory device so constituted as to program the converted data by a program method corresponding to the first bit pattern sequence and to read data by a reading method corresponding to a second bit pattern sequence different from the first bit pattern sequence.例文帳に追加
メモリシステムは第1ビットパターン順序に基づいてデータを変換するように構成された制御器と、そして第1ビットパターン順序に対応するプログラム方法によって変換されたデータをプログラムするように、そして第1ビットパターン順序と異なる第2ビットパターン順序に対応する読み出し方法によってデータを読み出すように構成された不揮発性メモリ装置を含む。 - 特許庁
For example, the controller 107 controls the time sharing switch 101, the button telephone interface 102 and the TRK 104 according to programs stored in a memory 108 or based on various configuration data stored in the memory 108 and programmable key information, and communication with a computer 30 through an interface 105.例文帳に追加
制御部107は、例えば、メモリ108に格納されたプログラムにより、また、メモリ108に格納された各種設定データやプログラマブルキーのキー情報などの情報に基づき、時分割スイッチ101、ボタン電話機インタフェース102、TRK104などの制御を行うとともに、インタフェース105を介してコンピュータ30との通信についての制御等各種制御を行う。 - 特許庁
The controller 4 includes a ROM 9 which stores a program for managing association between a first address in a semiconductor memory having the first erasure block size and a second address in a semiconductor memory having second erasure block size larger than the first erasure block size and a CPU 8 which executes the program stored in the ROM 9.例文帳に追加
コントローラ4は、第1の消去ブロックサイズを有する半導体メモリにおける第1のアドレスと前記第1の消去ブロックサイズよりも大きい第2の消去ブロックサイズを有する半導体メモリにおける第2のアドレスとの対応付けを管理するためのプログラムを格納するROM9と、このROM9に格納されているプログラムを実行するCPU8とを含んでいる。 - 特許庁
The storage subsystem is provided with: a RAID array including a plurality of disks for recording a plurality of stripe data and parity information; a non-volatile memory independent from the disks; and a RAID controller for responding to a write processing request by storing stripe information including information for specifying a stripe in the RAID array in the non-volatile memory.例文帳に追加
この記憶サブシステムは、複数のストライプのデータおよびパリティ情報を記録する複数のディスクを含むRAIDアレイと、このディスクから独立した不揮発性メモリと、書き込み処理の要求に対し、RAIDアレイ内のストライプを特定する情報を含むストライプ情報を、不揮発性メモリに記憶させることにより応答するRAIDコントローラとを備える。 - 特許庁
On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加
この半導体記憶装置1のコントローラ3は、設定装置11からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップCPに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁
The imaging apparatus comprises a timing controller which sequentially fetches outputs presented by pixels of an infrared solid-state imaging device into the frame memory and sequentially switching fetching cycles to a preset value, and flicker defect pixels are detected in a predetermined cycle based on a difference between an integration pixel output integrating the frame memory over a plurality of cycles and an average value of all pixel outputs.例文帳に追加
赤外線固体撮像素子の各画素が呈する出力を順次フレームメモリに取り込み、その取り込み周期をあらかじめ設定した値に順次切り替えるタイミングコントローラを備えて、フレームメモリを複数に亘り積分した積分画素出力と全画素出力の平均値との差分に基づいて、点滅欠陥画素を所定の周期で検出するようにした。 - 特許庁
A semiconductor test device 10 is provided with an address generator 13 generating a two-dimensional address given to a DUT 40, an address conversion part 16 converting the two-dimensional address A2 generated by the address generator 13 to one-dimensional address A4, and a collection memory controller 17 performing burst-transfer of fail data D3 output from a comparator 14 using an address A4 to a correction memory 18.例文帳に追加
半導体試験装置10は、DUT40に与える二次元アドレスを生成するアドレスジェネレータ13、アドレスジェネレータ13が生成した二次元のアドレスA2を一次元のアドレスA4に変換するアドレス変換部16、及びアドレスA4を用いてコンパレータ14から出力されるフェイルデータD3を収集メモリ18にバースト転送する収集メモリコントローラ17を備える。 - 特許庁
To provide a print controller which, when an additional image such as a watermark is combined with a print image to be printed, exhibits maximum performance of a printer while suppressing reduction in printing speed as much as possible even when pages are printed in both color and monochrome, by efficiently utilizing a memory for temporarily holding additional image print data within its memory capacity.例文帳に追加
ウォーターマーク等の付加画像を印刷対象画像に合成し印刷処理する場合に、付加画像印刷データを一時的に保持する保持メモリを、そのメモリ容量内で効率よく利用し、たとえカラー頁とモノクロ頁とが混載した混載印刷であっても、印刷速度の低下を極力抑えて、印刷装置の有するパフォーマンスを最大限発揮できる印刷制御装置を提供する。 - 特許庁
A memory controller 16 reads image data out of the memories 13a and 13b in specific timing cycles and writes them in a given addresses of a field memory 15, sets readout addresses in such timing that one picture is composed of 768 scanning lines as many as those of a display device side, and displays images without changing the number of scanning lines of the inputted video source.例文帳に追加
メモリコントローラ16によってメモリ13a、13bに格納されている画像データを所定のタイミング周期で読み出しフィールドメモリ15の所定のアドレスに書き込むと共に、表示装置側の走査線数とされている768本で1画面が構成されるようなタイミングで読み出しアドレスを設定し、入力された映像ソースの走査線数はそのままで画像表示を行う。 - 特許庁
A memory controller 10 comprising an interleaved access means 7a and a non-interleaved access means 7b further comprises an area management means 13 for managing an interleaved access area and a non-interleaved access area, wherein the area management means 13 dynamically switches between the interleaved access and the non-interleaved access according to a read or write address in the memory access request.例文帳に追加
インターリーブアクセス手段7aと非インターリーブアクセス手段7bを備えたメモリコントローラ10であって、インターリーブアクセス領域と非インターリーブアクセス領域を管理する領域管理手段13をさらに有し、前記領域管理手段13は、メモリアクセス要求における読み出しまたは書き込みアドレスによって、インターリーブアクセスと、非インターリーブアクセスを、動的に切り替える、ことを特徴とする。 - 特許庁
In the occurrence of the accident, a set number of image data before the accident is stored in a nonvolatile memory 13, an impact detecting signal S is inputted to the CCD camera 18, the CCD camera 18 instantly inverses in the inside direction of the vehicle with a camera controller 17 and images the set number of image data, and the image data is stored in the nonvolatile memory 13.例文帳に追加
事故が発生した際、事故前の設定された枚数の画像データが不揮発性メモリー13に記録されると同時に、前記衝撃検知信号SがCCDカメラ18に入力され、該CCDカメラ18がカメラ制御部17によって車両内方向に瞬時に反転動作し、設定枚数撮像し、その画像データが不揮発性メモリー13に記録される。 - 特許庁
The nonvolatile memory card has a NAND type EEPROM 11 having a cell array of electrically rewritable nonvolatile memory cells arranged repeatedly in row and column directions, test information 18 stored in a predetermined address of the NAND type EEPROM 11, and a controller 12 for testing the NAND type EEPROM 11 according to the test information 18.例文帳に追加
本発明の不揮発性メモリカードは、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有するNAND型EEPROM11と、NAND型EEPROM11の所定のアドレスに格納されたテスト情報18と、テスト情報18に基づいて、NAND型EEPROM11をテストするコントローラ12を有する。 - 特許庁
This electronic controller detects the abnormality of a backup memory(RAM) in which data for control are stored, and updates abnormality generation frequency history data stored so as to be associated with abnormality generation place history data showing the unique ID of the generation partition of the detected abnormality in the abnormality history storage region of the backup memory, and records the generation frequency of the abnormality (S980).例文帳に追加
電子制御装置は、制御用データが記憶されたバックアップメモリ(RAM)の異常を検出すると、バックアップメモリの異常履歴記憶領域にて、上記検出された異常の発生区画の固有IDを表す異常発生箇所履歴データと関連付けられて記憶された異常発生回数履歴データを更新することにより、この異常の発生回数を記録する(S980)。 - 特許庁
A communication circuit 109 in the CPU/ memory-mounted device 101-1 transmits an input-output instruction issued from the CPU 103 in own device to the input-output controller 201-1 that has been allocated to own device previously through the network 301, and receives the answer therefor through the network 301.例文帳に追加
CPU・メモリ搭載装置101-1 の通信回路109 は、自装置のCPU103 から発行された入出力命令を自装置に事前に割り当てられた入出力制御装置201-1 に対してネットワーク301 経由で送信し、その応答をネットワーク301 経由で受信する。 - 特許庁
Program instructions executed by the processors 4, 6 control a cache controller 26 to modify the control data associated with the cached data while the control data remains stored in the cache memory 14 and remains valid.例文帳に追加
プロセッサ4、6によって実行されるプログラム命令は、キャッシュされたデータと関連付けられた制御データがキャッシュメモリ14の中に格納された状態を維持すると共に有効な状態を維持したままで、該制御データを修正するように、キャッシュコントローラ26を制御する。 - 特許庁
The robot control system 10 includes: a processing part 110 for performing the visual servoing on the basis of a reference image and an imaged image; a robot controller 120 for controlling a robot 30 on the basis of a control signal; and a memory 130 for memorizing the reference image and the masked image.例文帳に追加
ロボット制御システム10は、参照画像と撮像画像とに基づきビジュアルサーボを行う処理部110と、制御信号に基づきロボット30を制御するロボット制御部120と、参照画像とマスク画像とを記憶する記憶部130とを含む。 - 特許庁
The buffer system includes a multi-purpose memory constitution element 32 which not only buffers information transferred between a peripheral storage device and a host computer system, but also stores a scratch pad accessible by a controller processor 52 and/or instructions.例文帳に追加
バッファシステムは、周辺記憶装置とホストコンピュータシステム4間で転送される情報をバッファするためだけでなく、コントローラプロセッサ52によりアクセス可能なスクラッチパッドおよび/または命令の格納に使用するようにすることができる多目的メモリ構成要素32を含んでいる。 - 特許庁
The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加
オペレーションコードデコーダ204は、読み出し/書き込みコマンドを解析し、命令に応じてメモリセル201に対するデータ転送方向を変更し、データ端子DTと接続されている信号線のハイインピーダンス設定を変更するようI/Oコントローラ205に要求する。 - 特許庁
The display controller 8 controls operation such that time information clocked by the RTC 8a is acquired, and the font of numeral and symbol corresponding to the current time is read out from a font prestored in a font memory 8c and displayed at a liquid crystal display section 9.例文帳に追加
表示コントローラ8は、RTC8aにより計時された時刻情報を取得して、予めフォントメモリ8cに記憶されたフォントから、現在時刻に対応した数字および記号のフォントを読み出して、これが液晶表示部9に表示されるように制御する。 - 特許庁
The relation among the data is stored in a memory device of a controller as the data table, the kind of paper (for example, OHP paper) input from the outside and the number of sheets of continuous printing are discriminated, a distance (mm) between papers is set, based on the data table and the printing is controlled.例文帳に追加
これらのデータの関係をデータテーブルとして制御装置のメモリ装置に記憶し、外部から入力された用紙の種類(例えばOHP用紙)と連側印字枚数を判別し、データテーブルに基づいて紙間距離(mm)を設定し、印字処理を制御する。 - 特許庁
The controller 103 of a portable audio player 10 starts the display program (PDC) stored in an internal memory section 104 and deletes the file, which is failed in down-loading and is down-loaded, that is, executes a GUI process to make the temporarily directory(TMP) empty.例文帳に追加
携帯型オーディオプレーヤ10のコントローラ103は、内部記憶部104に格納された表示プログラム(PDC)を起動して、上記したダウンロードに失敗したダウンロード途中のファイルを消去する、即ち、テンポラリィディレクトリ(TMP)を空にするGUI処理を実行する。 - 特許庁
In response to an indication to display a reversal image made with the remote controller 40, the luminance of the image data held in the frame memory 23f is inverted and the reversal image is displayed on a PDP panel 31 to make the whole display screen of the PDP 31 uniform.例文帳に追加
そして、リモコン40による反転画像の表示指示に基づいて、フレ−ムメモリ23fに保持されている画像デ−タの輝度を反転させた反転画像をPDPパネル31に表示させることにより、PDP31の表示画面全体を均一化させる。 - 特許庁
A digital camera in a vehicle remote controller with the built-in digital camera according to the present invention comprises a base plate which comprises a liquid crystal display, a shutter, a lens, a control unit, a memory unit, and an input/output port, and is installed inside and outside a remote control case with a predetermined arrangement.例文帳に追加
本発明によるデジタルカメラ内蔵型自動車用リモコンは、液晶ディスプレイ部と、シャッター部と、レンズ部と、制御ユニット及びメモリを含む基板と、入出力ポートとから構成されるデジタルカメラをリモコンケースの内外部に所定の配列で設置した。 - 特許庁
A file controller 30 has a management register 32 for storing information, representing the unused state of each bank of a file memory 40, and an address converting part 38 recognizes unused banks and performs address conversion so that only the unused banks can be seen from a sub CPU 21.例文帳に追加
ファイルコントローラ30は、ファイルメモリ40のバンク毎の未使用状況を表わす情報を格納する管理レジスタ32を有し、アドレス変換部38は未使用バンクを認識し、サブCPU21から未使用バンクのみが連続して見えるようにアドレス変換する。 - 特許庁
The projector includes the light source device 80 with the light source 85 and a memory 86 in which control data based on the standard of the light source 85 is stored, and a controller 100 controlling operation for the light source device 80, at least, on the basis of the control data.例文帳に追加
光源85及び光源85の規格に対応した制御データが記憶された記憶部86を備えた光源装置80と、制御データに基づき少なくとも光源装置80に関する動作を制御する制御部100と、を有することを特徴とする。 - 特許庁
A battery is inserted by opening a battery case cover at the inside of the headband section 5, a remote controller 9 makes an operation instruction toward a light receiving window 1a, a camera section 7 picks up the image of an object while confirming the object by the finder section 9 and the semiconductor memory card 3 records the photographed data.例文帳に追加
ヘッドバンド部5の内側の電池ケース蓋を開けて電池を挿入し、リモートコントローラ9で受光窓1aに向けて動作指示を行いファインダ部9で被写体を確認しながらカメラ部7で撮影し、半導体メモリカード3に撮影データを記録する。 - 特許庁
The remote controller consists of a case, a display section, a 1st wheel drive section (4), a 1st click encoder (5), a device selection wheel switch section (6), a menu selection wheel switching section (9), a CPU (12), a memory (13), a signal transmission section (15), and a click tone generating section (17) having a loudspeaker (16).例文帳に追加
ケースとディスプレー部と第1ホイル駆動部(4)と第1クリックエンコーダ(5)及び機器選択ホイルスイッチ部(6)とメニュー選択ホイルスイッチ部(9)とCPU(12)とメモリ(13)及び信号送出部(15)、スピーカ(16)を有するクルック音発生部(17)とでなる。 - 特許庁
A memory 17 has stored priorities of the genres and sound output modes, each corresponding to each genre, and a system controller 10 determines the sound output mode corresponding to a genre whose priority is highest, when the plurality of genres are set to the attached information.例文帳に追加
ジャンルの優先順位と、ジャンルに対応した音声出力モードとをメモリ17に記憶しておき、システムコントローラ10は、付加情報に複数のジャンルが設定されている場合には、優先順位が最も高いジャンルに対応する音声出力モードを決定する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|