「Memory System」に関連した英語例文の一覧と使い方(134ページ目) - Weblio英語例文検索

A system controller 7f acquires the detailed position information of a holder 3 and a bed 5 under photographing every frame from a holder/bed position detector 6, makes the position information incident to a frame memory for image data taken at the position thereof, and stores the information in an image memory 7b.例文帳に追加

システムコントローラ７ｆは、１フレーム毎に、撮影時における保持装置３及び寝台５の詳細な位置情報を、保持装置／寝台位置検知器６から得て、この位置情報を、その位置において撮影された画像データのフレームメモリに付帯させて、これを画像記憶部７ｂに記憶する。 - 特許庁

Thus, delay of response time is reduced through a write system for the unit of a page and delay write, the number of times of write access to the nonvolatile memory and the space of the nonvolatile memory is uniformly used to prevent a service life of a data storage device from being shortened.例文帳に追加

よって、ページ単位の書込み方式及び遅延書込みを通じて応答時間の遅延を低減できると共に、不揮発性メモリへの書込みアクセスの回数を減らして不揮発性メモリの空間を均一に使用することによりデータ貯蔵装置の寿命の短縮を防止できる。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

When the USB connector 11 of the USB memory 10 is mounted on a USB port 2 of a PC 1, it is recognized by a function of a USB-serial conversion IC as a memory connected with an interface of a serial communication system by RS232C from the PC 1 side, and necessary data communication is performed.例文帳に追加

そしてＰＣ１のＵＳＢポート２にＵＳＢメモリ１０のＵＳＢコネクタ１１を装着すると、ＵＳＢ−シリアル変換ＩＣの機能により、ＰＣ１側からはＲＳ２３２Ｃによるシリアル通信方式のインターフェースで接続されたメモリと認識され、所要のデータ通信が行われる。 - 特許庁

One part 101' of a capacity is allocated in the boot loader area 102 of an execution start program area in an external CPU, as another address different from one in an ordinary area 103 for ordinary address mapping in a system memory space, in a memory device 101, and is stored by additional-address-mapping.例文帳に追加

メモリデバイス１０１において、システムメモリ空間における通常アドレスマッピングの通常領域１０３に対するものとは別のアドレスとして、容量の一部１０１′を外部のＣＰＵにおける実行開始プログラム領域のブートローダ領域１０２に割り当てて追加アドレスマッピングして格納する。 - 特許庁

A multiplexing system 10 is provided with a plurality of encoders 12-15 which generate elementary streams, a CPU 16, a multiplexer 17 which performs multiplexing process, an instruction memory 18 wherein instruction data are stored, and a data memory 19 wherein a plurality of elementary data turning to objects to be multiplexed are stored.例文帳に追加

多重化システム１０では、エレメンタリストリームを生成する複数のエンコーダ１２〜１５と、ＣＰＵ１６と、多重化処理を行うマルチプレクサ１７と、インストラクションデータが格納される命令メモリ１８と、多重化対象となる複数本のエレメンタリデータが格納されるデータメモリ１９とを備えている。 - 特許庁

Thus, since a system maker can form an entry table for controlling good/failed blocks with the information of the management block 105 as information when it manufactures a memory card or a device incorporating the flash memory 101, the process for inspecting good/failed blocks for the all of the blocks can be omitted.例文帳に追加

これにより、システムメーカが、フラッシュメモリ１０１を組み込んだメモリカードや機器を製造する際に、管理ブロック１０５の情報を初期値として、良／不良のブロックを制御するためのエントリーテーブルを作成できるので、良／不良のブロックを全ブロックに渡って検査する工程を削減することができる。 - 特許庁

In one embodiment, the TTS system includes a first memory adapted to store a text information database, a secondary memory adapted to store grammar rules, and a receiver adapted to receive update data regarding the grammar rules.例文帳に追加

一実施形態において、テキスト読み上げ（ＴＴＳ）システムは、テキスト情報データベースを格納するように構成された第１メモリと、複数の文法規則を格納するように構成された第２メモリと、文法規則に関する更新データを受信するように構成された受信部とを具備する。 - 特許庁

The present invention relates to an information provision system for a document management server 1 and the like which is provided with a memory part 2 for previously storing an information to be provided; and an account summing up part 3 for summing up an account information corresponding to a utilization circumstance of the information stored in the memory part 2.例文帳に追加

本発明は、提供対象となる情報を予め格納する記憶部２と、記憶部２に格納された情報の利用状況に応じて課金情報を集計する課金集計部３とを備える文書管理サーバ１等の情報提供システムである。 - 特許庁

In this data processing system, a bus arbitration circuit arbitrating a bus occupancy right between the CPU and the DMA controller in access to a memory periodically measures a bus load by the access to the memory from the CPU, and transmits bus load information to the DMA controller.例文帳に追加

メモリへのアクセスにおいてＣＰＵ又はＤＭＡ制御装置の間でバス占有権を調停するバス調停回路は、前記ＣＰＵからの前記メモリに対するアクセスによるバス負荷を定期的に計測してそのバス負荷情報を前記ＤＭＡ制御装置へ送信する。 - 特許庁

The system further includes a control means to change the decoder device to be used, the memory and a video data output destination and, when the fault detection means detects a fault, the memory or the decoder device is changed over by the changeover means to continuously output video and sound.例文帳に追加

さらに、使用するデコーダ装置、前記記憶装置、映像データ出力先を変更する制御手段を備え、障害検出手段が障害を検出すると、前記切り換え手段により前記記憶装置又は前記デコーダ装置を切り換えて、連続して映像音声を出力し続ける。 - 特許庁

A virtual test device software management means 3 measures an I/O input/output processing time and an execution processing time of a instruction word in execution of simulation of a control program stored in a control program memory 6 by means of a simulation program stored in a simulator system memory 5.例文帳に追加

仮想試験装置用ソフトウェア管理手段３は、シミュレータシステムメモリ５に格納されたシミュレーションプログラムにより、制御プログラムメモリ６に格納された制御プログラムのシミュレーションを実行したときのＩ／Ｏの入出力処理時間や命令語の実行処理時間を計測する。 - 特許庁

This system is equipped with the nonvolatile memory 108 as the single body in which an A/D converter and D/A converter 101, a DSP 102, a CPU 109, and high-speed writable volatile memories SRAMs 106 and 107 are incorporated, and the SRAM 107 and a Flash memory 105 have independent buses.例文帳に追加

Ａ／Ｄ変換器とＤ／Ａ変換器１０１、ＤＳＰ１０２、ＣＰＵ１０９、および高速書き込み可能な揮発性メモリＳＲＡＭ１０６、１０７を内蔵した単体の不揮発性メモリ１０８を備え、ＳＲＡＭ１０７とＦｌａｓｈメモリ１０５に各々独立したバスを有する。 - 特許庁

When the dial number of a designated destination is transmitted from a FAX to an adapter device and received by a system controlling part (step SA1), retrieval is performed to check whether the number exists in a dial number list preliminarily registered in a memory part (step SA1), and the results are stored in the memory part (step SA3).例文帳に追加

指定された宛先のダイアル番号がＦＡＸからアダプタ装置に送信されシステム制御部に受信されると（ステップＳＡ１）、この番号がメモリ部に予め登録されているダイアル番号リストの中にあるか検索が行われ（ステップＳＡ２）、その結果はメモリ部に記憶される（ステップＳＡ３）。 - 特許庁

A main body side system control section reads the YC data from the memory, a signal processing section resizes the YC data to produce thumbnail pictures, applies JPEG compression to the thumbnail pictures and main pictures not resized, and writes the result to a memory card as one image file together with Tag information.例文帳に追加

本体側システム制御部は、メモリからＹＣデータを読み出し、信号処理部によりリサイズすることによりサムネイル画像を生成し、このサムネイル画像とリサイズしていない主画像とをＪＰＥＧ圧縮し、Ｔａｇ情報と一緒に１個の画像ファイルとしてメモリカードに書き込む。 - 特許庁

This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.例文帳に追加

メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁

An address conversion table for converting a logic address given from a host system 20 and a physical address on the flash memory 2 is stored in the FRAM 4, whereby rewrite of a part of the address conversion table on the FRAM 4 is just needed, and the access time to the flash memory 2 is never lengthened.例文帳に追加

ホストシステム２０から与えられる論理アドレスとフラッシュメモリ２上の物理アドレスとを変換するアドレス変換テーブルをＦＲＡＭ４に保存することにより、ＦＲＡＭ４上のアドレス変換テーブルの一部を書替えるだけでよくなり、フラッシュメモリ２のアクセス時間が長くならない。 - 特許庁

The communication controller is equipped with a nonvolatile memory which stores a program and a work RAM and controls the transfer of signals between the controller and driving device, and a control network according to the system program read out of the nonvolatile memory to the work RAM in normal operation.例文帳に追加

通信制御装置は、プログラムを格納する不揮発性メモリと、作業用ＲＡＭを具備し、通常動作時には不揮発性メモリから作業用ＲＡＭに読み出されたシステムプログラムに従って、制御装置および駆動装置と制御用ネットワークとの間の信号の授受を制御する。 - 特許庁

In the integrated-memory graphics display device in which the CPU 10 and the graphics processor 20 access a common graphics memory 40, the graphics processor 20 is provided with a bit that designates the cache system of the CPU 10 and the time of one maximum-display access is varied according to the designation.例文帳に追加

ＣＰＵ１０とグラフィックスプロセッサ２０が共通のグラフィックスメモリ４０をアクセスするメモリ統合型のグラフィックス表示装置において、グラフィックスプロセッサ２０に、ＣＰＵ１０のキャッシュ方式を指定するビットを設け、この指定に応じて１回の最大表示アクセスの時間を変更する。 - 特許庁

After a single test process system 130 tests an object process to be tested 100 and its result is stored in a trace log file 125, the program to be tested 100 calls an initializing function 111 for testing and common memory information is read in from a common memory information file 120.例文帳に追加

被テスト対象プロセス１００のテストを単体テスト処理システム１３０によりテストし、その結果をトレースログファイル１２５に格納後、被テストプログラム１００よりテスト用初期化関数１１１がコールされ、共有メモリ情報を共有メモリ情報ファイル１２０より読み込む。 - 特許庁

To provide a data backup system which is used for an electronic device providing a low power consumption state, capable of more accurately grasping a remaining value of a secondary battery that backs up a memory when a power supply from a power source is suspended, for more sure backing up of a memory.例文帳に追加

低消費電力状態を取り得る電子機器に用いられるデータバックアップシステムであって、電源からの電力供給が停止されたときにメモリをバックアップする二次電池の残容量をより正確に把握でき、メモリのバックアップをより確実に行うことが可能なデータバックアップシステムを提供する。 - 特許庁

The process chart and assembling and disassembling chart creation system comprises a memory section 1 for storing shape information, structure information, and interference information, a control section 2 for creating the process chart and assembling and disassembling chart on the information memorized in the memory section 1, and a display section 3 for displaying the process chart and assembling and disassembling chart created by the control section 2.例文帳に追加

形状情報、構成情報、干渉情報を記憶する記憶部１と、記憶部１に記憶されている情報を基に工程図及び組立分解図を作成する制御部２と、制御部２で作成した工程図及び組立分解図を表示する表示部３とを備える。 - 特許庁

In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.例文帳に追加

不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁

When the unit is switched due to a failure that occurs in the in-use system, the right of control is transferred to the standby system, and the motion data processing section of the redundancy control circuit leads the robot to the safe attitude based on the motion data input in the local memory.例文帳に追加

現用系で故障が発生してユニットが切り替わったとき、待機系にロボットの制御権が渡り、冗長化制御回路のモーションデータ処理部が、ローカルメモリに入力されたモーションデータに基づいてロボットを安全な姿勢に導く。 - 特許庁

To perform continuously read-transfer operation to a SAM from a RAM and write-transfer operation to a RAM from a SAM without setting a pre-charge period, in a multi-port memory having a random access system(RAM) and a serial access system(SAM).例文帳に追加

ランダムアクセス系（ＲＡＭ）とシリアルアクセス系（ＳＡＭ）を有するマルチポートメモリにおいて、ＲＡＭからＳＡＭへのリード転送動作およびＳＡＭからＲＡＭへのライト転送動作を、プリチャージ期間を設定することなく連続して実行する。 - 特許庁

At the same time, a zooming system switching control information 6 indicating that the image data information 2 is binary data or multi-value data is outputted from the memory 1 to a zooming system two switching means 7, on the basis of a command from the circuit 5.例文帳に追加

また同時に、キャラクタイメージ読書制御回路５からの指令により、イメージデータ情報２が二値データ又は多値データであることを示すズーム方式切替制御情報６がキャラクタイメージメモリ１からズーム方式二切替手段７へ出力される。 - 特許庁

On the other hand, when any information 102 specific to the computer system does not disappear as the result of inspection, a saving means 122 of the storage device 120 is started, and the information 102 specific to the computer system recorded in the non- volatile memory 101 is automatically saved to the saving area 111 of the external storage device 110.例文帳に追加

一方、検査の結果、装置固有情報102に消失がなかった場合は、記憶装置120の退避手段122を起動して、不揮発性メモリ101に記録されている装置固有情報102を外部記憶装置110の退避エリア111に自動退避させる。 - 特許庁

To provide a print system in which restoration and reprint of important image data are difficult even in a system having only one printer, in a printer preserving image data received from a host computer in a built-in nonvolatile memory unit.例文帳に追加

ホストコンピュータから受信した画像データを、内蔵する不揮発記憶装置に保存するプリンタにおいて、１つのプリンタだけが存在するシステム下でも、重要な画像データの復元や再印刷が困難である印刷システムを提供することを目的とする。 - 特許庁

By using this associative memory, picture band compression for a mechanical brain system, a data bank system, and a mobile net work terminal or the like requiring vast hardware and software hitherto can be realized with one chip or a plurality of chips.例文帳に追加

本発明の連想メモリを用いれば、従来膨大なハードウェア及びソフトウェアを必要としていた人工知能システム、データバンクシステム、及び移動ネットワーク端末用の画像帯域圧縮等を１チップ又は複数チップで実現することが可能になる。 - 特許庁

Then, digital image data recorded on a memory card or a film image digitized by an image scanner part 20 is inputted, and grouping processing (folder system or link system) that performs grouping is executed on the basis of the digitized time.例文帳に追加

本装置１０は、メモリカードに記録されたディジタル画像データまたはイメージスキャナ部２０によりディジタル化されたフイルム画像を入力して、ディジタル化した時間に基づいてグループ化するグループ化処理（フォルダ方式又はリンク方式）を実行する機能を有する。 - 特許庁

A navigation apparatus which may be used by personnel in charge for rapid intervention to a location while adding safety and reliability to the process, is provided with a computer system having an operating system, memory, and a user interface.例文帳に追加

ある地点への迅速な到着のために係官によって利用されることができる一方、その過程に安全性と信頼性とを付加することができるナビゲーション装置は、オペレーティングシステムとメモリとユーザインターフェースとを有するコンピュータシステムを備えている。 - 特許庁

To provide a memory control system of high operation quality capable of reducing a manufacturing cost and attaining efficiency in an adjustment time when assembling a board and starting a system by omitting a characteristic impedance measuring inspection in manufacturing a substrate.例文帳に追加

基板の製造時に特性インピーダンス測定検査を省略することによって製造コストの低減化が図れ、ボード組立時及びシステム立ち上げ時の調整時間の効率化が図れ、また、動作品質の高いメモリ制御システムを提供すること。 - 特許庁

The gate insulating films of the memory transistor MT and the transistors PT1 and PT2 in a Vpp system and a Vcc system in a peripheral circuit have film thickness equal to the other part or above in the boundary of an embedded oxide film 14 and an active region.例文帳に追加

メモリトランジスタＭＴと周辺回路のＶｐｐ系およびＶｃｃ系のトランジスタＰＴ１、ＰＴ２との各ゲート絶縁膜は、埋込酸化膜１４と活性領域との境界部分においてその他の部分と同等以上の膜厚を有している。 - 特許庁

When encoding is performed by a second compression encoding system in an encoder 104, intermediate information is read from the intermediate information storage memory 105, processed into a usable form and used when the encoding is performed by the second compression encoding system.例文帳に追加

エンコーダ１０４において第２の圧縮符号化方式で符号化を行う際には、前記中間情報を中間情報格納メモリ１０５から読み出し、利用可能な形式に加工して、第２の圧縮符号化方式で符号化するときに利用する。 - 特許庁

To provide a digital data distribution system which follows a conventional continuous sending type distribution system, keeps values of continuous sending time and receiving time constant in network environment of low transmitting quality, and makes memory size of a receiving device independent of a file size.例文帳に追加

従来の連送型配信方式を踏襲しつつ、送信品質の低いネットワーク環境においても、連送回数と受信時間を一定に保ち、受信装置のメモリサイズをファイルサイズ非依存とするデジタルデータ配信システムを提供する。 - 特許庁

A rate dematching processing section 102 in matching with the detection independently applies rate dematching to the system bits, the first parity bits, and the second parity bits and stores the system bits, the first parity bits, and the second parity bits subjected to the rate dematching to an output memory 103.例文帳に追加

それに合わせてレートデマッチング処理部１０２はシステムビットと第１パリティビットと第２パリティビットとをそれぞれ独立にレートデマッチし、そのレートデマッチしたシステムビットと第１パリティビットと第２パリティビットとを出力メモリ１０３に格納する。 - 特許庁

A memory interface circuit includes a system clock synchronizing circuit 19 and a delay detection circuit 18 positioned in front of the system clock synchronizing circuit 19 for detecting a transmission delay from a clock supply buffer 23 to a data strobe buffer 16-1.例文帳に追加

システムクロック同期化回路（１９）と、システムクロック同期化回路（１９）の前段に配置され、クロック供給バッファ（２３）からデータストローブバッファ（１６−１）までの伝達遅延を検出する遅延検出回路（１８）とを具備するメモリインターフェース回路を構成する。 - 特許庁

The invention comprises a hardware-integrated system with which a plurality of multiple network protocols are decoded in a byte-streaming manner concurrently and packet data are processed in one pass, thereby system memory and form factor requirements are reduced, while also software CPU is eliminated.例文帳に追加

複数のネットワークプロトコルを同時にバイトストリーム態様でデコードし、また、パケットデータを1つのパスで処理し、それによって、システムメモリおよびフォームファクタの要求条件を減少させ、また、ソフトウェアCPUオーバーヘッドを排除する、ハードウェア統合システムを有する。 - 特許庁

To provide an improved data processing system architecture reducing waiting time of communication between physically separating processors, reducing bus bandwidth consumption, and releasing the bus bandwidth for a general data transfer between the processor and a hierarchical memory system.例文帳に追加

物理的に離れたプロセッサの間の通信の待ち時間を減らし、バス帯域幅消費を減らし、プロセッサおよび階層メモリ・システムの間の一般データ転送のためにバス帯域幅を解放する、改善されたデータ処理システム・アーキテクチャを提供すること。 - 特許庁

A system controller 11 outputs a reset signal to the XDR DRAM 13 according to the RST signal to be input from a memory controller 12 via a levels shifter 24 to reset the XDR DRAM 13 in first power application of a system.例文帳に追加

システムコントローラ１１は、システムの初回の電源投入の際に、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３に対してリセット信号を出力し、ＸＤＲ ＤＲＡＭ１３をリセットする。 - 特許庁

The controller of the photographing system having the optical zoom region and the electronic zoom region includes a zoom control means 112 for making the photographing system perform the memory zoom operation of a zoom operation to a zoom state stored in a storage means 117.例文帳に追加

光学ズーム領域と電子ズーム領域とを有する撮影システムの制御装置であって、記憶手段１１７に記憶されたズーム状態へのズーム動作であるメモリズーム動作を撮影システムに行わせるズーム制御手段１１２を有する。 - 特許庁

Inside the computers 1-2 to 1-4, a system managing program 1-10 is provided for monitoring the messages of all the computers in the parallel computer system 1-1 and managing the monitoring of computer performance such as a CPU using rate or a memory using rate.例文帳に追加

計算機１−２〜１−４内には、並列計算機システム１−１内の全ての計算機のメッセージの監視、ＣＰＵ使用率、メモリ使用率等の計算機のパフォーマンスの監視等の管理を行うシステム管理プログラム１−１０が備えられている。 - 特許庁

To provide a method for automatically detecting failure of a USB device and recovering therefrom as soon as possible in an computer system using a USB device such as a commercially available inexpensive memory card reader device, a program thereof, and a system thereof.例文帳に追加

市販の安価なメモリーカードリーダ装置等のＵＳＢデバイス装置を使用したコンピュータシステムで、ＵＳＢデバイス装置の異常をできるだけ早く、自動的に自己検出、自己復帰させるようにする方法とそのプログラム及びシステムを提供する。 - 特許庁

Therefore, with less memory consumption, the critical chain method can be applied to the format capable of expressing the given system as the MPL system, even when the uncertainty of the processing time is high, the delivery date is not missed and the reduction in the lead time can also be realized.例文帳に追加

従って、より少ないメモリ消費で、与えられたシステムをＭＰＬシステムとして表現できる形式に対してクリティカルチェーン法を適用可能とし、処理時間の不確定性が高い場合にも納期遅れを出さず、かつ納期短縮を図り得る。 - 特許庁

Backup voltage VS is supplied to the E-RAM 13, and when history of voltage drop of the backup voltage VS is judged to exist in the case of startup of the system, the user program in the flash memory 12 is transferred to the E-RAM 13 and a control system is evaluated.例文帳に追加

Ｅ＿ＲＡＭ１３には、バックアップ電圧ＶSが供給されており、システム起動時に、バックアップ電圧ＶSの電圧低下の履歴有りと判定された場合、フラッシュメモリ１２のユーザプログラムがＥ＿ＲＡＭ１３へ転送されて制御システムが評価される。 - 特許庁