「ONE- CHIP」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

The circuit substrate 11 is a substrate with a thickness of 230 μm having glass cloth in its core part, and it is applicable to a semiconductor device composed of the circuit substrate 11, a semiconductor chip 31 arranged on one surface of it, and a hardened material of sealing resin 33 for sealing at least an upper part and a lateral face of the semiconductor chip 31.例文帳に追加

回路基板１１は、ガラスクロスをコア部に有する厚さ２３０μｍの基板であって、上記回路基板１１と、その一方の面に配置された半導体チップ３１と、半導体チップ３１の少なくとも上部および側面を封止する封止樹脂３３の硬化物とからなる半導体装置に適用される。 - 特許庁

The mounting substrate 1 of the semiconductor chip comprises an interposer 4 bonded to the substrate body 3, one end of a solder material connection member 6 that penetrates through the interposer 4 and projects from its both sides connected to the substrate body 3, and the other end formed as the connection part 8 with the chip.例文帳に追加

本発明の半導体チップの実装基板１は、基板本体３に接合したインターポーザ４を有し、インターポーザ４を貫通してその両面から突出したはんだ材料の接続部材６の一端が基板本体３に接続し、他端がチップとの接続部８を形成していることを特徴とする。 - 特許庁

A shading plate 30 shades a part of the microlens array chip 22a, and an opening of the shading plate 30 regulates light transmission of the microlens array chip such that one microchip array 22a exposes two pattern areas 20a only, while the other microchip array 22a exposes three pattern areas 20a only.例文帳に追加

遮光板３０は、マイクロレンズアレイチップ２２ａの一部を遮光するものであり、遮光板３０の開口部は、一方のマイクロレンズアレイチップ２２ａが２個のパターン領域２０ａのみを露光し、他方のマイクロレンズアレイチップ２２ａが他の３個のパターン領域２０ａのみを露光するように、マイクロレンズアレイチップの光透過を規制する。 - 特許庁

There is provided a gap 17 between the substrate 11 and a stiffener 12 at both sides of a chip 14 soldered on the substrate 11 and when cleaning water is made to flow in from one side of the gap 17, maintaining virtually the momentum behind the cleaning water is made to pass through a portion between the chip 14 and the substrate 11 to achieve an increased cleaning effect thereon.例文帳に追加

基板１１上に半田付けされたチップ１４の両側において基板１１とスティフナ１２との間に隙間１７を設け、洗浄水を一方の隙間１７から流入させたときに、その勢いをほぼ保ちつつチップ１４と基板１１の間を通過させ洗浄効果を上げる。 - 特許庁

This semiconductor pressure sensor has the package 2 having a pressure introduction hole 21 on the bottom face of a box shape having one open face, and the pressure sensor chip 3 having a thick wall part around a diaphragm, and is formed by bonding the thick wall part undersurface 33 onto the package 2 so as to close the pressure introduction hole 21 by the pressure sensor chip 3.例文帳に追加

一面が開口された箱状の底面に圧力導入孔２１を有するパッケージ２と、ダイヤフラムの周囲に厚肉部をもった圧力センサチップ３とを有して、圧力センサチップ３が圧力導入孔２１を塞ぐようパッケージ２に厚肉部下面３３を接着されてなる半導体圧力センサである。 - 特許庁

To secure a bump junction property when bump-joining both chips compatibly to secure a shape of a hollow part, in a manufacturing method for an angular sensor device of connecting the sensor chip having a movable part on one face electrically to the circuit chip, via a bump, and comprising the movable part protected by the hollow part of an adhesive film.例文帳に追加

一面に可動部を有するセンサチップと回路チップとをバンプを介して電気的に接続するとともに、可動部を接着フィルムの中空部で保護してなる角速度センサ装置の製造方法において、両チップのバンプ接合時におけるバンプ接合性の確保と中空部の形状確保とを両立する。 - 特許庁

A tracking unit 105 measures a change in a path phase of an each finger of a reception signal based on a correlation value obtained before and after one chip (e.g., ±1/2 chip) of the path phase aligned to a correlator 101, reflects a measured result to an aligning operation of a finger aligner 104 and maintains a synchronizing state.例文帳に追加

トラッキング部１０５は、相関器１０１に割り当てたパス位相の前後１チップ以内（例えば±１／２チップ）で求めた相関値に基づき受信信号の各フィンガ（finger）のパス位相の変動を測定し、測定結果をフィンガ割り当て部１０４の割り当て動作に反映させ、同期状態の維持を図る。 - 特許庁

The device includes a power supply plate, a light-emitting chip arranged on the power supply plate leaned to one side from the center of a first direction of the power supply plate, and electrically connected with the power supply plate, and a main body mold coupled with the power supply plate so that the light-emitting chip is exposed.例文帳に追加

電源供給板と、前記電源供給板の第１方向の中心から一側に片寄るように前記電源供給板上に配置され、前記電源供給板と電気的に接続される発光チップと、前記発光チップが露出するように前記電源供給板と結合される本体モールドとを有する。 - 特許庁

The semiconductor device comprises a polyimide tape 11, semiconductor chip 14 mounted on one main plane of the polyimide tape 11, lands 12 formed on the other main plane of the tape 11, and metal balls 16 connected to the lands 12 and also electrically connected to the semiconductor chip 14.例文帳に追加

本発明に係る半導体装置は、ポリイミドテープ１１と、このポリイミドテープ１１の一方の主面に実装された半導体チップ１４と、ポリイミドテープ１１の他方の主面に形成されたランド１２と、このランド１２に接続され、半導体チップ１４に電気的に接続された金属ボール１６と、を具備するものである。 - 特許庁

The first register pair and the second register pair are arranged by being shifted in the height direction, one outputted signal is applied to the memory chip positioned on the left side of the first register pair or the second register pair, and the other signal is applied to the memory chip positioned on the right side of the first register pair or the second register pair.例文帳に追加

第１レジスター対及び第２レジスター対は、高さ方向に相互ずらして配置され、出力される一方の信号は、第１レジスター対または第２レジスター対の左側に位置したメモリチップに印加され、他方の信号は第１レジスター対または第２レジスター対の右側に位置したメモリチップに印加される。 - 特許庁

When a gold stud bump 91 of an IC chip 90 is positioned and the IC chip 90 is pressed against the side of the printed wiring board 10 to connect the gold stud bump 91, pad 61, and solder bump 76 to one another, no inter-solder bridge is formed and the connection reliability between the gold stud bump 91 and pad 61 is enhanced.例文帳に追加

ＩＣチップ９０の金スタッドバンプ９１を位置決めし、ＩＣチップ９０をプリント配線板１０側に押し当て、金スタッドバンプ９１とパッド６１の半田バンプ７６との接続を取る際に、半田間のブリッジを生じることなく、金スタッドバンプ９１とパッド６１との接続信頼性を高めることができる。 - 特許庁

The mirror- inverted semiconductor chip 5 is one which is arranged so that the bump electrode may be positioned in the same place, in opposition to the bump electrode position of the semiconductor chip 4, whereby it can double the mounting density and the wiring density and equalize the load at connection between the bump electrode and the wiring conductor of the film carrier tape.例文帳に追加

ミラー反転された半導体チップ５は、半導体チップ４のバンプ電極位置と対向して同一箇所にバンプ電極が位置するようにしたもので、これにより、実装密度と配線密度を倍増し、バンプ電極とフィルムキャリアテープの配線導体間の、接続時の荷重を均一にすることができる。 - 特許庁

The soldered state of the chip capacitor 1 is inspected by bringing one of two probes into contact with a first electrode 1a of the chip capacitor 1, and the other probe with a first land 3a joined to the first electrode 1a by soldering and then measuring the electric resistance between the two probes by a measuring portion 7.例文帳に追加

２つのプローブのうちの一方をチップコンデンサ１の第１の電極１ａに接触し、他方のプローブを第１の電極１ａと半田接合されている第１のランド３ａに接触し、各プローブ間の電気抵抗値を測定部７によって測定することにより、チップコンデンサ１の半田付け状態を検査するものである。 - 特許庁

The sensor part 1 is manufactured by applying an anisotropic conductive material 7 at least onto the electrodes 2a, 6 of any one of the sensor chip 2 or the cover 4, superposing the electrodes 2a, 6 of the sensor chip 2 and the cover 4 and then thermally setting the anisotropic conductive material 7.例文帳に追加

本発明に係るセンサ部品１の製造方法は、センサチップ２またはカバー４いずれか一方の少なくとも電極２ａ，６上には異方性導電材料７を塗布しておき、センサチップ２及びカバー４の電極２ａ，６同士を互いに重ね合わせたうえで異方性導電材料７を熱硬化させることを特徴としている。 - 特許庁

This sensor package P is equipped with a rectangular box-shaped package 2 having one open face, for fixing therein a semiconductor sensor chip 1, and a rectangular board-like lid 3 to be installed airtightly on the package 2 so as to cover the open part of the package 2, and the inner bottom surface of the package 2 is a fixing face of the semiconductor sensor chip 1.例文帳に追加

センサパッケージＰは、一面が開口し半導体センサチップ１が固定される矩形箱状のパッケージ２と、パッケージ２の開口部分を覆うようにパッケージ２に気密的に取着される矩形板状のリッド３を備えており、パッケージ２の内底面が半導体センサチップ１の固定面となっている。 - 特許庁

As to which drive IC chip 4-1, 4-2 is to be replaced, a hair line mark 24 is provided between a wiring group 23-1, extending from a mounting part of one drive IC chip 4-1 and a wiring group 23-2, extending from a mounting part of the adjacent drive IC 4-2, to facilitate determination by visual observation.例文帳に追加

いずれの駆動ＩＣチップ４-１，４-２を交換すべきかについて、目視により容易に判断することができるように、一の駆動ＩＣチップ４-１の搭載箇所から延びる配線群２３-１と、その隣の駆動ＩＣ４-２の搭載箇所から延びる配線群２３-２との間に、ヘアラインマーク２４を設けて置く。 - 特許庁

The apparatus has (a) sensor chip, (b) a number of probe arrays that are spatially separated one another on a sensor chip for arranging and correspond to a number of samples to be inspected, (c) an upper member, and (d) the number of chambers that are spatially separated for arranging in the upper member and corresponds to the number of arrays.例文帳に追加

該装置は、（ａ）センサーチップと、（ｂ）前記センサーチップ上で空間的に互いに分離して配置され、多数の被検試料に対応する多数のプローブアレイと、（ｃ）上部部材と、（ｄ）該上部部材内で空間的に分離して配置され、前記アレイの数に対応する数の多数のチャンバを有することを特徴とする装置である。 - 特許庁

One or two I/O terminals 113 which are electrically conductive in an IC bare chip 112 are connected to the IC connection pad 109 of an IC package 105 to which the IC bare chip is mounted by a wire 110, and the IC connection pad is wire-connected to a package connection pad 106.例文帳に追加

ＩＣベアチップ１１２における電気的導通のある１つまたは２つの入出力端子１１３はＩＣベアチップが実装されるＩＣパッケージ１０５のＩＣ接続パッド１０９にワイヤ１１０で接続され、ＩＣ接続パッドから２つのパッケージ接続パッド１０６にそれぞれ配線接続する。 - 特許庁

The central axis of the first semiconductor chip is positioned to be offset from the central position of the substrate, the offset direction is such a direction that the first adhesive is directed toward the subtense of one of sides of a fillet 11a formed at the outer edge of the first chip and having the greatest length from the outer edge.例文帳に追加

第１半導体チップはその中心軸が基板の中心位置からオフセットさせて配置されており、そのオフセットの方向は、第１接着層が第１半導体チップの外縁部に形成するフィレット１１ａの当該外縁からの長さが最も大きい辺の対辺に向かった方向である。 - 特許庁

A chip resistor A1 is equipped with a chip resistor 1 and a plurality of electrodes 3 which are provided on either one surface 10a or other surface 10b of the resistor 1 separately from each other by a prescribed space in a certain direction, and a solder layer 4 is formed on the both end faces 10d of the resistor 1 in a certain fixed direction.例文帳に追加

チップ状の抵抗体１と、この抵抗体１の表裏いずれかの片面１０ａに一定方向において間隔を隔てて設けられた複数の電極３と、を備えているチップ抵抗器Ａ１であって、抵抗体１の上記一定方向における両端面１０ｄには、ハンダ層４が形成されている。 - 特許庁

Concerning this inlet sheet, a circuit pattern 2b of copper foil containing a loop antenna is formed on one surface of a thermoplastic resin support 1 having thermally melt-sticking property and on the other surface of the support 1, a circuit pattern 2c of copper foil connected with an IC chip 6a in a bear chip state by an ACF 20 is provided.例文帳に追加

このインレットシートは、熱融着性を有する熱可塑性樹脂製の支持体１の一方の表面にループアンテナを含む銅箔の回路パターン２ｂが形成され、支持体１の他方の表面にはＡＣＦ２０によりベアチップ状態のＩＣチップ６ａと接続された銅箔の回路パターン２ｃが形成されている。 - 特許庁

The mounting substrate 2 includes an eaves 2c extending toward a lower part of the pyramid 11 from a wall 2b projecting so as to surround the LED thin film 12 of the LED chip 1 and the lower part of the pyramid 11 from the one surface, and a photodetector 4 for detecting light emitted from the LED chip 1 is disposed in the eaves 2c.例文帳に追加

実装基板２は、上記一表面からＬＥＤチップ１のＬＥＤ薄膜部１２および錐体１１の下部を囲む形で突出した壁部２ｂから錐体１１の下部へ向かって張り出した庇部２ｃを有し、該庇部２ｃに、ＬＥＤチップ１から放射される光を検出する光検出部４を設けてある。 - 特許庁

A metal layer 7 for buffering is provided in a terminal electrode 4 of the IC chip 2, a bump 5 is provided on a terminal 6 of a container body 1, the IC chip 2 is stuck to the container body 1 with the minimum shock by one-time ultrasonic thermocompression and a crystal piece 3 is stuck by a conductive adhesive.例文帳に追加

ＩＣチップ２の端子電極４に緩衝用の金属層７を設け、容器本体１の端子６上にバンプ５を設けた構成とし、１回の超音波熱圧着による最小の衝撃でＩＣチップ２を容器本体１に固着し、水晶片３を導電性接着剤で固着する。 - 特許庁

The solid-state imaging device comprises a one-chip plate-like imaging device chip which has a first area and a second area on its surface and with which the imaging device is formed in the first area and a peripheral circuit is incorporated under the second area, and is characterized by packaging electronic components on a surface of the second area.例文帳に追加

表面に第１領域と第２領域を有し、第１領域に撮像素子が形成され、第２領域の下方に周辺回路が内蔵されて１チップ化された平板状の撮像素子チップを備え、第２領域の表面に、電子部品が搭載されたことを特徴とする固体撮像装置。 - 特許庁

An AHB master circuit 2 and an AHB slave circuit 4 are mounted together on one device (chip) 7, and the connection terminal of the AHB master circuit 2 and the connection terminal of the AHB slave circuit 4 are shared in use by using a bidirectional terminal (Dual Port Pin) 8 to decrease the number of the terminals of the device (chip) 7.例文帳に追加

１つの装置（チップ）７にＡＨＢマスタ回路２とＡＨＢスレーブ回路４とを混在させて搭載し、双方向端子（Dual Port Pin）８を使用して、ＡＨＢマスタ回路２用の接続端子とＡＨＢスレーブ回路４用の接続端子とを共用化することにより、装置（チップ）７の接続端子数を減らす。 - 特許庁

To provide a resin composition which excels in electrical insulation properties as in the conventional one, has a short period of sealing time, and can inhibit voids and sink marks to be generated during its process in the area amounting method which seals a semiconductor chip, particularly a semiconductor chip having a protruding electrode on the circuit surface.例文帳に追加

液状樹脂組成物を用いて半導体チップ、特に回路面に突起電極を有する半導体チップを封止するエリア実装法において、従来と同様に電気絶縁性に優れ、封止時間が短く、またそのプロセス中に発生しうるボイドや樹脂のひけを抑えることができる樹脂組成物を提供する。 - 特許庁

Electrodes 4 are formed in at least one end section of the chip 3 and, at the same time, electrodes 5 which are contacted with and electrically connected to the electrode sections 4 of the chip 3 are formed on the upright wall surfaces 2b of the recessed section 2 of the mounting body 1.例文帳に追加

被実装体１に凹部２を形成し、その凹部２内にチップ３を実装した半導体素子の実装構造において、チップ３の少なくとも一端部には電極部４を形成するとともに、被実装体１の凹部２の立上り壁面２ｂには、チップ３の電極部４に接触導通する電極部５を形成する。 - 特許庁

The optical waveguide module is provided with the optical waveguide chip 9 having an optical waveguide circuit for which light transmission characteristics are changed at least by the temperature, such as an array waveguide diffraction grating, and a temperature adjusting module 8 having at least one of a heat generating function and a heat absorbing function to adjust the temperature of the optical waveguide chip 9.例文帳に追加

例えばアレイ導波路回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、発熱機能と吸熱機能の少なくとも一方の機能を有して光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁

If the electrical characteristic defects of one semiconductor chip is detected when a semiconductor wafer 1 is subjected to a probe test, the characteristic defects of the defective semiconductor chip can be detected in accordance with the test result of the probe test in the TEG closest to the failure region or a dimensional variation in one shot, to realize quick feedback to a manufacturing process, so that the manufacturing yield of semiconductor devices can be improved.例文帳に追加

半導体ウエハ１のプローブテスト時に、ある半導体チップの電気的特性不良が検出されると、その不良領域に最も近いＴＥＧにおけるプローブテストの検査結果、あるいはショット内寸法ばらつきなどから、不良の半導体チップにおける特性不良を検出することによって早期に製造工程へのフェードバックが可能となり、半導体装置の製造歩留まりを向上することができる。 - 特許庁

The CDR circuit has one chip mounting a phase frequency comparator circuit, a charge pump circuit, a loop filter and a voltage controlled oscillator circuit, and a charge pump circuit potential generator circuit mounted on one chip generating a reference potential for setting the output current of the charge pump circuit, so as to compensate the temperature and source voltage variations of the output current of the charge pump circuit.例文帳に追加

、位相周波数比較回路と、チャージポンプ回路と、ループフィルタと、電圧制御発振回路とを搭載している１つのチップと、チャージポンプ回路の出力電流量を設定するレファレンス電位であって、チャージポンプ回路の出力電流の温度・電源電圧変動を補償するレファレンス電位を発生し、１つのチップに搭載されているチャージポンプ回路用電位発生回路とを有するＣＤＲ回路である。 - 特許庁

A semiconductor device 100 includes a substrate 101 having a wiring layer 114, a semiconductor chip 102 mounted on one surface of the substrate 101, an external connection terminal 104 formed on the one surface of the substrate in the periphery of the semiconductor chip 102 and a conductive portion 103 which has a melting point higher than that of the external connection terminal 104 and which is electrically insulated from the wiring layer 114.例文帳に追加

半導体装置１００は、配線層１１４を有する基板１０１と、基板１０１の一方の面に搭載された半導体チップ１０２と、前記一方の面であって、前記半導体チップ１０２の周辺に形成された外部接続端子１０４と外部接続端子１０４よりも融点が高く、かつ配線層１１４と電気的に絶縁されている導電部１０３とを有する。 - 特許庁

In a multiprocessor module packaging first and second processor chips on the same substrate, the first and second processor chips have the same structure, input/output ports for performing inputting/outputting between the processor chips are disposed on one side of each processor chip in a concentrated manner, and the first and second processor chips are packaged on said substrate, while confronting one side of each processor chip with each other.例文帳に追加

本発明では、同一基板上に第１及び第２のプロセッサチップを実装したマルチプロセッサモジュールにおいて、前記第１及び第２のプロセッサチップを同一構造とするとともに、各プロセッサチップの１辺にプロセッサチップ間での入出力を行う入出力ポートを集中して配置し、その１辺同士を対向させた状態で前記第１及び第２のプロセッサチップを前記基板上に実装した。 - 特許庁

This memory module including semiconductor memory chip is provided with a reference voltage generation circuit for generating a reference voltage to decide a High level and a Low level of one two signals in one of two pads installed in a semiconductor memory chip to which complementary two signals to determine the timing of data transfer are input/output.例文帳に追加

半導体記憶チップを含むメモリモジュールが、データ転送のタイミングを決める互いに相補的な２つの信号が入出力される半導体記憶チップが有する２つのパッドのうち一方のパッドに、２つの信号のうち一方の信号のＨｉｇｈレベルとＬｏｗレベルとを判定する基準電圧を生成して２つの信号のうち他方の信号に換えて印加する基準電圧生成回路を有する。 - 特許庁

The production method includes stages of: supplying an IC-chip mounted sheet 10; forming interposers 2 from the conveyed IC-chip mounted sheet one after another; holding and conveying the formed interposers by a holding part 42 of a conveying member 41 rotating at a fixed rotation speed; supplying a body to be mounted 20; and mounting the interposers on the conveyed mounted body one after another.例文帳に追加

製造方法は、ＩＣチップ実装済シート１０を供給する工程と、搬送されるＩＣチップ実装済シートからインターポーザー２を順次形成する工程と、形成されたインターポーザーを、一定の回転速度で回転する搬送部材４１の保持部４２に保持させて搬送する工程と、被搭載体２０を供給する工程と、搬送される被搭載体上にインターポーザーを順次実装する工程とを備えている。 - 特許庁

When alignment measurement of composite shots S1 to S9 arrayed on a semiconductor wafer W is performed, the alignment measurement is carried out in units of composite shots first and if recognition of an alignment mark in one composite shot S ends in failure, the alignment measurement is performed again in every composite chip 10 constituting the one composite shot S with respect to the one composite shot S.例文帳に追加

半導体ウエハＷ上に配列された複合ショットＳ１〜Ｓ９のアライメント計測を実施する際、先ず複合ショット単位でアライメント計測を実施し、一の複合ショットＳにおいてアライメントマークの認識に失敗した場合には、当該一の複合ショットＳについて、それを構成する複合チップ１０毎に再度アライメント計測を実行する。 - 特許庁

The pitches P set laterally between the discharge nozzle 43g on the outer end of one of the adjacent nozzle row 46-2 and the discharge nozzle 43g on the outer end of the other of the nozzle row 46-1 is the same as the set pitch P of the nozzles 43, 43n and 43g arranged laterally in one head chip.例文帳に追加

隣接する一方のノズル列４６−２の外端部の吐出ノズル４３ｇと、他方のノズル列４６−１の外端部の吐出ノズル４３ｇとの横方向の配設ピッチＰは、１ヘッドチップ内の横方向の吐出ノズル４３、４３ｎ及び４３ｇの配設ピッチと同一ピッチである。 - 特許庁

Furthermore, the semiconductor device 1 includes a sealing unit 7 for covering one portion of an upper surface 2a of the wiring board 2; a sealing unit 8 for covering one portion of a lower surface 2b of the wiring board 2, including the semiconductor chip 5 and the bonding wire BW; and a solder ball 9 provided on the lower surface 2b of the wiring board 2.例文帳に追加

更に、配線基板２の上面２ａの一部を覆う封止部７と、半導体チップ５およびボンディングワイヤＢＷを含む配線基板２の下面２ｂの一部を覆う封止部８と、配線基板２の下面２ｂに設けられた半田ボール９も有している。 - 特許庁

A light reception part 4c comprising a p-type region of a light detection element 4 is formed along an inner surface of an opening window 31 of a board 30 for light distribution, arranged on one surface side of a base board (base board part) 20 where an LED chip 1 is mounted on the one surface side thereof.例文帳に追加

ＬＥＤチップ１が一表面側に実装されるベース基板（ベース基板部）２０の一表面側に配置される配光用基板３０の開口窓３１の内側面に沿って光検出素子４のｐ形領域からなる受光部４ｃが形成されている。 - 特許庁

The coating cutting tool insert for metal-machining a material, especially becoming short chip machining comprises a tungsten carbide base material having a binder phase enriched surface area, and a cutting blade is formed by crossing at least one rake face and at lest one clearance surface.例文帳に追加

特に短い切屑加工となる材料の金属加工用の被覆切削工具インサートに関し、バインダ相豊富表面区域を有するタングステン炭化物基材を含み、少なくなくとも一つのすくい面及び少なくとも一つのクリアランス面を交差させて切刃を形成する。 - 特許庁

To do so, the level difference absorbing layer is formed around the entire circumference of the inner electrode layer in single-chip regions 43a-43d on at least one unit sheet, and in addition, at least one binder removal gas slit 45 is provided around the inner electrode layer on the level difference absorbing layer.例文帳に追加

その際、少なくとも一つの単位シートにおいて、段差吸収層を、一チップ領域４３ａ〜４３ｄでみて内部電極層の全周に形成し、且つ、その段差吸収層には、内部電極層の周囲に脱バイガススリット４５が少なくとも一つ設けられているようにする。 - 特許庁

The HDMI receiver/transmitter circuit, which includes one or more local HDMI inputs/outputs, is further electrically coupled to an HDMI buffer chip, which is in turn connected to one or more HDMI ports located remotely from the HDMI receiver/transmitter circuit.例文帳に追加

１つ又はそれよりも多くのローカルＨＤＭＩ入力／出力を含むＨＤＭＩ受信機／送信機回路は、更にＨＤＭＩバッファチップに電気的に結合され、これは、次に、ＨＤＭＩ受信機／送信機回路から遠隔に位置する１つ又はそれよりも多くのＨＤＭＩポートに接続される。 - 特許庁

To use one vertical scanning circuit both for scan for reading stored electric charge and scan for sweeping the stored electric charge, to use one multiplexer for output of a signal for reading the stored electric charges and a signal for sweeping the stored electric charges to reduce chip area and to raise yield.例文帳に追加

１つの垂直走査回路を、蓄積電荷読み出し用走査と蓄積電荷掃き捨て用走査に兼用し、また、１つのマルチプレクサを蓄積電荷読み出し用信号と蓄積電荷掃き捨て用信号の出力に兼用して、チップ面積の縮小と動作歩留まりの向上を可能とする。 - 特許庁

One end of the wirings provided on the surface and in the inside of the interposer substrate 3 is electrically connected to the semiconductor chip 2, and the other end is branched and electrically connected to an external electrode 5a provided on the one surface 1a and to an external electrode 5b provided on the other surface 1b.例文帳に追加

インターポーザ基板３の表面および内部に設けられた配線の一端が、半導体チップ２と電気的に接続され、他端が分岐され、一方の面１ａに設けられた外部電極５ａと他の面１ｂに設けられた外部電極５ｂに電気的に接続されている。 - 特許庁

Either one (N+1 in the drawing) of the seven (actually fifteen) print elements N, N+1, N+2,..., N+6 can be superposed with either one of seven print chips n, n+1, n+2,..., n+6 of the print chip 12-n without a shift in the main scanning direction in the principle of a caliper.例文帳に追加

７個（実際には１５個）の印字素子Ｎ、Ｎ＋１、Ｎ＋２、・・・、Ｎ＋６のいずれか１個（図ではＮ＋１）が印字チップ１２−ｎの７個の印字素子ｎ、ｎ＋１、ｎ＋２、・・・、ｎ＋６のいずれかとノギスの原理で必ず主走査方向に殆どずれない状態で重なり合う場所ができる。 - 特許庁

Each of the lamp units 300 and 400 has a heating body, having one or more connection portions comprising a plurality of filaments connected to one another, a bulb covering the heating body, and a chip provided to the valve to charge gas in the bulb.例文帳に追加

各ランプユニット３００，４００は、複数のフィラメントから構成され、前記各フィラメント同士が互いに接続される１又は２以上の接続部を有する発熱体と、前記発熱体を覆うバルブと、前記バルブに設けられ、前記バルブにガスを封入するためのチップと、を有する。 - 特許庁