1153万例文収録!

「ONE- CHIP」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > ONE- CHIPの意味・解説 > ONE- CHIPに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

ONE- CHIPの部分一致の例文一覧と使い方

該当件数 : 2886



例文

Main clock signals CLK_A, CLK_B from the external units of the semiconductor chip 2 are supplied to a main clock route buffer 4 at the center of the semiconductor chip 2, and the main clock signal selected finally through a plurality of first and second clock buffers 6, 7 constituting a clock tree is distributed to either one of local regions 3 employing the clock tree structure.例文帳に追加

半導体チップ2の外部からのメインクロック信号CLK_A、CLK_Bは、半導体チップ2の中央のメインクロックルートバッファ4に供給されて、クロックツリーを構成する第1及び第2の複数のクロックバッファ6、7を通じて、最終的に選択されたメインクロック信号が、クロックツリー構造を用いて何れかのローカル領域3に分配される。 - 特許庁

The circuit board 5 is held between a substrate correction tool 12 and a substrate correction guide 13 at one or more positions at least, and the circuit board 5 is heated and pressed by a semiconductor bare chip pressing tool 14 while being corrected by pressing, thereby preventing destruction of the semiconductor bare chip to be mounted later and preventing the recognition defect and erroneous recognition.例文帳に追加

回路基板5の少なくとも1箇所以上を基板矯正ツール12と基板矯正ガイド13で挟み込み、押圧して回路基板5の矯正を行いながら、半導体ベアチップ押圧ツール14にて押圧し、加熱加圧を行うことにより、後から実装する半導体ベアチップの破壊防止、認識不良及び誤認識の防止が可能となる。 - 特許庁

The substrate-free heat-resistant adhesive tape for manufacturing a semiconductor device is an adhesive tape for temporarily immobilizing a semiconductor chip, which tape is stuck and used when the semiconductor chip is resin-sealed, and is characterized by including a thermally-expandable adhesive layer containing thermally-expandable microspheres on one surface of a resin layer containing a urethane polymer component and a vinyl-based polymer.例文帳に追加

半導体チップを樹脂封止する際に、貼着して使用されるチップ仮固定用粘着テープであって、ウレタンポリマー成分とビニル系ポリマーとを含有した樹脂層の一方の面に、熱膨張性微小球を含有する熱膨張性粘着層を有することを特徴とする半導体装置製造用基板レス耐熱性粘着テープ。 - 特許庁

A non-contact data carrier 1 of the present invention mainly includes: a magnetic substrate J1 formed from a magnetic material such as Ni-Zn ferrite; an IC chip C on which a storage circuit and a communication control circuit are packaged; and an antenna coil A formed on one principal surface 19a of the magnetic substrate J1 and electrically connected to the IC chip.例文帳に追加

本発明の非接触式データキャリア1は、Ni−Znフェライトなどの磁性材料により形成された磁性基材J1と、記憶回路及び通信制御回路が搭載されたICチップCと、磁性基材J1の一方の主面19a上に形成されているとともにICチップCに電気的に接続されたアンテナコイルAとを主に備える。 - 特許庁

例文

When exposing the second chip, exposure is started from the end point P16 of the fourth stripe 24 of the second reticle 20, entire strips of the second reticle 20 and the first reticle 10 are exposed by following a path opposite to the one when exposing the first chip, thus reaching the start point P1 of the first stripe 11 of the first reticle 10.例文帳に追加

2つ目のチップを露光する際は、2枚目のレチクル20の4本目のストライプ24の終了点P16から露光を開始して、1つ目のチップの露光のときとは逆の経路を辿って2枚目のレチクル20と1枚目のレチクル10の全ストライプを露光し、1枚目のレチクル10の1本目のストライプ11のスタート点P1に至る。 - 特許庁


例文

In an exposure method, using an electron beam exposure system of a variable forming beam system, one or more dummy patterns, which are rectangles of the maximum shot size of variable forming, are exposed so that the non-effective chip regions on a substrate has an area density equal to that of the drawing patterns in the effective chip regions on the same substrate.例文帳に追加

可変成形ビーム方式の電子線露光装置を用いた露光方法において、基板上の非有効チップ領域に対して、非有効チップ領域が、該基板上の有効チップ領域の描画パターンの面積密度と同等の面積密度を持つように、1または複数のダミパターンを露光し、ダミーパターンは、可変成形の最大ショットサイズの矩形とされる。 - 特許庁

To reduce the size of an element chip 45 and to reduce the fabrication cost of a thin film transistor type display in which a thin film transistor 44 is formed on a first substrate, interconnect lines are formed on a second substrate, and the element chip 45 including one or more thin film transistors 44 is stripped from the first substrate and transferred onto the second substrate.例文帳に追加

本発明の目的は、第1基板上に薄膜トランジスタ44を形成し、第2基板上に配線を形成し、第1基板上から薄膜トランジスタ44をひとつ以上含む素子チップ45を剥離し、第2基板上へ転写する、薄膜トランジスタ型表示装置において、素子チップ45のサイズを削減し、製造コストを低減することである。 - 特許庁

A wiring member having a wiring formed on one side or both sides of an insulating base material of a prescribed shape through an adhesive layer is arranged on the terminal surface of the semiconductor chip to electrically connect the terminal of the semiconductor chip to the wiring.例文帳に追加

半導体チップの端子面上に、その端子と電気的に接続する配線を設けた半導体モジュールであって、半導体チップの端子面上に、接着剤層を介して、所定形状の絶縁性基材の片面あるいは両面に配線が形成された配線部材を配設し、半導体チップの端子と配線とを電気的に接続している。 - 特許庁

To set a power supply voltage, when one chip is not selected lower than the power supply voltage at selection time or to use a chip whose power supply voltage is significantly different in a semiconductor device, that includes a plurality of IC chips and where output terminals corresponding to the plurality of the chips are connected in common to a single external output terminal.例文帳に追加

複数のICチップを含み、該複数のチップの対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於いて、一方のチップの非選択時の電源電圧を選択時の電源電圧よりも低くすること、或いは、電源電圧が大きく異なるチップの使用を可能とする。 - 特許庁

例文

The semiconductor device includes: a substrate; a semiconductor element that is provided on the substrate so that the surface of the semiconductor element on which an electrode is formed faces a direction of the substrate; a chip capacitor provided on the substrate; and a conductive material which covers the back surface opposite to the surface of the semiconductor element and is bonded to one terminal electrode of the chip capacitor.例文帳に追加

半導体装置は、基板と、電極が形成されている表面が基板の方向を向くように基板の上に設置された半導体素子と、基板の上に設置されたチップコンデンサと、半導体素子の表面の反対面である背面を覆い、かつ、チップコンデンサの一方の端子電極と接合されている導電材と、を備える。 - 特許庁

例文

The base sheet 12 is composed by arranging a chip 11 having at least one turn of spiral coil 13 on the surface or inside close to the surface, and an antenna line 14 having a conductor portion 14A which winds at the periphery of or directly above or below the coil 13A to have magnetic field coupling with the coil 13A of the chip 11.例文帳に追加

この基体シート12は、少なくとも1巻きのスパイラル状のコイル13を表面または表面近くの内部に配置したチップ11と、このチップ11のコイル13Aと磁界結合するようにコイル13Aの周辺またはその直上もしくは直下を周回する導体部分14Aを有するアンテナ線14とを配置することにより構成される。 - 特許庁

The present invention extends the concept of a standard array waveguide grating (AWG), which focuses each wavelength component launched via an input AWG to Roland circle inside a planar lightwave chip (PLO) where discrete waveguides are located, to one which focuses each wavelength component outside of the PLC chip along a straight line.例文帳に追加

本発明は、離散導波路が配置されるプレーナ光波チップ(PLC)内部のRowland円に、入力AWGを介して発射された各波長成分を集束し、1つの直線に沿ってPLCチップの外側に各波長成分を集束する、標準のアレイ導波路回折格子(AWG)の概念を拡張する。 - 特許庁

This semiconductor memory card includes: a plurality of semiconductor memory chips; a controller chip which controls the plurality of semiconductor memory chips; and a substrate mounted with the plurality of semiconductor chips on one surface and the controller chip mounted on the other surface corresponding to a position in which the external force of the first surface is concentrated.例文帳に追加

本発明の実施の形態に係る半導体メモリカードは、複数の半導体メモリチップと、前記複数の半導体メモリップを制御するコントローラチップと、一方の面に前記複数の半導体メモリチップが実装され、前記一方の面側の外力が集中する位置に対応する他方の面に前記コントローラチップが実装された基板と、を備える。 - 特許庁

A semiconductor device 100 comprises a semiconductor chip 101, a wiring board 200 on which the semiconductor chip 101 is mounted on one surface 201 and provided with a plurality of lands 103 on another surface 203, a solder resist layer 107 covering the other surface 203 and having openings 105 on the lands 103, and solder bumps 111 provided on the lands 103.例文帳に追加

半導体装置100は、半導体チップ101と、一方の面201に半導体チップ101を搭載し、他方の面203に複数のランド103を有する配線基板200と、他方の面203を被覆し、ランド103上に開口部105を有するソルダーレジスト層107と、ランド103上に設けられた半田バンプ111とを備えている。 - 特許庁

The IC card includes a shield plate 14 which mounts at least two IC chips 12, switches communicable areas for allowing communication with a specific IC chip 12 so that one electromagnetic wave does not interfere with the other when performing prescribed communication with the IC chip 12 respectively in a contactless state, and shields areas other than the communicable areas.例文帳に追加

少なくとも2つのICチップ12が搭載されており、ICチップ12と非接触状態でそれぞれ所定の通信を行う際に、他方が一方の電磁波と干渉しないように特定のICチップ12との通信を可能にする通信可能領域を切り替えて通信可能領域以外を遮蔽する遮蔽板14を備えた。 - 特許庁

The image forming system comprises an image forming apparatus 1 comprising a means 3 for storing print data 101-104 and radio chip data 201-204 provided in correspondence with the print data while sorting the content, and a means 2 for specifying the print data stored and specifying one or a plurality of classifications of the radio chip data.例文帳に追加

印刷データ101〜104と印刷データに対応して設けられ内容が分類分けされた無線チップデータ201〜204とが格納されたデータ格納手段3と、これに格納されている印刷データを指定し、無線チップデータについて1つまたは複数の分類を指定する指定手段2と、画像形成装置1を備えた画像形成システムである。 - 特許庁

This target material detection chip, which is a chip for detecting a target material by an antigen-antibody reaction, has one or two or more determination domains where detection of the target material is recognized, and each determination domain has independently two or more immobilization domains where a detection protein generating the antigen-antibody reaction with the target material is immobilized.例文帳に追加

抗原抗体反応により標的物質を検出するためのチップであって、該チップは標的物質の検出が認識される判定領域を1又は2以上有し、それぞれの判定領域が、標的物質と抗原抗体反応を起こす検出用タンパク質を固定化した固定化領域を独立して2以上備える、標的物質検出用チップ。 - 特許庁

At the time of manufacture of the radio discriminating label 70 obtained by bonding a first transparent label base material to a strip-like tape 16 containing at least one of a radio discriminating antenna conductor and the IC chip 64, an image is formed on the laminated film 11 not containing the IC chip 64 or the like before the laminated film 11 and the strip-like tape 16 are bonded.例文帳に追加

透明の第1ラベル基材と、無線識別アンテナ導体またはICチップ64の少なくとも一方を含む帯状のテープ16とを接合してなる無線識別ラベル70を作成する際に、ラミネートテープ11と帯状のテープ16とを接合する前に、ICチップ64等を含まないラミネートテープ11に画像形成を行う。 - 特許庁

The semiconductor chip mounting board is provided with a board 11, a board wiring electrode 10 that is formed on one main surface of the board 11 and is electrically connected with a semiconductor chip 1, and a first conductor 6 that is at least partly embedded in the board 11 and is larger in thickness than the board wiring electrode 10.例文帳に追加

基板11と、基板11の一方の主面上に設けられた、半導体チップ1と電気的に接続するための基板配線電極10と、基板11内に少なくともその一部が埋め込まれた、基板配線電極10の厚みよりも大きな厚みを有する第1の熱伝導体6とを備えた、半導体チップの実装基板。 - 特許庁

A chip resistor A1 comprises a chip resistor element 1, and a plurality of first electrodes 31 provided, at an interval, on one surface of the resistor element 1 wherein a conductive film 31a is formed on the opposite end faces 10c of the resistor element 1 in the spacing direction of the plurality of first electrodes 31.例文帳に追加

チップ状の抵抗体1と、この抵抗体1の片面に間隔を隔てて設けられた複数の第1の電極31と、を備えているチップ抵抗器A1であって、抵抗体1のうち上記複数の第1の電極31が離間している方向における両端面10cには、導電体膜31aが形成されていることを特徴とする。 - 特許庁

The gate driver IC chip and the pre-driver IC chip of the drive unit for the brushless motor are integrated by epoxy mold resin into one high withstand voltage pre-driver IC, whereby it is made into such simple constitution that the main components on a printed wiring board being the embodiment of the drive unit are only the above high withstand voltage pre-driver IC, a MOSFET, and peripheral passive parts.例文帳に追加

ブラシレスモータの駆動装置のゲートドライバICチップとプリドライブICチップをエポキシモールド樹脂で一体成型し、1つの高耐圧プリドライブICとしたことで、駆動装置の具現化であるプリント配線板上の主要部品は、前記高耐圧プリドライブIC並びにMOSFETと周辺受動部品だけという簡単な構成とした。 - 特許庁

At a part where there are relatively less actual wiring patterns 15 connecting a first bonding pad 10c for a controller chip and a second bonding pad 10m for a flash memory chip and the adjacent actual wiring patterns 15 are separated for 0.5 mm or more, dummy wiring patterns 17 are arranged at almost equal intervals in the same direction as one direction where the actual wiring patterns 15 are extended.例文帳に追加

コントローラチップ用の第1ボンディングパッド10cとフラッシュメモリチップ用の第2ボンディングパッド10mとを繋ぐ実配線パターン15が相対的に少なく、隣接する実配線パターン15が0.5mm以上離れている箇所に、ダミー配線パターン17を実配線パターン15の延在する一つの方向と同じ方向にほぼ等間隔で配置する。 - 特許庁

The brightness of a radiation emission semiconductor chip is adjusted and set in the manufacturing period of the semiconductor chip after measuring the radiation emission property of a wafer's radiation emission semiconductor layer row (3), by providing to the wafer's radiation outputting bonded surface (10) one or a plurality of absorbing and/or partially insulating brightness adjusting and setting layers (12, 6, and 9).例文帳に追加

放射放出半導体チップの明るさを、ウェハの放射放出半導体層列(3)の放射放出特性の測定後の半導体チップの作製期間に、1つまたは複数の吸収性および/または部分絶縁性の明るさ調整設定層(12,6,9)をウェハの放射出力結合面(10)に被着することによって調整設定する。 - 特許庁

A power module according to this invention includes an insulation substrate having a fixing surface, a heat radiation surface which is the opposite surface of the fixing surface, and grooves formed on at least one of the fixing surface and the heat radiation surface; a power chip fixed to the fixing surface; and a mold resin covering the power chip and the insulation substrate so as to expose the heat radiation surface to the exterior.例文帳に追加

本願の発明に係るパワーモジュールは、固定面、及び該固定面と反対の面である放熱面を有し、これらの面の少なくとも一方に溝が形成された絶縁基板と、該固定面に固定されたパワーチップと、該放熱面を外部に露出させるように、該パワーチップと該絶縁基板を覆うモールド樹脂と、を備えたことを特徴とする。 - 特許庁

This diaphragm 20 for the pressure sensor loaded with a piezoelectric vibration chip 30 as the pressure-sensitive element has pairing support parts 24 for fixing the piezoelectric vibration chip 30 on one surface of a thin-walled part 22 which is a flexible part, and has a characteristic wherein a projection part 26 for thickening the thin-walled part 22 is constituted between the pairing support parts 24.例文帳に追加

感圧素子として圧電振動片30を搭載する圧力センサ用のダイヤフラム20であって、可撓部となる薄肉部22の一方の面に、前記圧電振動片30を固定するための対を成す支持部24を有し、対を成す前記支持部24間に、前記薄肉部22を厚肉化するための突出部26を構成したことを特徴とする。 - 特許庁

To provide a one-pack heat-curable type resin composition in manufacture of an electronic part, for example, in a resin composition containing a high-purity epoxy resin used in case of connecting a semiconductor chip, a chip part or the like to a base, preventing its crystallization, and obtaining workability, storage-stability and a characteristic of a cured product without any influence due to the crystallization.例文帳に追加

電子部品の製造、例えば半導体チップおよびチップ部品などを基材に接合する場合に使用する高純度エポキシ樹脂を含む樹脂組成物において、その結晶化を防ぎ、作業性、保存安定性および結晶化に起因する硬化物の特性に影響のない一液熱硬化型の樹脂組成物を提供する。 - 特許庁

The imaging device has the lens for making incident light on the semiconductor chip mounted on the substrate, the resin molded part for fixing the lens barrel portion holding the lens is provided in one surface of the substrate, the through hole for optical passage is opened by the substrate, and the semiconductor chip is mounted so that this through hole may be covered to the surface of the other of the substrate.例文帳に追加

撮像装置は、基板に装着された半導体チップに光を入射させるためのレンズを具備した撮像装置であって、レンズを保持する鏡筒部を固定するための樹脂成形部が基板の一方の面に設けられ、光通過用のスルーホールが基板に開けられ、基板の他方の面に該スルーホールをおおうように半導体チップが装着されている。 - 特許庁

Also, since the position of an IC chip 71 is different when an ETC card 70 is inserted from one card insertion port and when the ETC card is inserted from the other card insertion port, a contact lead part 50 is formed so as to be in contact with the terminal of the IC chip 71 no matter from which card insertion port the card is inserted.例文帳に追加

また、一方のカード挿入口からETCカード70が挿入された場合と、他方のカード挿入口からETCカードが挿入された場合とでは、ICチップ71の位置が異なるので、いずれのカード挿入口からカードが挿入された場合にも、ICチップ71の端子と接触可能なように接触リード部50を形成する。 - 特許庁

To prepare an efficient and highly accurate floor plan, with which it is not necessary to execute floor planning again because of trouble in detailed location of circuit blocks and detailed wiring between circuit blocks in a post- process, by preparing the floor plan of an entire chip by successively preparing partial floor plans with the area of one part on the chip as an object.例文帳に追加

チップ上の一部の領域を対象としたフロアプランである部分フロアプランを順次作成しチップ全体のフロアプランを作成することにより、後工程での回路ブロックの詳細配置及び回路ブロック間の詳細配線が不具合で、再度フロアプランをやり直すことの無い効率的かつ精度が高いフロアプランを作成する。 - 特許庁

A method for manufacturing a spark plug includes a first step of preparing an electrode base-material, a second step of laminating a chip member on the electrode base-material while sandwiching at least one intermediate member therebetween, and a third step of performing simultaneous resistance-welding between the electrode base-material and the intermediate member and between the intermediate member and the chip member.例文帳に追加

スパークプラグの製造方法は、電極母材を準備する第1の工程と、電極母材の上に、少なくとも1つの中間部材を挟んで、チップ部材を積層する第2の工程と、電極母材と中間部材との間と、中間部材とチップ部材との間とを同時に抵抗溶接する第3の工程と、を備える。 - 特許庁

The semiconductor integrated circuit device 1 comprises an upper side IC chip 2 having a wire 31 on one surface, a lower side IC chip 4 having a wire 32 and an electrode 41 formed of Al on the other surface, a magnetic substrate 5 using a high permeability material formed of a ferrite, and a connecting terminal 33 for electrically connecting the wire 31 and the wire 32.例文帳に追加

半導体集積回路装置1は、配線31を片側の面に有する上側ICチップ2と、配線32とAlからなる電極41を片方の面に有する下側ICチップ4と、フェライトからなる高透磁率材料を使用した磁性基板5と、配線31と配線32を電気的に接続する接続端子33とを有する。 - 特許庁

The passing of a chip component P introduced into the sloped path 5a3 influenced by the first tilt action through the sloped path 5a3 with its one side contacting a low flat face of the sloped path 5a3 enables the chip component P to pass in a stable posture with maintained in a predetermined angle in the sloped path 5a3.例文帳に追加

1回目の傾斜作用を受けて傾斜通路5a3内に入り込んだチップ部品Pは、その一側面が傾斜通路5a3の平坦な下面に面接触した状態で傾斜通路5a3内を通過するので、傾斜通路5a3内にあってはチップ部品Pを所定の角度を維持した安定した姿勢で通過させることができる。 - 特許庁

The thin DC power supply device 10 is equipped with the highly heat conductive substrate 1 provided with components for power conversion including a semiconductor 4, a chip inductor 5 and a chip capacitor 6 which are arranged thereon, while at least one surface of the substrate 1 or a metallic plate is provided with a highly heat conductive insulating layer formed thereon and whose thickness is not more than 200μm.例文帳に追加

電源用半導体4、チップインダクタ5およびチップコンデンサ6を含む電力変換用部品が配設される高熱伝導率の基板1であって、基材となる金属板の少なくとも1つの面に高熱伝導の絶縁層が形成され、厚みが200μm以下である基板1を備えた薄型の直流電源装置10とする。 - 特許庁

The semiconductor package 3 comprises a surface side semiconductor chip laminated on the surface side of an inner substrate, a rear side semiconductor chip laminated on the rear side and a resin pattern covering the whole surfaces of these semiconductor chips and formed so as to expose a wiring terminal 9 arranged on either one of the surface side and rear side of the inner substrate.例文帳に追加

この半導体パッケージは、内部基板の表面側に積層された表面側の半導体チップと、裏面側に積層された裏面側の半導体チップと、これらの全面を覆うとともに内部基板の表面側又は裏面側のいずれか一方に配置された配線端子9が露出するように形成された樹脂パターンとを含むようにした。 - 特許庁

One chip space 2 provided with a reamer blade 3 and plural grooves 4 having the approximately same shape as the chip space are formed on an outer periphery of a reamer body 1 at equal intervals in the circumferential direction, and guide pads 7 exist on the approximately symmetrical positions of the reamer blade 3 through an axis O, whereby the dynamic balance at high-speed rotation can be stabilized.例文帳に追加

リーマ本体1の外周に、リーマ刃3の備わる1条の刃溝2と、これと略同一形状をした複数の溝4とを円周方向に等配させて付設し、しかも、軸線Oを挟むリーマ刃3の略対称位置にガイドパッド7が存在するように形成することにより、高速回転時の動バランスを安定させる。 - 特許庁

The resin composition for the chip seals includes 60 to 80 wt.% of at least one polyphenylene sulfide resin having a melt viscosity of 5 to 50 Pa s at a resin temperature of 300°C and at a shear rate of 10^3[1/sec], 1 to 10 wt.% of at least one of glass bulbs and barium titanate, and the remainder of carbon fibers and at least one of polytetrafluoroethylene resin and graphite.例文帳に追加

樹脂温度300℃、せん断速度10^3[1/sec]における溶融粘度が5〜50Pa・sとなる少なくとも1種類以上のポリフェニレンサルファイド樹脂を60〜80重量%と、ガラス球とチタン酸バリウムの少なくとも一方を1〜10重量%とを含み、残部に、炭素繊維と、ポリテトラフルオロエチレン樹脂又は黒鉛の少なくとも一方を含む。 - 特許庁

To provide a method of manufacturing an electronic apparatus having one surface of an IC chip and one surface of a substrate bonded to each other by solder, which performs proper soldering without making solder into a special shape or mixing a flux component into solder and without using flux in the case of the existence of an oxide film.例文帳に追加

はんだを特別な形状としたり、はんだにフラックス成分を混入させたりすることなく、酸化膜が存在してもフラックスを用いずに、適切にはんだ接合を行うICチップの一面と基板の一面との間を、はんだによってはんだ接合してなる電子装置の製造方法を提供する。 - 特許庁

The pressure medium controlled countersinking tool 1 with one or more chip-removing knives 8, which can be activated by feeding in the pressure medium, is characterized by the fact that for activation of at least one knife 8, this is flowed in by the control medium 14.例文帳に追加

圧力媒体を送り込むことによって作動させることができる1つ以上のチップ除去ナイフ8を備えている圧力媒体制御の皿取り工具1であって、少なくとも1つのナイフ8の作動のために、これが制御媒体14によって流し込まれることを特徴とする皿取り工具である。 - 特許庁

The chip capacitor 10 including a pair of first electrodes 12, 12a at both surfaces of a dielectric ceramic substrate 11 comprises, a reinforcing member 13 joining with one of first electrodes 12, 12a, and a second electrode 14 which is made conductive with one of the first electrodes 12 and 12a at the external circumference of the reinforcing member 13.例文帳に追加

誘電体磁器基板11の両面に一対の第1の電極12、12aを有するチップコンデンサ10において、第1の電極12、12aの一方に接合して補強部材13を有し、しかも補強部材13の外周部に第1の電極12の一方と導通する第2の電極14を有する。 - 特許庁

The light emitting device has: two sheets which have each conductive layers and at least one of which has light transmissivity; and an upper/lower electrode LED chip which is sandwiched between the two sheets and has an upper electrode on a surface opposed to the one sheet and a lower electrode on a surface opposed to the other sheet.例文帳に追加

それぞれ導電層を備え、少なくとも一方が透光性を有する2枚のシートと、該2枚のシートの間に挟持され、一方のシートと対向する面に上部電極を備え、他方のシートと対向する面に下部電極を備えた上下電極LEDチップを有する発光装置である。 - 特許庁

The lighting device includes substrate 1, one or more LED chips 3 arranged on the substrate 1, a phosphor layer 5 which emits light when excited by the light radiated from the LED chip 3, and a light storage layer 7 stacked directly, or through a transparent base material 6, on one surface of the phosphor layer 5.例文帳に追加

本発明の照明装置は、基板1と、基板1上に配置された1以上のLEDチップ3と、LEDチップ3から放射される光により励起されて発光する蛍光体層5と、蛍光体層5の一方の面に直性あるいは透明基材6を介して積層された蓄光体層7とを具備する。 - 特許庁

A semiconductor apparatus (chip 10) has an insulating film 9, an electrode pad (for example, an electrode pad body 1 and an adhesion layer 18) formed on a part of one side of the insulating film 9, and a coating insulating film 2 formed on one side of the insulating film 9 and to which an opening 2a for exposing the electrode pad is formed.例文帳に追加

半導体装置(チップ10)は、絶縁膜9と、絶縁膜9の一方の面の一部分に形成されている電極パッド(例えば、電極パッド本体1及び密着層18)と、絶縁膜9の一方の面上に形成され、電極パッドを露出させる開口2aが形成されている被覆用絶縁膜2を有する。 - 特許庁

In a structure for connecting a large number of connecting pads 103 on one side of a semiconductor chip 101 individually with a large number of connecting pads on one side of an interposer board through a large number of solder bumps, the connecting pads 103 and the solder bumps are arranged at high density in the outer part and at high density in the central part.例文帳に追加

半導体チップ101の一面の多数の接続パッド103とインターポーザ基板の一面の多数の接続パッドとを多数の半田バンプで個々に接続する構造で、その接続パッド103等と半田バンプとの配列を外側の位置では高密度で中央の位置では低密度とする。 - 特許庁

Next, an IC chip 20 having an electrode 21 having a pointed end on one surface and having a flat electrode 22 on the other surface is mounted on the non-conductor sheet 25 so as to have one electrode 21 faced to the non-conductor sheet 25, and the other band-shaped conductor 14b is supplied and laminated on the non-conductor sheet 25.例文帳に追加

次に、非導電体シート25上に、一方の面に先端が尖った電極21を有し、他方の面に平坦状電極22を有するICチップ20を、一方の電極21が非導電体シート25側を向くよう実装し、非導電体シート25上に他方の帯状導電体14bを供給して積層する。 - 特許庁

For this lead frame 100, a frame body 12, a die pad 13 for loading an IC chip and an external connection terminal 14 are formed on one surface of a metal base material 11, and the external connection terminal 14 is held by a thinned area 21 formed between the frame body 12 and the die pad 13 on one surface.例文帳に追加

本発明のリードフレーム100は、金属基材11の一方の面に枠体12と、ICチップ搭載用のダイパッド13と、外部接続端子14が形成されており、外部接続端子14は一方の面の枠体12とダイパッド13との間に形成された薄肉化領域21で保持されている。 - 特許庁

In this laminated chip inductor having such a structure, the coil has a combination of two kinds of conductor patterns, a spiral long conductor pattern 10 exceeding one turn and a short conductor pattern 12 of not more than one turn, and the long and short conductor patterns are alternately laminated and connected to form spiral winding of two turns or more per two layers.例文帳に追加

コイルは、1ターンを超える渦巻き状の長い導体パターン10と1ターン未満の短い導体パターン12との2種類の導体パターンの組み合わせからなり、それら長い導体パターンと短い導体パターンとを交互に積層接続することにより、2層当たり2ターン以上となるように螺旋状に巻き回されている。 - 特許庁

The sample collection opening 13 provided at one end of a biosensor chip 11 is opened in the direction of crossing with the axis of a puncture device 12, so that the sample collection opening 13 is brought closer to the puncture opening formed by the distal end of the puncture device 12 than the conventional one.例文帳に追加

バイオセンサチップ11の一端に設けられた試料採取口13が、穿刺用器具12の軸線と交差する方向に開口していることで、試料採取口13が穿刺用器具12の先端によって形成された穿刺口に対して試料採取口13をこれまでよりも接近させることができる。 - 特許庁

An elastic buffer section 71 infilled and placed to at least one of the expansion spacing between floor slab end faces constituting the adjoining upper structures 5 and 5 and the expansion spacing between main girder end faces and constituted by hardening an elastic small piece (rubber chip, etc.), and mixture of binder (one-liquid binder, etc.), is provided.例文帳に追加

隣接する上部構造部5、5を構成する床版端面間の遊間部及び主桁端面間の遊間部のうちの少なくとも一方に充填配置され、弾性小片(ゴム製チップ等)及びバインダー(一液性バインダー等)の混合物を硬化させて構成される弾性緩衝部71を備える。 - 特許庁

One of insulation parts in gaps of external contact terminals arranged on a top surface of a printed board is provided linearly to penetrate from one side to the other opposite side of the printed board, and a connection part 13 for an IC chip 4 is provided on the reverse surface of the printed board which corresponds to the position of the linear insulation part across the printed board.例文帳に追加

プリント基板の表面に配された外部接触端子の間隙にある絶縁部のひとつを、プリント基板の一辺から対向する他の一辺に貫通するよう直線状に設け、該直線状の絶縁部の位置にプリント基板を挟んで対応するプリント基板の裏面に、ICチップ4との接続部13を設ける。 - 特許庁

例文

In the mounting of the semiconductor chip and the interlayer connection of the multilayer interconnection substrate, the hardenable flux included with a resin (A) provided with a phenolic hydroxy group being of solid state in the room temperature, one or more kinds of resins (B) being a hardener and at least one kind thereof is of liquid state in the room temperature, and a thermoplastic resin (C), is used.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、フェノール性ヒドロキシル基を有する室温で固形の樹脂(A)、該樹脂の硬化剤であり、少なくとも一種は室温で液状である一種以上の樹脂(B)及び熱可塑性樹脂(C)を含有する硬化性フラックスを用いる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS