「ONE- CHIP」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

The sub control portion 20 is one-chip CPU with built-in ROM 29 and RAM 28 for receiving commands from a main control portion 10 to control the transmission of commands required for the device control board connected to the sub-board 2.例文帳に追加

副制御部２０は、主制御部１０からのコマンドを受信して、サブ基板２に接続されている装置制御基板が必要とするコマンドの送信制御を行なうＲＯＭ２９およびＲＡＭ２８を内蔵する1チップＣＰＵである。 - 特許庁

The image forming apparatus using the face light emission laser array comprises a means for varying the emission intensity of each chip by a unit of pixel and a means for controlling the emission time period, thereby controlling the forming of primary and secondary latent images in one pixel.例文帳に追加

面発光レーザアレイを用いた画像形成装置において、画素単位で各チップの発光強度を可変する手段及び発光時間を制御する手段を持つことで、１画素の主副の潜像形成を制御する。 - 特許庁

A first insulation layer 51 which is thick enough to make an upper surface flat and wherein a first via leading to the electrode terminal 2T is formed is formed on one surface of the substrate 1 and a formation surface of the electrode terminal 2T of the LSI chip 2.例文帳に追加

基板１の一面とＬＳＩチップ２の電極端子２Ｔ形成面との上に、上面が平坦となるような層厚で、電極端子２Ｔに至る第１のヴィアが形成された第１の絶縁層５１が形成される。 - 特許庁

The package is constituted of an anode electrode and a cathode electrode which are provided in one plane of the surface of a semiconductor chip, projected electrodes formed on respective electrodes to connect the electrodes to an external substrate, and an insulation resin provided on a surface part of the projected electrodes, excluding at least the connecting parts for the external substrate and the surface of the semiconductor chip.例文帳に追加

パッケージ構成として、アノード電極とカソード電極とを半導体チップ表面の１つの平面内に設け、各電極上にそれぞれ、該電極を外部基板に接続するための突起電極を形成し、該突起電極の少なくとも上記外部基板への接続部を除く表面部と半導体チップチップ表面とに絶縁樹脂を設けた構成とする。 - 特許庁

When a sealing resin is applied to the high withstand voltage semiconductor mounted on a package or a substrate and is hardened, the resin is hardened while applying a high voltage between at least one electrode terminal connected from the electrode of a chip or the chip by wiring such as a wire and another electrode which requires a dielectric withstand voltage between it and the electrode terminal.例文帳に追加

パッケージもしくは基板に搭載された高耐電圧半導体チップに封止用樹脂を塗布し、硬化させる際に、チップの電極もしくはチップからワイヤ等の配線によって接続された電極端子の少なくとも１つと、この電極端子との間で絶縁耐電圧を必要とする他の電極との間に高電圧を印加しながら樹脂を硬化させる。 - 特許庁

The process for manufacturing a semiconductor device comprises a step for mounting a semiconductor chip 30 having a plurality of electrodes 32 in a semiconductor chip mounting region 31 of a wiring board 10 including a wiring pattern 12 having a plurality of electrical connections 14 and a base substrate 20, and connecting each electrical connection 14 electrically with any one electrode 32 while opposing each other.例文帳に追加

半導体装置の製造方法は、複数の電気的接続部１４を有する配線パターン１２とベース基板２０とを含む配線基板１０の、半導体チップを搭載するための領域３１に、複数の電極３２を有する半導体チップ３０を搭載して、それぞれの電気的接続部１４といずれかの電極３２とを対向させて電気的に接続することを含む。 - 特許庁

The light emitting diode package 120 includes: a package substrate 121; a light emitting diode chip 130 mounted on one surface of the package substrate 121; an electrode pad 126 formed on the other surface of the package substrate 121 and electrically connected to the light emitting diode chip 130; and a heat radiation pad 125 formed on the other surface of the package substrate 121 and electrically insulated from the electrode pad 126.例文帳に追加

パッケージ基板１２１と、該パッケージ基板１２１の一面に実装される発光ダイオードチップ１３０、パッケージ基板１２１の他面に形成され、発光ダイオードチップ１３０と電気的に接続された電極パッド１２６と、パッケージ基板１２１の他面に形成され、電極パッド１２６と電気的に絶縁された放熱パッド１２５とを含む発光ダイオードパッケージ１２０が提供される。 - 特許庁

The semiconductor package may include: a circuit board 110 with an accommodation space formed in its inside; a semiconductor chip 120 inserted in the accommodation space of the circuit board; and an electrode pattern part 130 formed on one surface of the semiconductor chip in a patterned shape and directly brought into contact with a via part 117 of the circuit board to electrically connect them each other.例文帳に追加

半導体パッケージは、内側に収容空間が形成される回路基板１１０と、上記回路基板の収容空間に挿入される半導体チップ１２０と、上記半導体チップの一面にパターン状で形成され、上記回路基板のビア部１１７と直接接触され互いを電気的に連結するための電極パターン部１３０とを含むことができる。 - 特許庁

A method to obtain a recyclable chip from multiple recovered chips has the following steps: a step to recover multiple chips 10 wasted after a first test; a step to mount the chips 10 on a board 11; a step to cut the board 11 and separate the chips 10 from one another; and a step to conduct a second test for the chips 10 mounted on the board and select a usable chip 10.例文帳に追加

１回目のテスト後に廃棄された複数のチップ１０を収集する工程と、それらのチップ１０を基板１１に搭載する工程と、該基板１１を切断し、それらのチップ１０を互いに分離させる工程と、該基板上に搭載されたそれらのチップ１０に対して２回目のテストを行い、利用可能なチップ１０を選出する工程とを備える。 - 特許庁

However, when a compensation plate 18 with one side fixed to a first glass plate 32 and the other side fixed to a second glass plate 34 contracts/expands by the change in temperature, the first and the second glass plate 32, 34 relatively move, by which a first waveguide chip 16A and a second waveguide chip 16B relatively move along the cutting plane 30, with the condensing position corrected.例文帳に追加

しかし、一側が第１のガラス板３２に固定され、他側が第２のガラス板３４に固定された補償板１８が、温度の変化により伸縮することで、第１のガラス板３２と第２のガラス板３４が相対移動し、これにより、第１の導波路チップ１６Ａと第２導波路チップ１６Ｂが切断面３０に沿って相対移動して集光位置が是正される。 - 特許庁

The light-emitting device package includes: a sub mount; a light-emitting element chip on the sub mount; a wavelength filter formed on the sub mount so as to include a space with the light-emitting element chip; and a phosphor layer on the wavelength filter, wherein the space is filled with at least one of air, an argon gas (Ar gas), a nitrogen gas (N_2 gas), and a vacuum.例文帳に追加

本発明に従う発光素子パッケージは、サブマウントと、上記サブマウントの上の発光素子チップと、上記発光素子チップとの間に空間を含むようにして上記サブマウントの上に形成された波長フィルタと、上記波長フィルタの上の蛍光体層と、を含み、上記空間は、空気（air）、アルゴンガス（Ar gas）、窒素ガス（N_2 gas）、真空のうち、少なくとも１つによって満たされる。 - 特許庁

In this noncontact data carrier having a resin base material, a metallic antenna coil 13 formed on one surface of the base material and an IC chip 20 connected to the coil 13, an insulating resist material used for an etching process is left on the surface of an antenna layer as a protective film, excluding connection end parts 131, 132 to be connected with the IC chip 20.例文帳に追加

本発明の非接触データキャリアは、樹脂基材と樹脂基材の一方の面に設けられた金属製アンテナコイル１３と、アンテナコイルに接続されたＩＣチップ２０とを有する非接触データキャリアにおいて、アンテナ層表面にはＩＣチップとの接続端部１３１，１３２を除き、エッチング工程で使用した絶縁性のレジスト材料が保護膜として残存していることを特徴とする。 - 特許庁

This system is constituted of the object equipment (image reader 100) provided with the one or more of units provided at least with the chip (TPM chip 10) having the tamper resistance, a control/use device 200 for controlling or using the object equipment 100, and an authentication device 300 provided with a database 350 for authentication to be communicable via a network 400.例文帳に追加

本システムは、耐タンパー性を有するチップ（ＴＰＭチップ１０）を少なくとも備えたユニットを１つまたは２つ以上備えて構成される対象機器（画像読み取り装置１００）と、対象機器１００を管理または使用する管理・使用装置２００と、認証用のデータベース３５０を備えた認証装置３００とをネットワーク４００を介して通信可能に接続して構成されている。 - 特許庁

The method for manufacturing the semiconductor device comprises a step of mounting an electrode forming surface of a semiconductor chip 10 oppositely on a board 20 having a wiring pattern 22 on at least one surface and electrically fixedly connecting the electrode 12 to the pattern 22, and a step of grinding a surface of the board 20 at its opposite side of the chip 10 after the previous step.例文帳に追加

半導体装置の製造方法は、配線パターン２２を少なくとも一方の面に有する基板２０に、半導体チップ１０における電極形成面を対向させて搭載し、前記電極１２と前記配線パターン２２とを電気的に接続して固定する工程と、前記工程後に、前記半導体チップ１０における前記基板２０とは反対側の面を研削する工程と、を含む。 - 特許庁

A stacked semiconductor package comprises a plurality of packages are stacked vertically, each having a semiconductor chip 2 mounted on one surface of a substrate 1 and a wiring extending from the semiconductor chip 2 to the peripheral edge of the substrate 1, and the wiring ends at the substrate peripheral edge of each package are connected electrically and physically to each other through hardened pieces 3 of conductive paste.例文帳に追加

基板１の片面上に半導体チップ２が搭載されるとともに該半導体チップから配線が基板周縁にかけて施されたパッケージが複数個、上下に積み重ねられてなり、かつ、各パッケージの基板周縁の配線端部どうしが導電ペーストを硬化させたもの３により電気的かつ物理的に接続されていることを特徴とするスタック型半導体パッケージ。 - 特許庁

The semiconductor module 10 comprises a multilayered wiring layer 23 composed by forming a plurality of wiring layers 13 in an insulating layer 14, a semiconductor chip 11 provided on at least one main surface of the multilayered wiring layer 23 and a sealing material 15 for covering the semiconductor chip 11, and the sealing material 15 is provided on both main surfaces of the multilayered wiring layer 23 respectively.例文帳に追加

複数層の配線層１３を絶縁層１４中に形成して成る多層配線層２３と、この多層配線層２３の少なくとも一方の主面に設けられた半導体チップ１１と、この半導体チップ１１を覆う封止材１５とを有し、この封止材１５が多層配線層２３の両主面にそれぞれ設けられている半導体モジュール１０を構成する。 - 特許庁

When a memory chip 103 and ASIC 104 are mounted on a wiring chips 102, the shortest distance between the mutual disposition positions of connection pads 110, 116 is obtained and wiring provided at the wiring chips 102 also becomes short by each providing the connection pads 110, 116 along one side to be opposed to the wiring chips 102 in a memory chip 103 and ASIC 104.例文帳に追加

記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２上に実装したとき、記憶装置チップ１０３及びＡＳＩＣ１０４が配線チップ１０２の互いに対向する一辺に沿って接続パッド１１０、１１６がそれぞれ設けることで、互いの接続パッド１１０、１１６の配置位置が最短距離になると共に、配線チップ１０２に設ける配線も短くなる。 - 特許庁

In the inlet for a noncontact IC card electrically joining an IC chip 2 at a facedown state with an electrode 1a of a coil antenna of an antenna substrate 1, a pattern of the electrode of the antenna substrate 1 is formed in a bent state where a groove 1b between electrodes is shaped in a folded form obstructing a direct view along at least one direction in an existing zone of the IC chip 2.例文帳に追加

アンテナ基板１のコイルアンテナの電極１ａに対してＩＣチップ２がフェースダウンで電気的に接合された非接触ＩＣカード用インレットにおいて、アンテナ基板１の電極のパターンは、電極間の溝１ｂの形状がＩＣチップ２の存在領域内で少なくとも一方向に沿っては直線的見通し不可の折り曲げ状態に形成されている。 - 特許庁

The processor comprises: a plurality of sensor chips; a switch for selectively outputting signals from the plurality of sensor chips; and a means for detecting the noise produced, when the switch changes one state of outputting signals from a first sensor chip to another state of outputting signals from a second sensor chip among the plurality of sensor chips.例文帳に追加

複数のセンサチップと、前記複数のセンサチップからの信号を選択的に出力するためのスイッチと、前記スイッチが前記複数のセンサチップに含まれる第１のセンサチップからの信号を出力から第２のセンサチップからの信号を出力するように切り替えを行う場合に生じるノイズを検出するための検出手段とを有することを特徴とする画像処理装置。 - 特許庁

A heat plate made of a conductive material is fixed on a base 6 made of an insulating material, a semiconductor chip 2 is mounted on the surface of the heat plate 3 across a conductive junction material 4, and one electrode of the current path of the semiconductor chip 2 is connected electrically to the heat plate via the conductive junction material 4.例文帳に追加

絶縁材料からなるベース６の上に、導電性材料からなる放熱体３が固定されるとともに、該放熱体３の表面に導電性接合材４を介して半導体チップ２が搭載され、該半導体チップ２の電流経路における一方の電極が前記導電性接合材４を介して放熱体に電気的に接続状態とされている。 - 特許庁

Functional chips 106a and 106b having one or more bare chip IC's 108 on ceramic substrates 107 are mounted on a modular board 101, obtained by bonding together a multilayer glass epoxy substrate 103 having a metal layer 104 as circuit wiring and through holes 110 and a metal plate 102 so that the bare chip ICs 108 facing the through holes 110.例文帳に追加

セラミック基板１０７に少なくとも１つ以上のベアチップＩＣ１０８を有する機能チップ１０６ａ、１０６ｂを実装し、これを回路配線としての金属層１０４及び貫通穴１１０を有する多層ガラスエポキシ基板１０３と金属板１０２とを張り合わせたモジュール基板１０１に、ベアチップＩＣ１０８が貫通穴１１０と面するように実装する。 - 特許庁

The heat conduction sheet 10 is arranged between a semiconductor chip 20 and a heat sink 30, and includes: an SiC substrate 12; a carbon nano structure layer 11 constituting a contact surface with the semiconductor chip and grown from one surface of the SiC substrate 12; and a carbon nano structure layer 13 constituting a contact surface with the heat sink and grown from the other surface of the SiC substrate 12.例文帳に追加

熱伝導シート１０は、半導体チップ２０とヒートシンク３０との間に設けられる熱伝導シートであって、ＳｉＣ基板１２と、半導体チップとの接触面を構成しＳｉＣ基板１２の一方の面から成長したカーボンナノ構造層１１と、ヒートシンクとの接触面を構成しＳｉＣ基板１２の他方の面から成長したカーボンナノ構造層１３とを備える。 - 特許庁

In the semiconductor laser device for which the semiconductor laser chip 1 is installed on the heat sink 3 mechanically and electrically bonded on the stem 4 and leads such as an LD lead, a PD lead and a common lead for inputting and outputting a current from the stem 4 to the device such as the semiconductor laser chip 1 are planted, one end of the common lead 7 is bonded to the heat sink 3.例文帳に追加

ステム４上に機械的かつ電気的に接合されたヒートシンク３上に半導体レーザチップ１が設置され、前記ステム４から前記半導体レーザチップ１等のデバイスへ電流を入出力するＬＤリード、ＰＤリード、コモンリード等のリードが植立された半導体レーザ装置において、コモンリード７の一端が前記ヒートシンク３に接合されていることを特徴とする。 - 特許庁

This gallium-nitride based semiconductor having one luminescence surface 110 is provided with a chip 100 which has electrodes 170A, 170B only on an upper surface and a reflective film provided on a rear surface, and a thin film 160 formed in the luminescence surface 110, wherein the thin film 160 includes a fluorescence material for emitting visible light due to excitation by a light beam from the luminescence surface 110 of the chip 100.例文帳に追加

１つの発光面１１０を有する窒化ガリウム系半導体であって上面のみに電極１７０Ａ、１７０Ｂを有し且つ裏面に反射膜を設けたチップ１００と、発光面１１０に形成される薄膜１６０とを備えており、薄膜１６０は、チップ１００の発光面１１０からの光による励起で可視光を発する蛍光材料を含んでいる。 - 特許庁

In this semiconductor device, a metallic stiffener 4 which is a radiating plate serving also as a reinforcing plate having a semiconductor chip mounting recess is bonded to a TAB tape 20 formed by attaching a thin film interconnection pattern 8 to one surface of an easily deformable insulating film 10, and a thermosetting or thermoplastic highly reliable adhesive film 12 is bonded to the bottom of the semiconductor chip mounting recess of the stiffener 4 in advance.例文帳に追加

変形容易な絶縁フィルム１０の片面に薄膜配線パターン８を付けたＴＡＢテープ２０に、半導体チップ搭載用凹部２４を有する放熱板兼補強板たる金属製スティフナ４を貼り合わせ、そのスティフナ４の半導体チップ搭載用凹部２４の底部に、熱硬化性もしくは熱可塑性の高信頼性接着剤フィルム１２をあらかじめ貼り合わせる。 - 特許庁

The semiconductor device comprises a substrate having a wiring pattern on the upper surface, an electrode structure for internal connection having a support, a wiring pattern arranged on the surface of the support, a plurality of electrodes for internal connection each having one end being connected with the wiring pattern and a first semiconductor chip being connected with the wiring pattern, and a second semiconductor chip being connected with the wiring pattern on the substrate.例文帳に追加

本発明は、上面に配線パターンを有する基板と、支持部、該支持部面に配置された配線パターン、該配線パターンに接続される一端を有する複数の内部接続用電極、及び該配線パターンに接続される第１の半導体チップを有する内部接続用電極構造体と、基板上の配線パターンと接続される第２の半導体チップとを備える。 - 特許庁

A group 12 of needle-type probes severally contacting with a group DIN of input terminal electrodes in a chip region CHIP to be measured is provided on one side of an opening part 11 in a wiring substrate 10 of a probe card while a group 13 of lithography-type probes severally contacting with a group DOUT of output terminal electrodes is provided on the other side.例文帳に追加

プローブカードの配線基板１０における開口部１１の一方辺側には被測定チップ領域ＣＨＩＰの入力端子電極群ＤＩＮにそれぞれ接触させるニードルタイプを有する探針群１２が設けられ、他方辺側には出力端子電極群ＤＯＵＴにそれぞれ接触させるリソグラフィタイプを有する探針群１３が設けられる。 - 特許庁

When one end face of the chip-like laminate 20 is brought closer to the surface of positively charged dielectric powder 32a, the internal electrode 4a positively charged in the internal electrodes 4a, 4b exposed to the end face of the chip-like laminate 20 repels the dielectric powder 32a and hence prevents the dielectric powder 32a from deposited on the internal electrode 4a.例文帳に追加

そして、チップ状積層体２０の一方の端面を、正に帯電した誘電体粉末３２ａの表面に近接させると、チップ状積層体２０の端面に露出している内部電極４ａ、４ｂのうち、内部電極４ａは正に帯電しているので、誘電体粉末３２ａと反発し合って内部電極４ａに誘電体粉末３２ａは付着しない。 - 特許庁

At least one region 20a out of these solder regions is conducted with a power supply to form a current injection region electrically touching the contact part 17 of the semiconductor laser chip 51 arranged under junction down state, and other solder regions 20b and 20c are brought into grounded or electrically floating state and bonded to a part of the semiconductor laser chip 51 other than the current injection contact part.例文帳に追加

それらの半田領域のうちの少なくとも１つの領域20ａを、電源と導通した上で、ジャンクションダウン状態に配された半導体レーザチップ51のコンタクト部17と電気的に接触した電流注入領域とし、その他の半田領域20ｂ、20ｃを、接地もしくは電気的に浮遊した状態として、半導体レーザチップ51の電流注入用コンタクト部以外の部分と接合させる。 - 特許庁

The silicone resin composition is for adhering a minute electrical equipment system chip having a movable part to a substrate, and includes an one pack addition-type silicone resin that contains an organo polysiloxane having at least one vinyl group in the molecule, organo-hydrogenpolysiloxane having at least one H-Si bond in the molecule and platinum compound, and a porous filler.例文帳に追加

本発明に係るシリコーン樹脂組成物は、可動部を有した微小電気機器システムチップを基板に接着させるためのシリコーン樹脂組成物であって、分子中に少なくとも１つのビニル基を有するオルガノポリシロキサンと、分子中に少なくとも１つのＨ−Ｓｉ結合を有するオルガノハイドロジェンポリシロキサンと、白金化合物とを含有する一液付加型シリコーン樹脂と、多孔質フィラーとを含有する。 - 特許庁

A multilayer chip capacitor includes: a capacitor body; a plurality of internal electrode layers that are arranged separated from each other in the capacitor body by the dielectric layers, each internal electrode layer including at least one coplanar electrode plate each with one or two leads; and a plurality of external electrodes that are formed on the outer faces of the capacitor body and electrically connected to the at least one electrode plate through the leads.例文帳に追加

キャパシタ本体と、上記キャパシタ本体内において誘電体層によって分離されて配置され、同一平面上の少なくとも１つの電極プレートを各々含み、１つ又は２つのリードを各々有する複数の内部電極層と、上記キャパシタ本体の外面に形成され上記リードを介して上記電極プレートと電気的に接続された複数の外部電極とを含む。 - 特許庁

The microeactor is constituted so that a flow channel is provided, at least to one side of the sheet-like chip and the through-hole communicating with the flow channel is provided, and the through-hole is sealed by a sealing material having low melting point.例文帳に追加

板状のチップの少なくとも一面に流路が設けられているとともに、前記流路に連通する貫通孔を有するマイクロリアクタであって、前記貫通孔は、低融点封止材で封止がなされた構成であることを特徴とする。 - 特許庁

To prevent the decrease of a data transfer speed depending upon a test data bus for single-DRAM-part evaluation and to suppress an increase in the number of pads for testing the single DRAM part as to the semiconductor storage device having an MPU and a secondary cache DRAM on one chip.例文帳に追加

ＭＰＵと２次キャッシュ用ＤＲＡＭとを１チップ化した半導体記憶装置において、ＤＲＡＭ部単体評価のためのテスト用データバスに基づくデータ転送速度の低下を防止し、ＤＲＡＭ部単体テスト用のパッド数の増加を抑制する。 - 特許庁

The miniaturization is allowed by sharing the frame section, the manufacturing cost is low because collective formation on one chip is allowed by a process of photolithography, etching or the like, and the acceleration detection axes of the plurality of sensor elements are aligned at a high photolithography mask accuracy.例文帳に追加

枠部を共有するため小型化でき、フォトリソやエッチングなどの工程で一つのチップに一括形成できるので製造コストが低く、かつ複数のセンサー素子の加速度検出軸をフォトリソマスク精度で高精度に一致させることができる。 - 特許庁

A GaN semiconductor layer 2 is formed on one main surface of a sapphire board 1, and a p-side electrode 3 and an n-side electrode 4 are formed thereon to form a laser chip, wherein the p-side electrode 3 and the n-side electrode 4 are bonded on a sub-mount 5.例文帳に追加

サファイア基板１の一方の主面上にＧａＮ系半導体層２を形成し、その上にｐ側電極３およびｎ側電極４を形成したレーザチップのｐ側電極３およびｎ側電極４側をサブマウント５上に接着する。 - 特許庁

Further, fine bumps 121 and 221 connecting circuit blocks 101 to 104 and 210 of both the chips 100 and 200 and fine bumps 122 and 222 connecting the circuit block 210 in the one chip 200 to the external electrode are arranged at different positions.例文帳に追加

また、両チップ１００，２００の回路ブロック１０１〜１０４，２１０を接続する微小バンプ１２１，２２１と、一方のチップ２００内の回路ブロック２１０を外部電極に接続するための微小バンプ１２２，２２２とを、異なる位置に配置するようにした。 - 特許庁

In response to use of at least one developing cartridge 6, the controller 30 controls each memory chip 23 to store predetermined information on all the developing cartridges 6 in association with ID codes unique to the respective developing cartridges 6.例文帳に追加

コントローラ３０は、少なくとも１つの現像カートリッジ６が使用されたことに応答して、各メモリチップ２３に対し、すべての現像カートリッジ６に関する所定の情報を各現像カートリッジ６に固有のＩＤコードと関連づけて記憶させる。 - 特許庁

To exactly secure a pull-up resistance having high pressure resistance and a sufficient resistance value, even when a sensor part, a comparator as a processing circuit therefor, a switching element and the like including all thereof are formed into an integrated circuit in one chip, as a rotation detector.例文帳に追加

回転検出装置として、センサ部やその処理回路としての比較器、スイッチング素子等を含めて、１つのチップ内にこれらが集積回路化される場合であれ、高耐圧で且つ十分な抵抗値を有するプルアップ抵抗を的確に確保する。 - 特許庁

The heat resistant adhesive tape is used to stick for masking a terminal section when a semiconductor chip is sealed with a resin, and is furnished with a heat resistant layer and an adhesive layer, wherein the heat resistant layer is prepared by laminating one or more ceramic coating layer on a heat resistant resin film.例文帳に追加

半導体チップを樹脂封止する際に端子部をマスキングするために貼着して使用される耐熱性粘着テープであって、耐熱性樹脂フィルムに１層以上のセラミックス被膜層を設けた耐熱性層と、粘着性層とを備える。 - 特許庁

To obtain a sensor device constituted so that a range finding sensor and a photometric sensor, etc., can be easily formed on one and the same substrate (chip) while attaining the miniaturization of the whole device, and range finding and photometry can be performed with high accuracy, and to obtain optical equipment provided with the sensor device.例文帳に追加

装置全体の小型化を図りつつ測距用センサや測光用センサ等を同一基板（チップ）上に容易に形成することができ、高精度に測距及び測光を行うことができるセンサ装置及びそれを有する光学機器を得ること。 - 特許庁

Electronic components (semiconductor device 3a, chip-type passive component 3b) are mounted to at least one main surface of a substrate 1 where a wiring pattern is formed by solder 4, and the electronic components 3a and 3b are covered with a sealing resin 6.例文帳に追加

配線パターンが形成された基板１の少なくとも一主面上に電子部品（半導体素子３ａ、チップ型受動部品３ｂ）がハンダ４にて実装されており、これら電子部品３ａ，３ｂが封止樹脂６により被覆されている。 - 特許庁

When the computer is powered ON, a POST program is executed and in the setting which makes the security function effective, an RFID chip 33 holds Removal Detect Enable at high level and outputs it to the control side of an analog switch 67 and one input side of a NAND element 63.例文帳に追加

コンピュータの電源投入で、ＰＯＳＴプログラムが実行され、セキュリティ機能を有効にする設定で、ＲＦＩＤチップ３３は、Removal Detect Enableをハイレベルにしアナログスイッチ６７の制御側及びＮＡＮＤ素子６３の一方の入力側に出力する。 - 特許庁

In addition, a small inlet 14 consisting of a second antenna 12, a second IC chip 12a, and a matching circuit 12b is stuck on the front or rear surface of the card so as to be orthogonal to one part of the loop-like first antenna 11.例文帳に追加

そして、ループ状の第１のアンテナ１１の一部に対して直交するように、第２のアンテナ１２と第２のＩＣチップ１２ａと整合回路１２ｂからなる小型インレット１４がカードの表面または裏面に貼付された構成となっている。 - 特許庁

The upper half of the scanning lines 6 extended in the column direction in a display region 3 is connected to a first output terminal of the one semiconductor chip 11 via draw-around lines 13 provided on the left side of the display region 3.例文帳に追加

そして、表示領域３に行方向に延びて設けられた走査ライン６のほぼ上半分は表示領域３の左側に設けられた引き廻し線１３を介して一方の半導体チップ１１の第１の出力端子に接続されている。 - 特許庁

To provide a cell analyzing and separating apparatus using an inexpensive chip for cell separation which is replaceable in every sample, using a channel formed on one surface of a substrate, and to provide a method for culturing which cultures the separated cells without contamination.例文帳に追加

基板の一面に形成する流路を用いる細胞分離用の安価で試料毎に取替えが可能なチップを用いた細胞分析分離装置と、分離された細胞を汚染されること無く培養可能とする培養方法を提供すること。 - 特許庁