「circuit processing」に関連した英語例文の一覧と使い方(227ページ目) - Weblio英語例文検索

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.例文帳に追加

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁

To provide a semiconductor integrated circuit in which the timing of the exchange of data between a memory and a logic part is optimized, operation performance and operation speed are improved, while current consumption is reduced, in the semiconductor integrated circuit in which the memory and the logic part are formed on a single semiconductor chip and a plurality of data processing are simultaneously carried out.例文帳に追加

メモリ部とロジック部とが単一の半導体チップ上に形成されて複数のデータ処理を同時におこなう半導体集積回路における、メモリ部とロジック部とのデータのやり取りのタイミングが最適化されて、動作性能及び動作速度が向上されるとともに消費電流が軽減される半導体集積回路を提供する。 - 特許庁

This image processing part 13 is provided with an addition circuit part for adding the data of differential images, which are processed similarly while changing lighting line sequentially, and a discrimination circuit part for discriminating whether or not the added data of the differential images continuously exceed a threshold, and when it is higher than a specified value, to detect it as a defect.例文帳に追加

同時にこの画像処理部１３では点灯ラインを順次変えて同様に処理された微分画像のデータを加算する加算回路部１３Ｃを備え、加算した微分画像のデータが連続してしきい値以上となるか否かを判別する判別回路部１３Ｄを設け、所定値以上である場合に欠陥として検出する（Ｓ１９）。 - 特許庁

A time-spatial adaptive signal processing part 27 computes a covariance matrix from data of the cell supposed to be formed only from an unnecessary wave, to acquire an adaptive weight, in a weight calculation circuit 271, and finally weight control is applied to an antenna reception signal by the adaptive weight, to be served as output data, in a beam synthesis circuit 272.例文帳に追加

時空間適応信号処理部２７は、ウェイト算出回路２７１において、不要波のみから形成されると想定されるセルのデータから共分散行列を演算して適応ウェイトを求め、最終的に、ビーム合成回路２７２において、適応ウェイトによりアンテナ受信信号にウェイト制御を施して出力データとする。 - 特許庁

To provide a FIFO (First In FIrst Out) memory control circuit for carrying out data transfer adequately between image processing systems with different source clocks, by preventing a change in specification of read-out and write-in clock frequencies, data erasure caused by overwrite in a wide range of clock frequencies or two time read-out, and making circuit appropriation possible easily.例文帳に追加

読み出しクロックと書き込みクロックの周波数の仕様変更、もしくは広いクロック周波数の範囲でデータの上書きによるデータの消失や同一データの２度読みを防止し、容易な回路流用を可能とし、ソースクロックの異なる画像処理システム間のデータ転送を良好に行なうＦＩＦＯメモリ制御回路を提供する。 - 特許庁

A spread code generating circuit 40 generates three spread codes P1, P2, P3 whose phases are shifted by one chip each in a spread code identification mode, a main inverse spread circuit 41 and two auxiliary inverse spread circuits 42, 43 individually apply inverse spread processing to a received signal RS by using these spread codes P1, P2, P3.例文帳に追加

拡散符号同定モードにおいて、拡散符号発生回路４０から位相が互いに１チップずつずれた３つの拡散符号Ｐ１，Ｐ２，Ｐ３を発生して、これらの拡散符号Ｐ１，Ｐ２，Ｐ３によりそれぞれ主逆拡散回路４１及び２個の補助逆拡散回路４２，４３において受信信号ＲＳの逆拡散を行う。 - 特許庁

The receiver is provided with a data processing/control section 6 that processes received message data outputted from a decode section 5 to provide an output of serial data and with a signal input output section 7 having input output circuits 71-7n having different interface conditions that is provided with an optical element circuit 70 selecting an input output circuit on the basis of external optical data.例文帳に追加

デコード部５から出力される受信メッセージデータを処理してシリアルデータを出力するデータ処理／制御部６と、互いに異なるインタフェース条件の複数の入出力回路７１〜７ｎを設けた信号入出力部７に外部からの光データによって入出力回路を選択する光素子回路７０を設ける。 - 特許庁

A control circuit 24 controls the number of times for performing noise reduction processing by using a 2-pixel average filter being a minimum unit of a lowpass filter and a 3-pixel median filter being a minimum unit of a median filter or the like as a noise reduction circuit 28 for reducing noise components of an image signal generated from an output signal of an image pickup element 16.例文帳に追加

撮像素子１６の出力信号から生成される画像信号のノイズ成分を低減させるノイズ低減回路２８として、ローパスフィルタの最小単位である２画素平均フィルタや、メディアンフィルタの最小単位である３画素メディアンフィルタなどを用い、ノイズ低減処理を行う回数を制御回路２４によって制御する。 - 特許庁

This driving circuit for liquid crystal display device in which a capacitor for first field and a capacitor for second field are provided as means for deciding display times of display electrodes of a first field and a second field, is provided with a data processing circuit which adjusts voltages to be stored on the capacitor for first field and the capacitor for second field.例文帳に追加

第１フィールドと第２フィールドの表示電極の表示時間を決めるための手段として第１フィルード用コンデンサと第２フィールド用コンデンサを設けた液晶表示装置用駆動回路において、第１フィールド用コンデンサと第２フィールド用コンデンサに蓄えられる電圧を調整するデータ処理回路を備えた液晶表示装置用駆動回路とする。 - 特許庁

On the other hand, when a signal indication digital data is inputted from a SEL input terminal, by lengthening a recording wavelength by decreasing a recording frequency of a digital data in the second digital signal processing circuit 12, digital data is recorded in the magnetic tape T with a long wavelength by the rotary magnetic heads 16a, 16b through the recording and reproducing circuit 14.例文帳に追加

一方、ＳＥＬ入力端子からディジタルデータを示す信号が入力されると、第２のディジタル信号処理回路１２でディジタルデータに対して記録周波数を下げて記録波長を長くすることにより、記録再生回路１４を介して回転磁気ヘッド１６ａ，１６ｂにより磁気テープＴにディジタルデータが長波長で記録される。 - 特許庁

To accurately detect high level/low level intervals of binary input signals by eliminating noise components and to precisely demodulate modulated signals in a signal processing circuit which is used to eliminate noise in binary input signals and a demodulating circuit which is used to demodulate phase modulated signals.例文帳に追加

本発明は、２値化された入力信号のノイズを除去する信号処理回路、および、位相変調されている変調信号を復調する復調回路に関し、２値化された入力信号のハイレベル／ローレベル期間をノイズ成分を除去することにより正確に検出すること、および、変調信号を精度よく復調することを目的とする。 - 特許庁

A signal processing circuit 5 extracts an identifier of the received wavelength included in the received signal (e) on the basis of a clock signal from a clock extract circuit 4, decides whether or not the extracted identifier is coincident with an identifier having already been stored as the wavelength of the optical signal to be received by itself and outputs a decision signal (g) denoting coincidence or dissidence.例文帳に追加

信号処理回路５は受信信号ｅに含まれている受信波長の識別子をクロック抽出回路４からのクロック信号に基づいて抽出して、自己に入力すべき光信号の波長として予め記憶されている識別子と一致するか否かを判定して、一致又は不一致を示す判定信号ｇを出力する。 - 特許庁

To provide a structure of an interlayer connection hole, a method of manufacturing the interlayer connection holes and a printed wiring board which lowers the inductance of a connecting conductor composed of a leading line and a led line on a printed circuit board for processing signals at a high speed, thereby stabilizing operation of a signal processor circuit.例文帳に追加

本発明は、高速な信号処理を行なうプリント回路板の誘導ラインおよび被誘導ラインからなる接続導体の層間接続穴の構造に関わり、接続導体のインダクタンス を低下させて信号処理回路の安定した動作をはかることができる層間接続穴の構造と層間接続穴の製造方法とプリント配線板とを提供する。 - 特許庁

In the pitch sound generating part 12, a pulse signal is generated based on the detection signal detected by the pulse sensor part 11, and the pulse signal generated by a signal processing circuit 13 is converted into a pitch sound synchronized with the pulse signal by a pulse-synchronized pitch sound generating circuit 14.例文帳に追加

ピッチ音生成部１２においては、まず、信号処理回路１３により、脈拍センサ部１１により検出された検出信号から脈拍信号が生成され、次いで、脈拍同期ピッチ音生成回路１４により、信号処理回路１３により生成された脈拍信号が当該脈拍信号に同期したピッチ音に変換される。 - 特許庁

By preventing the DMA transfer continuous signal from being input from the DMA section 10 to the wait signal generating circuit section 30 after the completion of the DMA transfer, an inactive wait signal is input into the microprocessor 40 from the wait signal generating circuit section 30, and the processing is restarted by releasing the waite of the microprocessor 40.例文帳に追加

また、ＤＭＡ転送完了後にＤＭＡ部１０からｗａｉｔ信号発生回路部３０にＤＭＡ転送継続信号を入力しないようにすることで、ｗａｉｔ信号発生回路部３０からマイクロプロセッサ４０に非アクティブ状態のｗａｉｔ信号を入力し、マイクロプロセッサ４０のウェイトを解除して処理を再開させる。 - 特許庁

When a digital signal is inputted from a SEL input terminal, by shortening a recording wavelength by increasing a recording frequency of a digital signal in the first digital signal processing circuit 11, a digital signal is recorded in a magnetic tape T with a short wavelength by rotary magnetic heads 16a, 16b through a recording and reproducing circuit 14.例文帳に追加

ＳＥＬ入力端子からディジタル信号を示す信号が入力されると、第１のディジタル信号処理回路１１でディジタル信号に対して記録周波数を上げて記録波長を短くすることにより、記録再生回路１４を介して回転磁気ヘッド１６ａ，１６ｂにより磁気テープＴにディジタル信号が短波長で記録される。 - 特許庁

To protect an input MOS transistor without decreasing the operating speed in ordinary signal processing for the input of a second high level, limiting the operating condition of a circuit and decreasing the operating speed at the time of second high level input in a semiconductor integrated circuit to which the second level further higher than an ordinary high level is inputted.例文帳に追加

通常のハイレベルより更に高い第２のハイレベルが入力されることのある半導体集積回路において、第２のハイレベルの入力のために通常の信号処理の動作速度まで悪化させず、回路の動作条件に制約を加えず、第２のハイレベル入力時の動作速度を低下させずに、入力のＭＯＳトランジスタを保護する。 - 特許庁

In this transmission system, a transmitter 10 is provided with a data string order rearrangement circuit 13 for rearranging the order of data strings outputted from an error correction control processing part 12 so as to distribute the successive data of the same number as the number of hopping frequencies used in the system of the data strings to the mutually different hopping frequencies and outputting them to a data modulation circuit 14.例文帳に追加

送信機１０に誤り訂正制御処理部１２から出力されるデータ列の順序を、このデータ列の、当システムで用いられるホッピング周波数の数と同数の連続するデータが互いに異なるホッピング周波数に分配されるように組換えてデータ変調回路１４へ出力するデータ列順序組換回路１３を設ける。 - 特許庁

A signal processing part 107 sets the operation start electric field value of AGC(automatic gain control) according to the measurement result of an error rate measuring circuit 109 which measures the error rate of a receive signal and makes a gain control circuit 106 start gain control when the electric field intensity detected by an electric field intensity detector 105 reaches the operation start, electric field value.例文帳に追加

信号処理部１０７により、受信信号の誤り率を測定する誤り率測定回路１０９の測定結果に応じてＡＧＣの動作開始電界値を設定し、電界強度検出器１０５で検出された電界強度が該動作開始電界値に達したときは、利得制御回路１０６の利得制御動作を開始させる。 - 特許庁

The signal process in the optical disk drive is performed by a circuit consisting of a photodiode 1, an optical amplifier 3 which is incorporated with an amplification variable device 4a of RF signal, an amplification variable device 5a of FE signal and an amplification variable device 6a of TE signal, a signal processing circuit 7 which is incorporated with an A/D converter 8, and a CPU 12.例文帳に追加

フォトダイオード１と、ＲＦ信号増幅可変器４ａ、ＦＥ信号増幅可変器５ａ、ＴＥ信号増幅可変器６ａが内蔵されている光学アンプ３と、Ａ／Ｄコンバータ８が内蔵されている信号処理回路７と、ＣＰＵ１２と、よりなる回路により光ディスクドライブ装置における信号処理を行うこととした。 - 特許庁

The image forming device has a control section having a processor, the hard disks to read/write image data from and to, an image data processing section having a memory sending and receiving data to and from an extension circuit or a compression circuit and sending and receiving data to and from the hard disks, an image processing engine, and an input operation section.例文帳に追加

プロセッサを有した制御部と、画像データを書き込み及び／又は読み出すハードディスクと、伸長回路又は圧縮回路との間でデータ授受を行うとともにハードディスクとの間でデータ授受を行うメモリを有する画像データ処理部と、画像処理のエンジンと、入力操作部と、を備えた画像形成装置であって、エンジンで取り扱う原稿用紙の種別情報（長尺紙又は不定型紙）に基づいて、アクセスするハードディスクのプラッタ位置を設定（外周部設定）すること。 - 特許庁

The photodetector incorporated semiconductor device having a photodetector and a signal processing circuit for the insulated and separated photodetector formed on the same semiconductor is constituted by laminating a 1st semiconductor layer having a 1st photodetector; an insulating layer which varies in reflection factor with the wavelength of light, transmits light, and has a specified film thickness; a 2nd photodetector; and the signal processing circuit in order on the semiconductor substrate.例文帳に追加

受光素子と該受光素子の信号処理回路とが同一半導体基板上に絶縁分離して形成された受光素子内蔵半導体装置において、第１の受光素子を備える第１の半導体層と、光の波長により反射率が変わり、かつ光透過性を有する所定の膜厚の絶縁層と、第２の受光素子及び信号処理回路を備える第２の半導体層とが、順に半導体基板上に積層して形成されていることを特徴とする。 - 特許庁

The CPU 1020 is connected to an image processing LSI 1060 for performing image processing of the special pattern, and the image processing LSI 1060 is connected to a video RAM 1080 for storing display image data, a character ROM 1180 for storing data for making an image of the special pattern and an LCD/panel interface circuit 1100 connected to an LCD panel 1120 for displaying the image of the special pattern.例文帳に追加

ＣＰＵ１０２０には、特別図柄の画像処理を行なう画像処理用ＬＳＩ１０６０を接続し、画像処理用ＬＳＩ１０６０には、表示用の画像データを記憶するビデオＲＡＭ１０８０と、特別図柄の画像イメージを作成するためのデータが格納されているキャラクタＲＯＭ１１８０と、特別図柄の画像イメージを表示するＬＣＤパネル１１２０が接続されたＬＣＤ／パネル用インターフェース回路１１００とを接続した。 - 特許庁

The control part 110 sets a second calibration parameter CLP 2, that is updated based on the detection result of a transmission state in the first transmission processing, in a second transmission period as the calibration parameter CLP, and the transmission circuit 100 performs second transmission processing based on the second calibration parameter CLP 2 in the second transmission period.例文帳に追加

制御部１１０は、第２の送信期間では、キャリブレーションパラメーターＣＬＰとして、第１の送信処理での送信状態の検出結果に基づいて更新された第２のキャリブレーションパラメーターＣＬＰ２を設定し、送信回路１００は、第２の送信期間では、第２のキャリブレーションパラメーターＣＬＰ２に基づく第２の送信処理を行う。 - 特許庁

When a 3D flag is included in information reported from an object software SW10, a vertical correction stop flag indicating stoppage of vertical correction is set to an edge enhancement and dither circuits which perform the vertical correction processing among plural circuits provided in an image quality improving circuit 11, thereby invalidating the processing.例文帳に追加

対象ソフトＳＷ１０から通知される情報に３Ｄフラグがある場合には、高画質化回路１１に設けられた複数の回路のうち垂直方向の補正処理を行うエッジ強調処理およびディザ回路に対して、垂直方向の補正処理を停止することを示す垂直方向補正停止フラグを設定して当該処理を無効に設定する。 - 特許庁

Then an internal image signal processing circuit 10_44 segments a principal object (A) from the photographed image, segments a partial region (B) in the background in the photographed image except the principal object, magnifies the segmented region to the same area as that of a whole photographed image region and applies blur processing to the magnified region to produce a magnified blur background.例文帳に追加

そして内部の画像信号処理回路１０＿４４でその撮影画像から主要被写体（符号Ａ）を切り出し、撮影画像中の、主要被写体を除く背景のうちの一部領域（符号Ｂ）を切り出してその撮影画像全域と同一の面積に拡大するとともにぼかし処理を施すことにより拡大ぼかし背景を生成する。 - 特許庁

Then a camera section video signal processing circuit 109 receives the image pickup signal summed vertically from the odd numbered lines in the odd numbered fields and the image pickup signal vertically summed from the even numbered lines in the even numbered fields respectively, and a YC(luminance/ chrominance) signal is generated through the signal processing of the same field color difference line sequential system as that for the image pickup of a dynamic image.例文帳に追加

次に、奇数フィールドにおいては、奇数ラインの垂直加算した撮像信号を、偶数フィールドにおいては、偶数ラインの垂直加算した撮像信号を、それぞれカメラ部映像信号処理回路１０９に供給して、動画撮影の場合と同じフィールド色差線順次方式の信号処理によってＹＣ信号を生成する。 - 特許庁

When an operation section 40 is informed of a system controller 100 regarding the closing of a white balance button 7, the system controller 100 enables an image processing section 26 to generate adjustment data which are a reference of automatic white balance processing from a digital signal obtained through a CCD 14, an imaging circuit 24 and an analog/digital converter 25 and to store the generated adjustment data.例文帳に追加

システムコントローラ１００は、操作部４０からホワイトバランスボタン７のオンを通知されると、ＣＣＤ１４、撮像回路２４およびＡ／Ｄ変換器２５を介して得られるデジタル信号からオートホワイトバランス処理の基準となる調整データを画像処理部２６に生成させ、かつ、この生成した調整データを画像処理部２６に記憶させる。 - 特許庁

Then an information processing section 14 of the portable telephone set 4 interrupts supply of power from a wireless power supply processing section 20 to the transmission section 12 when the intensity of the radio signal received and detected periodically by the reception circuit 18 is a threshold value or above consecutively for a prescribed number of times so as to stop the transmission of the radio signal from the transmission section 12.例文帳に追加

そして、携帯電話機４の情報処理部１４は、受信回路１８が周期的に受信して検出した無線信号の強さが所定の回数連続して閾値以上となったとき、無線部電源処理部２０からの送信部１２に対する電源供給を遮断して、送信部１２からの無線信号の送信を停止させる。 - 特許庁

The game machine has a stopping means (reset detecting circuit 152a) for outputting stopping signals (reset signals) for stopping the operation of the processing means (CPUs) of the game control device and discharge control device to the processing means (CPUs) of the game control device and discharge control device at the same time when the power-supply voltage is lowered from a second value to a third value.例文帳に追加

電源電圧が第２の値から第３の値まで低下したときに、遊技制御装置、排出制御装置の処理手段（ＣＰＵ）に対して動作を停止させるための停止信号（リセット信号）を、遊技制御装置、排出制御装置の処理手段（各ＣＰＵ）に同時に出力する停止手段（リセット検出回路１５２ａ）を設ける。 - 特許庁

A secondary processing section 50 composed of a coordinate transformation circuit 51, look-up table 52, and adder circuits 54Y, 54U, 54V updates the content of the look-up table 52 which holds data corresponding to a color difference signal of a video signal according to the control by an image processing unit controller 31, and corrects input data based on the look-up table 52 to output.例文帳に追加

座標変換回路５１、ルックアップテーブル５２及び加算回路５４Ｙ，５４Ｕ，５４Ｖからなるセカンダリー処理部５０において、画像処理ユニットコントローラ３１による制御にしたがって、映像信号の色差信号に対応するデータを保持するルックアップテーブル５２の内容を更新し、ルックアップテーブル５２により入力データを補正して出力する。 - 特許庁

During an operation 409 starting for start 401 of reception of print data from a personal computer to reaching of a paper sheet to a standby position 403 and during an operation 411 from transfer end to paper ejection 405, the expanding processing of the compressed image data is performed, using a compressing/expanding circuit and during transfer 410 of image data, and the expanding processing of the compressed image data is inhibited.例文帳に追加

パーソナルコンピュータからの印字データの受信開始（４０１）から用紙が待機位置（４０３）に至るまでの間（４０９）と転送終了から排紙（４０５）までの間（４１１）は、圧縮／伸張回路を使用して、圧縮イメージデータの伸張処理を行い、画像データの転送中（４１０）は、圧縮イメージデータの伸張処理を禁止する。 - 特許庁

Then, the presence/absence of the detection of the unique word is judged again after executing the initial convergence processing of the equalizer, and in the case that the unique word is not detected though the initial convergence of the equalizer is performed, a frame synchronization circuit 2 is reset, the pull-in operation of frame synchronization is performed, and the initial convergence processing of the equalizer is executed after the frame synchronization is established.例文帳に追加

そして、この等化器の初期収束処理の実行後にユニークワードの検出の有無を再度判定し、上記等化器の初期収束を行ったにもかかわらずユニークワードが検出されない場合には、フレーム同期回路２をリセットしてフレーム同期の引き込み動作を行わせ、フレーム同期確立後に等化器の初期収束処理を実行する。 - 特許庁

To provide an imaging apparatus, an imaging system, an imaging method and an image processor and an image processing method for relatively reducing a circuit scale necessary for carrying out various image processing, and for reducing the information quantity of HDR image data in a state that a gradation range and a dynamic range are secured in a relatively wide range.例文帳に追加

各種画像処理を行うのに必要な回路規模を比較的小さくできると共に、階調範囲及びダイナミックレンジを比較的広範囲に確保した状態でＨＤＲ画像データの情報量を削減することが可能な撮像装置、撮像システム及び撮像方法、並びに画像処理装置及び画像処理方法を提供する。 - 特許庁

A fault detecting circuit 20 outputs a fault detection signal TXON to another central processing unit according to a serial control signal TX and WD pulses, and the other central processing unit outputs the serial control signal TX to a communication line 4 for TX transmission in response to the fault detection signal TXON.例文帳に追加

故障検出回路２０は、シリアル制御信号ＴＸ及びＷＤパルスに基づいて他方の中央処理ユニットに故障検出信号ＴＸＯＮを出力し、その故障検出信号ＴＸＯＮに基づいて他方の中央処理ユニットにおいてシリアル制御信号ＴＸがＴＸ送信用通信線４へ出力される。 - 特許庁

To provide an image processor by which the problems of the delay of dot generation at the building part of a low density area or a high density area and trailing after the low density area of the high density are ends are solved and a binarization image processing is performed at a high speed even without using a complicated processing circuit or the like without side effects to cause image quality degradation.例文帳に追加

低濃度領域または高濃度領域の立上り部でのドット生成の遅延や、低濃度領域または高濃度領域が終わった後の尾引きの問題を解決する事ができるとともに、画質劣化につながるがる副作用がなく、複雑な処理回路などを用いなくても高速に二値化画像処理できる画像処理装置を得ること。 - 特許庁

The sensor controller 1 is constituted to determine the propriety of noise generation timing in S120 and S130 in element impedance measuring processing, and to start up detection processing for a voltage variation in a sensor characteristic detecting circuit 3, in S160, in the timing determined to be not the noise generation timing (NO in determination of the S120 and S130).例文帳に追加

センサ制御装置１は、素子インピーダンス測定処理のＳ１２０およびＳ１３０においてノイズ発生時期であるか否かを判定し、ノイズ発生時期ではないと判定（Ｓ１２０およびＳ１３０で否定判定）される時期に、Ｓ１６０にて、センサ特性検出回路３での電圧変化量の検出処理を起動する、という構成を有している。 - 特許庁

Further, the semiconductor apparatus includes the programmable device (3), capable of being changed in logic function by many logic elements according to definition data that a rewritable storage circuit holds, as at least one semiconductor device, a memory device (7) as another semiconductor device, and a processing device (4), having a central processing unit, further as another semiconductor device.例文帳に追加

また、少なくとも一つの半導体デバイスとして、書き換え可能な記憶回路が保持する定義データに従って多数のロジックエレメントによる論理機能が可変とされるプログラマブルデバイス（３）を備え、その他の一つの半導体デバイスとしてメモリデバイス（７）を備え、その他の別の一つの半導体デバイスとして中央処理装置を有するプロセッシングデバイス（４）を備える。 - 特許庁

The distortion compensation circuit 20 includes: a synchronizing processing part 26 which obtains an input signal generated by a higher layer and input to an amplifier 7 and an output signal output from the amplifier 7; and a distortion compensation part 25 which uses the input and output signals obtained by the synchronizing processing part 26 to compensate distortion of the amplifier 7.例文帳に追加

本発明の歪補償回路２０は、上位レイヤにより生成されて増幅器７に入力される入力信号、及び、増幅器７が出力する出力信号を取得する同期処理部２６と、同期処理部２６によって取得された前記入出力信号を用いて増幅器７の歪補償を行う歪補償部２５とを備えている。 - 特許庁

Each of the arithmetic processing circuits 2, 3 outputs data Da, Db to the other arithmetic processing circuits 3, 2 in synchronization with the clock signal CLK0 upon input of the time-up signals TUPa, TUPb, mutually collates data DATAa, DATAb and outputs alternate signals CMPa, CMPb indicating the collated results to a collation circuit 4.例文帳に追加

演算処理回路２，３は、それぞれ、この計時完了信号の入力を契機に、クロック信号ＣＬＫ０に同期してデータＤａ，Ｄｂを他方の演算処理回路３，２に出力して、データＤＡＴＡａ，ＤＡＴＡｂを互いに照合し、その照合結果を示す交番信号ＣＭＰａ，ＣＭＰｂを照合回路４に出力する。 - 特許庁

In the automatic learning for the matching point correction, a dummy semiconductor wafer which is not an actual processing object is transported into a chamber and plasma processing is carried out under the same condition as the actual process and automatic matching is made to perform to a matching unit under a reference impedance Z_s, and the measured value of reflected wave power obtained by the reflected wave measuring circuit is fetched and stored in a memory.例文帳に追加

この整合ポイント補正のためのオートラーニングにおいては、実際の加工対象ではないダミーの半導体ウエハをチャンバ内に搬入し、実プロセスと同じ条件でプラズマプロセスを実行して、基準インピーダンスＺ_sの下で整合器にオートマッチングを行わせ、反射波測定回路で得られた反射波電力の測定値を取り込んでメモリに格納する。 - 特許庁

Then, diffused light having frequency deviation generated by movement of the measuring object 13 from the detection point 14 is received by the two light receiving parts 31, 32, and a signal processing of light receiving signals output from the light receiving parts 31, 32 is performed by a signal processing circuit 60, to thereby detect moving speeds in the two directions of the measuring object 13.例文帳に追加

その後、この検出点１４からの被測定物１３の移動により周波数偏移が生じた拡散光を、２つの受光部３１，３２にて受光し、この受光部３１，３２から出力される受光信号を、信号処理回路６０にて、信号処理して、被測定物１３の２つの方向の移動速度を検出する。 - 特許庁

To provide an optical sensor signal processor which can perform stable binarization processing that is hardly affected by fluctuations of a light source, a binarization reference voltage or the like by enabling only a large change component in the brightness and darkness by processing a sensor output signal from a two-dimensional light reception sensor with a sample hold circuit and a low band cut-off filter.例文帳に追加

２次元受光センサからのセンサ出力信号をサンプルホールド回路及び低域遮断フィルターで処理することにより明暗の大きな変化成分のみを検出することを可能にして光源や２値化基準電圧等の変動に影響され難い安定した２値化処理を行なうことができる光センサ信号処理装置を提供することである。 - 特許庁

The video signal processing circuit receives 3 systems of video signals that are spatially or temporally consecutive, reduces a noise component by using a coefficient device, a low-pass filter or a threshold processing from the respective signals, uses three comparators that compare the magnitude relations, and selects and outputs a median signal among the 3 systems of signals on the basis of the comparison result.例文帳に追加

空間的または時間的に連続する３系統の映像信号を入力し、それぞれの信号より係数器、ローパスフィルタまたは閾値化処理によりノイズ成分を低減したのち３個の比較器で大小関係を比較し、その比較結果に基づいて３系統の信号の中から中間値をとるものを選択出力する。 - 特許庁

When recording the signals, the output level of the signals is adjusted by setting the gain of a recording signal amplification part 13 including the characteristics of an analog signal processing circuit in a recording signal processing part 102 so that the output level of the signals to be output to a recording part 103 does not exceed the dynamic range of an AD conversion part 15, and they are recorded.例文帳に追加

信号の収録時は、収録部１０３に出力する信号の出力レベルがＡＤ変換部１５のダイナミックレンジを超えないように、収録信号処理部１０２におけるアナログ信号処理回路の特性を含めて収録信号増幅部１３の利得を設定し、信号の出力レベルを調整して収録する。 - 特許庁