「input test」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

In order to test the phase shift circuit 30 and the sampling circuit 40 of an input side, phases of DQ and DQS are adjusted and output in the phase shift circuit 20 of an output side, the DQS is shifted by 90 degrees by the phase shift circuit 30, and the DQ is sampled by the sampling circuit 40.例文帳に追加

入力側の位相シフト３０とサンプリング回路４０をテストするために、出力側の位相シフト回路２０においてＤＱとＤＱＳの位相をそろえて出力し、ＤＱＳは位相シフト回路３０で９０度シフトされ、サンプリング回路４０でＤＱがサンプルされる。 - 特許庁

Furthermore, the gate voltage of a PMOS transistor 11 and that of an NMOS transistor 12 in the transmission gate 8 are controlled to cause the capacity of a tester taken from an input cell 7 to be comparable with that of the PCB with the circuit device mounted thereon after the delay test.例文帳に追加

また、トランスミッションゲート８のＰＭＯＳトランジスタ１１及びＮＭＯＳトランジスタ１２のゲート電圧を制御し、入力セル７から見たテスター容量が、ＩＯ伝搬遅延試験後に本発明の第１実施形態が搭載されるＰＣＢと同程度の容量となるようにする。 - 特許庁

The semiconductor memory MEM has: plurality of address latch circuits 18A, 18B to latch the address AD; address lines RAD, CAD connected to the plurality of address latch circuits 18A, 18B respectively; and a plurality of address buffers ABUF0-2 to which a test signal AD0-2 is input.例文帳に追加

半導体メモリＭＥＭは、アドレスＡＤをラッチする複数のアドレスラッチ回路１８Ａ、１８Ｂと、複数のアドレスラッチ回路１８Ａ、１８Ｂのそれぞれに接続されるアドレス線ＲＡＤ、ＣＡＤと、試験信号ＡＤ０−２が入力される複数のアドレスバッファＡＢＵＦ０−２とを有する。 - 特許庁

An error is found in its early stage by conducting an error test by attenuating the input signal from the magnetic head 2 of the disk device (making S/N worse) suitably to each drive by using an attenuator and a fault can be predicted with a sufficient margin before the fault actually occurs.例文帳に追加

ディスク装置の磁気ヘッド２からの入力信号を、減衰器４を使用して各ドライブに最適に減衰（Ｓ／Ｎ比を劣化）させてエラーテストを行うことで、エラーを早期発見し、故障発生状態に至るまでに十分に余裕をもって故障予知を行うことを可能にする。 - 特許庁

An interface test circuit 20 is bus-connected to the CPU 13, and includes a selection circuit 22 for selecting one of the interface circuits 11a-11d and selecting whether input or output of data is performed to each of the one set of external terminals related to the selected interface circuit.例文帳に追加

インタフェーステスト回路２０は、ＣＰＵ１３にバス接続され、インタフェース回路１１ａ〜１１ｄの一つを選択し、選択されたインタフェース回路に係る１組の外部端子のそれぞれに対してデータの入力あるいは出力を行うかを選択する選択回路２２を備える。 - 特許庁

An operator views the output test pattern, and inputs and sets the level value corresponding to the patch image considered as the one having optimum image quality by himself (herself) as the transfer voltage value used when forming an image from a setting input receiving screen displayed on the control panel of the image forming apparatus.例文帳に追加

操作者は、出力されたテストパターンを目視して、自己が最適な画質と思われるパッチ画像に対応するレベル値を、画像形成時に用いられる転写電圧値として、画像形成装置の操作パネルに表示された設定入力受付画面から入力して設定することができる。 - 特許庁

To enable an operator of a medical technology apparatus to test and to input viscerally data of the treating site close to a patient by processing images in real time, and to reduce as much as possible or fully omit operational inputs using an indicating apparatus such as keyboards or a mouse.例文帳に追加

リアルタイムの画像処理により医療技術装置の操作者に検査および／または治療部位の直感的な患者近くでの入力を可能にし、キーボードまたは例えばマウスの如き指示装置による操作入力を最小限に低減しあるいは完全に省略する。 - 特許庁

This device is a 64 Mb DRAM, and constituted with four banks Bank0-Bank3 of a reduction unit, at the time of reduction test, write operation is performed by developing writing data of data input/output pads IO2, IO6, IO9, IOD to each four IO in each bank Bank0-Bank3.例文帳に追加

６４ＭｂＤＲＡＭであって、縮約単位の４つのバンクＢａｎｋ０〜Ｂａｎｋ３から構成され、ＩＯ縮約テスト時に、書き込み動作は、各バンクＢａｎｋ０〜Ｂａｎｋ３において、データ入出力パッドＩＯ２，ＩＯ６，ＩＯ９，ＩＯＤの書き込みデータを各４ＩＯに展開して書き込み動作を行う。 - 特許庁

To provide a digital control software fault simulation test device for integrating a plant simulation device and a high pressure core spray controller by providing data, and for applying software safety analysis and estimated derived association new fault mode by a hardware input/output module and a deterministic network communication interface.例文帳に追加

ハード入出力モジュールと確定性ネットワーク通信インターフェースにより、データを提供して該プラント模擬装置と該高圧炉心注水制御装置を統合し、ソフト安全解析と推定派生関連新故障モードを応用できるディジタル制御ソフト故障模擬テスト装置を提供する。 - 特許庁

This method includes a step, where an output data flow to a receiver under a test is disabled and a step, where input data to the buffering/selection system, having a tag for each receiver is generated by the number of transfer times selected in advance for each receiver in a burst mode.例文帳に追加

この方法は、テスト中の受信装置への出力データ・フローをディスエーブルすること、また次いで各受信装置向けのタグが付いたバッファリング／セレクション装置への入力データを、バースト・モードで各受信装置ごとに事前選択された転送回数で生成することを含む。 - 特許庁

The behavior of the operator under test is taken with a video, it is reproduced in a video reproducing part, and an operation time or the number of malfunctions is inputted in an input part by a manual operation or a sensor, and contents of the experiment for the evaluation of operability is analyzed in an analysis operation part.例文帳に追加

操作性評価実験において被験操作者の様子を撮影したビデオ映像を映像再生部で再生し、入力部にてボタン操作またはセンサにより操作者の操作時間や誤動作の回数などのデータを入力し、解析演算部で操作性評価実験の内容を解析する。 - 特許庁

Each of the (i-1) pieces of elements are test driven which are from the j-th row to the (j+1-1)th row of the k-th column, among the m×n pieces of the electron emission element (hereinafter called the element), during the blanking period of input video signals, and measuring the emission current Ie of these elements.例文帳に追加

入力映像信号のブランキング期間に、ｍ×ｎ個の電子放出素子（以下、素子と称する）のうち、ｋ列目のｊ行目から（ｊ＋ｉ−１）行目までの（ｉ−１）個の各素子をテスト用に駆動し、それらの素子の放出電流Ｉｅを測定する。 - 特許庁

To provide a governor testing device, by which connection of an equipment, the analysis of data and the data reduction of a test result can be conducted easily in a short time, labor and a time can be reduced while an error on the reading of a measured data can be lowered and levelling for input conversion is made unnecessary.例文帳に追加

機器の接続やデータの解析および試験結果の整理が短時間にかつ容易にでき、労力と時間を削減できると共に、測定データの読み取り誤差を低減でき、入力換算のためのレベル調整が不要な調速機試験装置を提供する。 - 特許庁

A virtual test device software management means 3 measures an I/O input/output processing time and an execution processing time of a instruction word in execution of simulation of a control program stored in a control program memory 6 by means of a simulation program stored in a simulator system memory 5.例文帳に追加

仮想試験装置用ソフトウェア管理手段３は、シミュレータシステムメモリ５に格納されたシミュレーションプログラムにより、制御プログラムメモリ６に格納された制御プログラムのシミュレーションを実行したときのＩ／Ｏの入出力処理時間や命令語の実行処理時間を計測する。 - 特許庁

A second circuit of the test circuit is provided to each of the plurality of circuit blocks, receives the clock formed by the first circuit, and forms an internal control signal for switching a selector provided to an input part of a flip-flop circuit constituting a scan chain from the scan change side to the front stage logic side.例文帳に追加

テスト回路の第２回路は、上記複数の各回路ブロックに設けられ、上記第１回路で形成されたクロックを受けて、スキャンチェーンを構成するフリップフロップ回路の入力部に設けられたセレクタをスキャンチェーン側から前段論理側に切り替える内部制御信号を形成する。 - 特許庁

The integrated circuit 1 is provided with an AGC signal input changeover switch 30 for switching between the case in which an internal signal by an automatic gain control loop outputted by the circuit unit 20 is used and the case in which the automatic gain control loop is disconnected and an AGC signal for test is is directly given, as the input of an AGC signal to the amplifier 11 and the amplifier 13 in the section 10.例文帳に追加

ＲＦ回路部１０内のＲＦ可変増幅器１１及びベースバンド可変利得増幅器１３へのＡＧＣ信号の入力として、デジタル復調回路部２０が出力する自動利得制御ループによる内部信号を用いる場合と、自動利得制御ループを切り離して、テスト用ＡＧＣ信号を直接与える場合とを切り替えるＡＧＣ信号入力切替スイッチ３０が設けられている。 - 特許庁

This circuit is provided with a normal circuit for performing a scan test, a BIST control circuit having a mode 1 in which operation is automatically stopped after writing a pattern in the memory and a mode 2 in which a value written from the memory is read and compared with the prescribed expected value, and a memory write prohibiting circuit fixing an input signal to the memory while the normal circuit is in a scan test.例文帳に追加

スキャンテスト可能な通常回路と、前記通常回路に接続されるメモリとを有する半導体回路において、前記メモリにパターンを書き込みして自動に停止するモード１と前記メモリから書き込んだ値を読み出して所定の期待値と比較するモード２とを有するＢＩＳＴ制御回路と、通常回路がスキャンテストにある間、前記メモリへの入力信号を固定するメモリ書込禁止回路と、を備える構成とした。 - 特許庁

A memory cell MC selected from among a plurality of memory cells MC according to an address signal is connected to, for example in a test mode, one of complementary input nodes of a sense amplifier SA via an n-type MOSFET 10a for controlling a read voltage whose gate terminal is applied with a voltage VCLMP.例文帳に追加

たとえば、テストモードにおいて、センスアンプＳＡの相補の入力ノードの一方には、ゲート端子に電圧ＶＣＬＭＰが印加される読み出し電圧制御用のｎ型ＭＯＳＦＥＴ１０ａを介して、アドレス信号に応じて複数のメモリセルＭＣの内から選択される１つのメモリセルＭＣが接続される。 - 特許庁

The timing when the plurality of operation clocks inside the semiconductor integrated circuit have a prescribed phase relation is detected by a phase relation detection circuit, and a trigger signal is outputted, and an input timing of a test pattern, a start timing of the verification program and a comparison timing with the expectation data are used as a relative timing based on a trigger timing.例文帳に追加

半導体集積回路内部の複数の動作クロック１、２が所定の位相関係になるタイミングを位相関係検出回路により検出し、トリガー信号を出力して、試験パターンの入力タイミング、検証プログラムの開始タイミング、期待値データとの比較タイミングを、前記トリガータイミングを基準とした相対タイミングとする。 - 特許庁

Since direct inputs to the RAM section from the outside are carried out in addition to operation from the LOGIC section of inputs to the RAM section, a test pattern is input easily from the outside, and the data write, etc., of initial data to the RAM section can also be conducted at high speed from the outside.例文帳に追加

ＲＡＭ部への入力をＬＯＧＩＣ部から行うという動作に加えて，外部から直接ＲＡＭ部への入力を行うことが可能となるため，外部からのテストパターンの入力等が容易となり，また，ＲＡＭ部への初期データのデータ書き込み等も外部から高速に行うことが可能となる。 - 特許庁

This LSI 100 loaded with a logic circuit 11 is equipped with an internal comparison circuit 12 for comparing an output signal 32 from the logic circuit 11 relative to a test input signal with an expectation of the output signal 32, and holding a value for showing disagreement between the output signal 32 and the expectation as long as a fixed time.例文帳に追加

論理回路１１を搭載したＬＳＩ１００において、テスト入力信号に対する論理回路１１の出力信号３２と、該出力信号３２の期待値とを比較し、上記出力信号３２とその期待値との不一致を示す値を一定時間保持する内部比較回路１２を備えた。 - 特許庁

A reference path 200 is provided with a second comparator 100 comparing a test signal 20 with a second threshold Vth2 to supply a second comparison signal 100A, and a second sampling device 260 receiving both a second timing signal 270 comprising a plurality of consecutive secondary timing marks and the above second comparison signal 100A as input signals.例文帳に追加

基準経路２００は、試験信号２０を第２の閾値Ｖth2と比較し、第２の比較信号１００Ａを供給する第２の比較器１００、複数の連続する第２のタイミングマークからなる第２のタイミング信号２７０とともに第２の比較信号１００Ａを入力として受信する第２のサンプリング装置２６０を備える。 - 特許庁

Substance information and a written request data sheet created on a request-source terminal 52 are e-mailed to request-source and total management department terminals 6 and 7 in sequence and approval information input parts 62 and 72 enter approval information made by approvers into the written request data sheet and send it to a test management department terminal 8.例文帳に追加

依頼元端末５２で作成した物質情報，依頼書データシートを電子メールで依頼元，全体管理部門端末６，７に順次送信し、承認情報入力部６２，７２によって依頼書データシートに承認者による承認情報を記載して、試験管理部門端末８に送信する。 - 特許庁

A pattern element showing an operation summary to be executed in a pseudo program performing multi-task communication with a test object program is disposed on a scenario chart editing screen by use of a scenario chart editing means 101, and details of an operation shown by the pattern element is input to form a scenario chart.例文帳に追加

シナリオチャート編集手段１０１を用いて、シナリオチャート編集画面上に、試験対象プログラムとマルチタスク通信を行う擬似プログラムにおいて実行されるべき動作概要を表す図形要素を配置するとともに、前記図形要素が表す動作の詳細を入力し、シナリオチャートを作成する。 - 特許庁

The arithmetic unit 16 selects the optical conditions of a focusing lens 8, variable multi-aperture 10, beam deflecting electrode 11, and objective lens 12 based on data inputted in the input unit 17, and calculates automatically processing scanning conditions of the focusing ion beam 4 on the test piece 2 corresponding to the optical conditions selected.例文帳に追加

演算装置１６は、入力装置１７に入力されたデータに基づいて、集束レンズ８、可変マルチアパーチャ１０、ビーム偏向電極１１及び対物レンズ１２の光学条件を選択し、かつ選択された光学条件に応じた集束イオンビーム４の試料２上での加工走査条件を自動的に算出する。 - 特許庁

The simulation processing part carries out simulation processing based on the test input information 150, the display driver model 10, and the display panel model 90, and simulation result data are outputted to an image data file 160, which is used for displaying an image to be displayed on the display panel on a display device, after converting a format of the simulation result data.例文帳に追加

シミュレーション処理部は、テスト入力情報１５０と表示ドライバモデル１０と表示パネルモデル９０に基づいてシミュレーション処理を行い、表示パネルに表示されるべき画像を表示装置に表示するための画像データファイル１６０に、シミュレーション結果データをフォーマット変換して出力する。 - 特許庁

In normal operation, the reference voltage Vrw is set to reference voltage Vri1 from an internal reference voltage generating circuit 206 by a data write-in current adjusting circuit 200, on the other hand, in test operation, the voltage is set to reference voltage Vre1 applied to a reference voltage external input terminal 202 from the outside.例文帳に追加

基準電圧Ｖｒｗは、データ書込電流調整回路２００によって、通常動作時には、内部基準電圧発生回路２０６からの基準電圧Ｖｒｉ１に設定される一方で、テスト動作時には、基準電圧外部入力端子２０２に外部より印加された基準電圧Ｖｒｅ１に従って設定される。 - 特許庁

The device 101 for the jitter test includes a jitter amount detecting part 13, which detects a jitter amount of an input signal S and an operation part 14 which computes the characteristic of the jitter amount J detected by the jitter amount detecting part 13, at start time that is different in a prescribed time T_S so that time domains of computation may overlap each other.例文帳に追加

本願発明のジッタ試験装置１０１は、入力信号Ｓのジッタ量を検出するジッタ量検出部１３と、ジッタ量検出部１３で検出されたジッタ量Ｊの特性を、演算する時間領域が重なるように所定時間Ｔ_Ｓずつ異なる開始時刻で演算する演算部１４と、を備える。 - 特許庁

Use of a low-speed test device having a small number of terminals is made possible, by controlling the first and second transistors according to a pattern signal generated by the pattern generating section, and by providing a self-diagnosis control circuit (115) for transmitting the pattern signal to the input circuit.例文帳に追加

上記パターン生成部で生成されたパターン信号に従って上記第１トランジスタ及び上記第２トランジスタを制御することでパターン信号を上記入力回路に伝達する自己診断制御回路（１１５）を設けることによって、端子数が少なく且つ低速な試験装置の使用を可能にする。 - 特許庁

The primary differential value of a gradation value at the corresponding position of the test pattern and a neighbor reading pixel position are calculated from reading image data (S84) and the corresponding position of the unit less than one pixel of the reading pixel pitch can be obtained by referring to a multi dimensional table by making the primary differential value as an input value (S86).例文帳に追加

また読取画像データから、テストパターンの対応位置及び隣接読取画素位置における階調値の一次微分値を算出し（Ｓ８４）、この一次微分値を入力値として多次元テーブルを参照することにより読取画素ピッチの１画素未満単位の対応位置が求められる（Ｓ８６）。 - 特許庁

The plurality of optical add signals includes a signal of a particular selectable wavelength communicated to the optical add component from the associated test equipment, and each optical output component is operable to select a signal received from any one of the optical add component and the plurality of optical input components to communicate it in the optical network.例文帳に追加

複数の光アド信号は、付随する検査機器から光アド部に通信される特定の選択可能な波長の信号を含み、各光出力部は、光ネットワーク内で通信するために光アド部及び複数の光入力部のうちの何れか１つから受信した信号を選択するよう動作する。 - 特許庁

The test device 2 for the arousal level includes: a driver information input unit 16; a face temperature measurement unit 8 for measuring the temperature of a facial skin in a contactless manner; a finger temperature measurement unit 10 for measuring the temperature of a finger skin; a pulse measurement unit 12 for measuring a pulse rate of the finger; a control unit 4; and a memory unit 6.例文帳に追加

この覚醒度検査装置２は、運転者情報入力部１６と、顔面皮膚温度を非接触で計測する顔面温度計測部８と、手指皮膚温度を計測する手指温度計測部１０と、手指から脈拍数を計測する脈拍計測部１２と、制御装置４と、記憶装置６とを備えている。 - 特許庁

To provide a transparent conductive film or transparent conductive sheet superior in durability for pen-input when used for a touch panel, particularly the transparent conductive film being nondestructive even with 100,000-time sliding test at the load of 5.0 N by using a pen (tip shape: 0.8 mmR) made of polyacetal, and a touch panel using these.例文帳に追加

タッチパネルに用いた際のペン入力耐久性に優れ、特にポリアセタール製ペン（先端形状：０．８ｍｍＲ）を使用し、５．０Ｎの荷重で１０万回の摺動試験でも透明導電性薄膜が破壊されない、透明導電性フィルムまたは透明導電性シート、及びこれらを用いたタッチパネルを提供する。 - 特許庁

To provide a system capable of easily and accurately executing keyboard input operation in an information processing apparatus using RFID (radio frequency identification) and to provide a network installation system capable of automatically selecting and installing a TMP (test program for production lines) or a shipping OS corresponding to the configuration information of the information processing apparatus based on the configuration information.例文帳に追加

ＲＦＩＤ（Radio Frequency Identification）を情報処理装置におけるキーボード入力作業を容易かつ正確に実施できるシステムの提供及び構成情報を元に情報処理装置の構成情報に対応したＴＭＰ（生産ライン用テストプログラム）や出荷用ＯＳを自動選択しインストールを行なうネットワークインストールシステムを提供する。 - 特許庁

A stage evaluating part (15) estimates the output error of the variable stage (11A), based on the difference of the digital outputs of an output correcting part (17) when the two capacities are changed-over in the variable stage (11A) in a state where a test signal is given from an input changeover part (14) to the variable stage (11A).例文帳に追加

ステージ評価部（１５）は、入力切り替え部（１４）から可変ステージ（１１Ａ）にテスト信号が与えられた状態で、その可変ステージ（１１Ａ）における二つの容量を切り替えたときの出力補正部（１７）のデジタル出力の差分に基づいてその可変ステージ（１１Ａ）の出力誤差を推定する。 - 特許庁

An address output 3, data output 4, and control output 5 from a CPU 1 and a download address 16, download data 17, and down load bus control signal 18 from a test control circuit 12 are inputted to program RAM input selectors 15a, 15b, and 15c, and the outputs are selected according to a bus selection signal 8, and inputted to the program RAM 2.例文帳に追加

ＣＰＵ１からのアドレス出力３、データ出力４、制御出力５と、テスト制御回路１２からのダウンロードアドレス１６、ダウンロードデータ１７、ダウンロードバス制御信号１８とは、プログラムＲＡＭ入力セレクタ１５ａ，１５ｂ，１５ｃに入力し、バス選択信号８によって出力を選択してプログラムＲＡＭ２に入力させる。 - 特許庁

The logic comparator where the expected values are consistent with the output data in all the output cycles of test patterns is detected further by a comparison result determination circuit, and the tested semiconductor circuit is a nondefective at the timing of the expected value input into the logic comparator, when the corresponding logic comparator exists.例文帳に追加

さらに比較結果判定回路にて試験パターンの全出力サイクルにおいて出力データと期待値が一致している論理比較器を検出し、該当する論理比較器があればその論理比較器に入力された期待値のタイミングで被試験半導体回路が良品であることを判定する。 - 特許庁

A region A corresponding to the output from the first OSD plane 23A and a region B corresponding to the output from the second OSD plane 23B are set as a region for performing a CRC arithmetic operation in an image of one frame formed by a plurality of image processing circuits according to an input test pattern.例文帳に追加

入力されるテストパターンに応じて複数の画像処理回路が形成する１フレームの画像において、第１ＯＳＤプレーン２３Ａからの出力に対応する領域Ａと、第２ＯＳＤプレーン２３Ｂからの出力に対応する領域ＢとをＣＲＣ演算する領域として設定する。 - 特許庁

A test signal generating circuit 7 is provided to an input side of a differential driver adopting a low voltage differential signal transmission system, the current detection circuit 2 is connected in series with a differential drive output terminal transmission line 3, and the transmission line 3 adopts a removable flexible printed circuit or a twisted pair cable.例文帳に追加

低電圧差動信号伝送方式の差動ドライバ１の入力側にテスト信号生成回路７を有し、差動ドライバ出力端伝送線路３には直列に電流検出回路２を有し、伝送線路３は着脱可能な可撓性プリント回路あるいはツイストペア型ケーブルの伝送線路である。 - 特許庁

In this semiconductor storage device, only the sense amplifiers SA1-SAn are activated in the process 2 for the disturbance cell without activating a column system (the switch part YSW4 and input/output control circuit IOC), so that a test time can be shortened as much as no read of the data from the disturbance cell.例文帳に追加

本発明の半導体記憶装置によれば、処理２において、ディスターブセルに対して、カラム系（スイッチ部ＹＳＷ４、入出力制御回路ＩＯＣ）を活性化させないで、センスアンプＳＡ１〜ＳＡｎのみ活性化させることにより、ディスターブセルからデータを読み出さない分だけ、テスト時間を短縮できる。 - 特許庁

A CPU 14 receives the operating mode decision signal S13 and processes an input signal S15 according to the decided mode to generate a processing signal S14 and outputs it to a data output circuit 16 and selects an output of a test output circuit 15 or an output of the data output circuit 16 depending on the mode.例文帳に追加

動作モード決定信号Ｓ１３はＣＰＵ１４に与えられ、与えられたモードによって入力信号Ｓ１５を処理して処理信号Ｓ１４を生成し、データ出力回路１６に出力し、また、モードによりテスト出力回路１５またはデータ出力回路１６の出力の一方を選択する。 - 特許庁

In the test method of the semiconductor element 5 provided with an input/output circuit, when a writing signal conflicts with a read signal, expectation values are corrected according to a level difference between the expectation values of the writing signal and the read signal, and the corrected expectation values are compared with conflicting data for determination.例文帳に追加

入出力回路を備えた半導体素子の試験において、書き込み信号と読み出し信号とが衝突したときには、書き込み信号と読み出し信号の期待値とのレベル差により期待値を補正し、補正した期待値と衝突データとを比較判定する半導体素子の試験方法、及び半導体試験装置が得られる。 - 特許庁

In this device, a sampling path 30 is provided with a first comparator 50 comparing a test signal 20 with a first threshold Vth1 to supply a first comparison signal 50A, and a first sampling device 60 receiving both a first timing signal 70 comprising a plurality of consecutive primary timing marks and the above first comparison signal 50A as input signals.例文帳に追加

サンプリング経路３０は、試験信号２０を第１の閾値Ｖth1と比較し、第１の比較信号５０Ａを供給する第１の比較器５０、複数の連続する第１のタイミングマークからなる第１のタイミング信号７０とともに第１の比較信号５０Ａを入力として受信する第１のサンプリング装置６０を備える。 - 特許庁

A parameter monitoring part 6 compares a change parameter value with a set parameter value of the input terminal of the change target and outputs a stop detection signal informing the test program control part 4 about detection of the break point when coincidence of the set parameter value set as the break point with the change parameter value is detected.例文帳に追加

パラメータ監視部6は、変更パラメータ数値と、変更対象の入力端子の設定パラメータ数値とを比較し、ブレークポイントとして設定された設定パラメータ数値が変更パラメータ数値とが一致したことを検出した場合、試験プログラム制御部4に対して、ブレークポイントの検出を通知する停止検出信号を出力する。 - 特許庁

Furthermore, with selectors 14 and 15 turned ON while selectors 16 and 17 turned OFF, the selectors being provided on a signal route, the test signal outputted from the selector 12 is inputted into a measurement circuit 18a via the selector 14, while the signal measured by the measurement circuit 18a is outputted via the selector 15 from an input/output pin 11a.例文帳に追加

また、信号経路に設けられたセレクタ１４，１５をＯＮ状態、セレクタ１６，１７をＯＦＦ状態とし、セレクタ１２から出力されたテスト信号をセレクタ１４を介して測定回路１８ａに入力し、測定回路１８ａで測定された信号をセレクタ１５を介して入出力ピン１１ａから出力する。 - 特許庁