「interconnection method」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To provide a map interconnection video monitoring method and an apparatus thereof capable of efficiently investigating a trace of a criminal for automatically extracting video data for a necessity minimum time zone and reproducing and displaying the extracted data by cooperating a place and a date and time on the occurrence of an event, position of each monitoring camera, and a video recorded time zone.例文帳に追加

事件発生の場所と日時と、各監視カメラの位置と録画されている時間帯とを連携させることにより、必要最小限の時間帯の映像データを自動的に抽出して再生表示することで効率よく犯人の足取り調査を可能とする地図連携映像監視方法及びその装置を提供。 - 特許庁

To provide a solid state imaging device with an excellent optical characteristics, together with a method for manufacturing it, wherein the characteristics of a micro lens and a color filter is not damaged even with a multilayer interconnection comprising a minuteness of element and additional function, the condensing effect with the micro lens is sufficiently exhibited while defectives such as color mixture of a color filter are settled.例文帳に追加

素子の微細化や機能付加による多層配線化によっても、マイクロレンズやカラーフィルタの特性を損なわず、マイクロレンズによる集光効果を十分発揮させると共に、カラーフィルタの混色などの不具合を解消して、優れた光学特性を備えた固体撮像装置及びその製造方法を提供する。 - 特許庁

To provide a manufacturing apparatus of a semiconductor device can improve the reliability of the semiconductor device by reducing a particle level of a zirconium boronitride film in a multilayer interconnection structure and by improving oxidation resistance and resistance selectivity in the zirconium boronitride film, and to provide a manufacturing method of the semiconductor device.例文帳に追加

多層配線構造における硼窒化ジルコニウム膜のパーティクルレベルを低減させて、また当該硼窒化ジルコニウム膜の耐酸化性や抵抗選択性を向上させることで半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a circuit board using an Si_3N_4 ceramics that has a strong adhesion to a conductive layer and an insulating layer, for which warpage, burn-out, etc. are rarely occur, and manufacturing method of the board, especially a high bonding strength circuit board, etc. having monolayer or multilayer interconnection through concurrent sintering.例文帳に追加

導体層と絶縁体層との密着性が強固で、反りや断線等の生じにくいＳｉ_３Ｎ_４セラミックスを用いた回路基板および回路基板の製造方法、特に同時焼結による一層配線や多層配線を有する高接合強度回路基板等を提供することを目的とする。 - 特許庁

A method for determining the arrangement of the power interconnection comprises a step of delimiting a semiconductor integrated circuit in grid form, calculating a numeric value as an index of the power consumption for every region of each grid form, dividing the semiconductor integrated circuit into a block region including not less than one grid region, and surrounding each block region.例文帳に追加

半導体集積回路を格子状に区切り、各格子状の領域ごとに消費電力の指標となる数値を算出し、半導体集積回路を１つ以上の上記格子領域を含むブロック領域に分割し、各ブロック領域を囲むように電源配線の配置を決定する。 - 特許庁

In one embodiment, the method includes a step of providing the mutually interconnected structure, including at least one interconnect layer having a dielectric, at least one conductor, and a first cap layer; and causing the dielectric to contract to form the gas dielectric structure, by exposing the interconnection structure to radiation.例文帳に追加

一実施形態では、本方法は、誘電体と、少なくとも１つの導体と、第１のキャップ層とを有する少なくとも１つの相互接続層を含む相互接続構造を設けること、および相互接続構造を放射にさらすことによって、誘電体を収縮させて気体誘電体構造を形成することを含む。 - 特許庁

To provide a polishing method and a polishing device capable of precisely removing a conductive film formed on a part of a wiring board other than grooves, when the conductive film is flattened by polishing to form the wiring and the like of a semiconductor device having a multilayer interconnection structure and a semiconductor manufacturing device.例文帳に追加

本発明は、多層配線構造を有する半導体装置の配線等を形成するために導電膜を研磨によって平坦化する際に、配線基板の溝部以外に形成された導電膜を精度良く除去することができる研磨方法及び研磨装置、半導体製造装置を提供することを目的とする。 - 特許庁

When a tungsten film 22, formed on an insulation film 20 and in interconnection trenches made therein, is polished by chemical-mechanical polishing method, the tungsten film and the insulation film are polished, using a polishing liquid having a low content of hydrogen peroxide water after the insulation film is exposed.例文帳に追加

絶縁膜２０中に配線溝を形成し、この絶縁膜上および配線溝内部にタングステン膜２２を形成した後、このタングステン膜を機械化学的に研磨する際、絶縁膜が露出した後は、過酸化水素水の含有量が少ない研磨液を用いてタングステン膜および絶縁膜を研磨する。 - 特許庁

To provide a network system and an inter-network connection/ authentication system that a person in charge of office work and a manager having no expert network intelligence can conduct setting/management of a broad area network and to provide an access limit method that can limit access in the case of interconnection between computer terminals belonging to the broad area network.例文帳に追加

広域ネットワークの設定／管理をネットワークの専門知識を持っていない事務担当者や管理者が行うことのできるネットワークシステム、ネットワーク間接続／認証方式及び広域ネットワークに属するコンピュータ端末相互の接続時にアクセス制限を行うことのできるアクセス制限方法の提供。 - 特許庁

In the method of manufacturing semiconductor, after forming a metal interconnection layer 100 on a substrate 10, and after flattening the surface of the layer 100, an insulative stopper film 16 superior to etching resistance is formed on the surface of the layer 100, and sequentially a new metal wiring layer 200 is formed on the film 16.例文帳に追加

基板１０上に金属配線層１００を形成した後、その金属配線層１００表面を平坦化した後、その金属配線層１００表面に耐エッチング性に優れた絶縁性のストッパー膜１６を成膜してからそのストッパー膜１６上に新たな金属配線層２００を順次形成する。 - 特許庁

The manufacturing method of multiplayer interconnection boards includes a process of heating and pressurizing a laminate for integration, while a plurality of double-sided wiring boards 10, where a wiring pattern 12 is formed on both the surface of an insulating layer 11 are being laminated via a prepreg 1 where a thermosetting resin, is immersed to a resin porous film.例文帳に追加

絶縁層１１の両面に配線パターン１２が形成された複数の両面配線基板１０を、樹脂多孔質膜に熱硬化性樹脂を含浸させたプリプレグ１を介して積層した状態で、その積層物を加熱加圧して一体化させる工程を含む多層配線基板の製造方法。 - 特許庁

In a standard cell and an automatic arrangement and wiring method using the same, the standard cell includes: a rectangular element region 11 wherein circuit elements are arranged; and additional rectangular wiring regions 12a and 12b which have the same width as two opposing sides of the element region 11 and are provided close to the two opposing sides, respectively, and wherein an upper layer interconnection is arranged.例文帳に追加

本発明のスタンダードセルおよびそれを用いた自動配置配線方法は、回路素子が配置される矩形の素子領域１１と、素子領域１１の対向する２辺と同じ幅で対向する２辺に近接して設けられ、上層配線が配置される矩形の追加配線領域１２ａ、１２ｂを有する。 - 特許庁

In the inspection method, a frequency-current value characteristic curve is determined by applying an inspection signal having a voltage value for causing a liquid in a pressure chamber 2 and an interconnection channel 4 to generate short-period vibration is applied to the piezoelectric actuator 6 of a liquid ejector 1, and the state of peak of a current value appearing in the characteristic curve is confirmed.例文帳に追加

検査方法は、液体吐出装置１の圧電アクチュエータ６に、圧力室２と連通路４内の液体に短周期振動を発生させることができる電圧値を有する検査信号を印加して、周波数−電流値特性曲線を求め、前記特性曲線中に生じる電流値のピークの状態を確認する。 - 特許庁

To provide an income sharing method or the like with which communication resources, particularly radio resources can be efficiently utilized, furthermore, an interconnection contract among a plurality of network enterprises and a flow of incomes therewith are open, and a concept of "carrying a working environment anywhere" is substantially possible in a real social environment.例文帳に追加

特に無線リソースなどの通信リソースを効率的に利用でき、しかも、複数のネットワーク事業者間の相互接続契約およびこれに伴う収入の流れがオープンであり、作業環境を「どこにでも持ち運べる」というコンセプトを、現実の社会環境で実質的に可能にする収入共有方法等を提供することを目的とする。 - 特許庁

To provide a flexible circuit board having a bending portion that can be flexibly deformed and has high connection reliability without causing the peel-off or fracturing of an interconnection layer even if deformation is repeated, even if there is the radiation of heat from electronic components, or even if fine wiring is formed, and also to provide a method of manufacturing the same.例文帳に追加

折り曲げ部が形成されているフレキシブル回路基板において、柔軟に変形可能であり、かつ変形が繰り返された場合、電子部品からの放熱がある場合、又は微細配線が形成されている場合にも、配線層の剥離、破断を生じることがない接続信頼性の高いフレキシブル回路基板及びその製造方法を提供する。 - 特許庁

To provide a thin-film forming method capable of forming a barrier metal film, which has excellent step coverage against holes or a trenches for interconnection, the holes or trenches tending toward finer geometry, while maintaining the barrier property inherently demanded to the barrier metal film, and which can forming a Cu film without generating voids on the barrier metal film surface and with high adhesion therebetween.例文帳に追加

バリアメタル膜に本来求められるバリア性を維持しつつ、微細化が進む配線用のホールやトレンチに対し優れたステップカバレッジでバリアメタル膜を形成でき、その上、バリアメタル膜表面にボイドを生じることなくＣｕ膜を形成できると共に、両者間で高い密着性が得られるようにした薄膜形成方法を提供する。 - 特許庁

The manufacturing method of the multilayer interconnection board should comprise a process for forming a light-sensitive resist film on one surface of a substrate made of a conductive material that can be etched, a process for exposing the light-sensitive resist film for development, and a process for making coarse the surface of the substrate where the light-sensitive resist film is removed by the process.例文帳に追加

エッチング可能な導電材料から成る基板の片方の面に感光性レジスト膜を形成する工程と、該感光性レジスト膜を露光して現像する工程と、前記工程で感光性レジスト膜を除去したところの基板表面を粗化する工程を含むことを特徴とする多層配線板の製造方法である。 - 特許庁

This method comprises the steps of embedding a conductive metallic material into fine recesses formed in a substrate, such as a semiconductor wafer (step 1), polishing the surface of the metallic material by a mechanical and chemical operation using a working solution (including a polishing solution, a chemical solution and a cleaning solution) from the outermost layer of the buried metal (step 2), whereby an interconnection structure is prepared.例文帳に追加

半導体ウエハ等の基材に設けた微細な凹みに導電性の金属材料を埋込み（工程１）、その後埋込み金属の最外層側から、金属材料表面を作業液（研摩液や薬液、洗浄液を含む）を用いて機械的・化学的作用によって研摩する（工程２）ことによって配線構造を製造する。 - 特許庁

To provide a computer and a system configuration method for constructing an economically efficient complex system having a simple and compact-sized system configuration without using a controller for interconnecting functional devices, and further having a detailed communication control of interconnection between the functional devices.例文帳に追加

本発明は、機能装置相互間の接続に、コントローラを介在することなく、システム構成を簡素化、小型化して、経済性に優れた複合化システムを構築することができるとともに、上記各機能装置相互の間に於いて、きめの細かい通信制御を行うことができるコンピュータ装置およびシステム構成方法を提供することを課題とする。 - 特許庁

The isolated operation detecting method of the inverter used for system interconnection of distributed power supply units includes injecting a harmonic current synchronized with an excitation current due to magnetic saturation characteristics of a pole transformer to the system side via the inverter, and then detecting the isolated operation of the inverter on the basis of a change in the system side due to the injection.例文帳に追加

分散型電源の系統連系に用いられるインバータの単独運転検出方法であって、柱上変圧器の磁気飽和特性に起因する励磁電流に同期する高調波電流を前記インバータを介して系統側へ注入し、当該注入による系統側の変化に基づいて前記インバータの単独運転を検出する。 - 特許庁

To provide a semiconductor device and a method for manufacturing it for realizing miniaturization at the time of mounting a semiconductor element (chip) on a package, for increasing the degree of freedom of wiring, for making it unnecessary to form any via hole for carrying out electric conduction with the chip, for easily realizing the three-dimensional arrangement configuration and interconnection of the chip as necessary, and for contributing to high functioning.例文帳に追加

パッケージに半導体素子（チップ）を実装するに際し小型化を図ると共に、配線の自由度を高め、チップとの電気的導通をとるためのビアホールの形成を不要とし、必要に応じてチップの３次元的な配置構成及び相互間の接続を簡便に行えるようにし、高機能化に寄与することができる「半導体装置及びその製造方法」を提供すること。 - 特許庁

In this case, this method is characterized by imaging the outermost-layer wiring pattern of the semiconductor packaging multilayer interconnection board by using the illumination 5 having a wave range below 450 nm which is a low wave range of a transmission spectral sensitivity characteristic and a reflection spectral sensitivity characteristic of an insulating base material comprising a polyimide film or a polyimide resin and an insulating layer, or by using a band-pass filter 4.例文帳に追加

ここで、ポリイミドフィルムもしくはポリイミド樹脂からなる絶縁基材及び絶縁層の透過分光感度特性及び反射分光感度特性の低波長域である４５０ｎｍ以下の波長域を有する照明５、もしくはバンドパスフィルタ４を用いて、半導体パッケージ用多層配線板の最外層の配線パターンを撮像することを特徴とする。 - 特許庁

To provide a method of manufacturing a microelectronic device which has a top surface wide enough to make excellent electric connection between a first electric element and a second electric element distributed to a first layer and a second layer stacked one over the other on a substrate, and also has an interconnection having a cross section small enough not to cause damage due to thermal expansion.例文帳に追加

基板上に上下に積層された第１の階層と第２の階層とにそれぞれ分配された第１の電気素子と第２の電気素子との間の良好な電気的接続を可能にするほどに広い上面を有し、かつ熱膨張に伴う損傷を生じないほどに小さな断面を有する相互配線を備えたマイクロ電子デバイスを製造する方法を提供する。 - 特許庁

To provide a substrate processing device and a substrate processing method which can suppress formation of a water mark in a surface of a substrate to be processed and corrosion of a copper interconnection exposed in a surface of the substrate to be processed when the substrate to be processed such as a semiconductor wafer is subjected to cleaning treatment by cleaning liquid containing hydrofluoro ether.例文帳に追加

半導体ウエハ等の被処理基板に対してハイドロフルオロエーテルを含む洗浄液により洗浄処理を行う際に、当該被処理基板の表面にウォーターマークが形成されたり、あるいは被処理基板の表面で露出している銅配線が腐蝕してしまったりすることを抑制することができる基板処理装置および基板処理方法を提供する。 - 特許庁

The method for manufacturing the multilayer interconnection circuit substrate comprises the steps of laminating the thermosetting adhesive layer 15 on a first conductor layer 12, then forming an opening 14 in the layer 15, filling the opening 14 with solder powder 17 at an ambient temperature, and then laminating a second conductor layer 23 on the layer 15 including the opening 14 filled with the powder 17.例文帳に追加

第１の導体層１２の上に、熱硬化性接着剤層１５を積層した後、その熱硬化性接着剤層１５に開口部１４を形成し、その開口部１４に、はんだ粉末１７を常温で充填し、次いで、はんだ粉末１７が充填された開口部１４を含む熱硬化性接着剤層１５の上に、第２の導体層２３を積層する。 - 特許庁

In this method which electrically interconnects microstrip lines 9a and 9b by overlapping a minute electrode on the conductors of the microstrip lines 9a and 9b and pressing the minute electrode with an electrode support 6 made from dielectric, the effect of positional deviation of the minute electrode is reduced by using a rhombic minute electrode 8 instead of a rectangular minute electrode 7 as a minute electrode used for interconnection.例文帳に追加

マイクロストリップ線路９ａ、９ｂの導体上に微小電極を重ねて、該微小電極を誘電体からなる電極支え６により押し付けることで、マイクロストリップ線路９ａ、９ｂを電気的に相互接続する方法において、相互接続に用いる微小電極として、長方形の微小電極７ではなく、菱形の微小電極８を用いることにより、微小電極の位置ずれの影響を小さくする。 - 特許庁

The method for fabricating a semiconductor device comprises steps for forming an N type semiconductor region 102, a field oxide film 103 and a gate oxide film 104, implanting high energy ions and low energy ions, forming a gate electrode, forming source and drain by implanting ions using the gate electrode as a mask, making a contact hole, forming an interconnection and then forming a final protective film through final heat treatment.例文帳に追加

Ｎ型半導体領域を形成し、フィールド酸化膜を形成し、ゲート酸化膜を形成し、高エネルギ−のイオン注入と低エネルギーのイオン注入し、ゲート電極を形成し、前記ゲート電極をマスクにイオン注入にてソース、ドレインを形成し、コンタクトホールを形成し、配線を形成し、最終熱処理し、最終保護膜形成する工程とからなる半導体装置およびその製造方法。 - 特許庁