「interconnection method」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide an image sensor capable of obtaining the ohmic contact of the interconnection of a readout circuit and an image sensing part without the need of wafer alignment for the connection of the image sensing part at the upper part and the readout circuit, and to provide a method of manufacturing the same.例文帳に追加

本発明は、上部のイメージ感知部とリードアウト回路の接続のためにウェハアラインメントを必要とせず、リードアウト回路の配線とイメージ感知部のオーミックコンタクトを得ることができるイメージセンサ及びその製造方法を提供する。 - 特許庁

To provide a manufacturing method of a resistance element for preventing the resistance element whose resistance value has been adjusted by trimming incorporated in a substrate from varying by heating due to reflow caused by the lamination process of a multilayer interconnection board and the packaging of packaging components in a later process.例文帳に追加

基板内に内蔵した抵抗素子は、トリミングによって抵抗値を調整したにも係わらず、多層配線基板の積層工程や実装部品の実装時にかかるリフローによる加熱によって変動してしまう。 - 特許庁

To provide a substrate for multilayer wiring board which is suitable for unifying the heights of a plurality of interconnection layers formed on the surface of the multilayer wiring board having a multilayer structure, and also to provide the multilayer wiring board and a method of manufacturing the same.例文帳に追加

積層構造の多層配線基板の表面に配置された複数の配線層の高さを揃えるのに好適な多層配線基板用基材、多層配線基板及びその製造方法を提供することを目的とする。 - 特許庁

To provide a structure and method that forms mechanically and electrically firm interconnection between the copper wiring of an integrated circuit and a solder ball without diffusing tin or lead from the solder ball to final copper wiring.例文帳に追加

ソルダ・ボールからスズまたは鉛が最終の銅配線に拡散することなく、集積回路の銅配線とソルダ・ボールとの間に機械的および電気的に強固な相互接続を形成する構造および方法を提供すること。 - 特許庁

Image information is displayed by line sequential driving method using a lower electrode as a signal line and the upper bus electrode as a scanning line with the upper bus electrode constituted with multilayer interconnection connected through through holes in an interlayer insulation layer.例文帳に追加

層間絶縁層のスルーホールを介して接続された多層配線により構成された上部バス電極を用い下部電極を信号線、上部バス電極を走査線として、線順次駆動方式により画像情報を表示する。 - 特許庁

To provide a circuit arrangement and method using a universal, standardized interlayer interconnect in a multilayer semiconductor stack to facilitate interconnection and communication between functional units disposed on a stack of semiconductor dies.例文帳に追加

半導体ダイのスタックに配置された機能ユニット相互間の相互接続及び通信を容易にするために多層半導体スタック内のユニバーサルで且つ標準化された層間相互接続体を利用する回路配列及び方法を提供する。 - 特許庁

The method comprises the steps of directly arranging an antireflection layer on an interconnection conductor without an intervention layer, arranging an insulator layer on the antireflection layer, and opening a contact window ranging at least up to the antireflection layer.例文帳に追加

この方法は、相互接続導体の上に介在層なしに反射防止層を直接配置するステップと、反射防止層の上に絶縁体層を配置するステップと、少なくとも反射防止層まで及ぶ接点窓を開けるステップと、を含む。 - 特許庁

To provide a manufacturing apparatus and a manufacturing method of a semiconductor device having improved reliability in the semiconductor device by improving adhesion between a zirconium boronitride film and an underlayer film in a multilayer interconnection structure.例文帳に追加

多層配線構造における硼窒化ジルコニウム膜と下地膜との間の密着性を向上させることにより半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供する。 - 特許庁

After the step (b), the method includes: a step (c) which removes only the barrier metal film on the insulating film except the wiring groove; and a step (d) which forms cooper in a groove for interconnection after the step (c).例文帳に追加

また、この工程（ｂ）の後に、前記配線溝を除く絶縁膜上のバリアメタル膜のみを除去する工程（ｃ）と、この工程（ｃ）の後に、前記配線用溝内に銅を形成する工程（ｄ）とを有することを特徴とする。 - 特許庁

To provide a contract processing method and contract processing apparatus for an electric power trading system that match trading orders so as to maximize a contract volume and keep an interconnection line space volume while maximizing social profit.例文帳に追加

社会利益を最大化するなかで約定量を最大化し、連系線空き容量以内となるように売買注文を約定させる電力取引システムの約定処理方法および約定処理装置を提供すること。 - 特許庁

Article 16 (1) Nippon Telegraph and Telephone East Corporation (hereinafter in this article referred to as "NTT East") shall, in order to ensure that the level of the specified interconnection charges (referring to those pertaining to telephone services among interconnection charges as stipulated in Article 33 paragraph (2) of the Telecommunications Business Act and which are specified in the applicable Ordinance of MIC. The same shall apply in this article.) of NTT East be on the same level of the specified interconnection charges of Nippon Telegraph and Telephone West Corporation (hereinafter in this article referred to as "NTT West") during the period specified in the applicable Ordinance of MIC, deliver the specified amount of money calculated by the method specified in the applicable Ordinance of MIC as money to cover part of costs necessary for interconnection services of NTT West. 例文帳に追加

第十六条　東日本電信電話株式会社（以下この条において「東会社」という。）は、総務省令で定める期間における東会社の特定接続料（電気通信事業法第三十三条第二項に規定する接続料のうち電話の役務に係るものであつて総務省令で定めるものをいう。以下この条において同じ。）と西日本電信電話株式会社（以下この条において「西会社」という。）の特定接続料が同等の水準となることを確保するため、西会社に対し、西会社の接続の業務に要する費用の一部に充てるものとして総務省令で定める方法により算定した額の金銭を交付するものとする。 - 日本法令外国語訳データベースシステム

To provide a parameter estimation method for a power system abridged model, the method capable of updating parameters of an external system abridged model, when on-line data of the external system is limited, or even when an internal system and an external system which is the object of system abridgment are connected by a plurality of different interconnection point nodes; and to provide an apparatus using the method.例文帳に追加

外部系統のオンラインデータが限定される場合、あるいは内部系統と系統縮約対象である外部系統が複数の異なった連系点ノードで接続される場合であっても、外部系統縮約モデルのパラメータ更新を可能な電力系統の縮約モデルのパラメータ推定方法及びその装置を提供する。 - 特許庁

Further, a method of manufacturing a BEOL interconnection structure includes (i) a method of forming a high-density TDL in an opening of the ULK dielectric bored by etching, and (ii) a method of arranging the ULK dielectric in a process chamber on a cold chuck, putting a seal agent into the process chamber and further performing an activating step.例文帳に追加

また、後工程相互接続構造の作製方法が開示され、この方法は、（ｉ）超低Ｋ誘電体のエッチングされた開口に高密度薄膜誘電体層を生成する方法、および（ｉｉ）超低Ｋ誘電体を低温チャック上でプロセス・チャンバ中に配置し、封止剤をプロセス・チャンバに加え、さらに活性化ステップを行なう方法を含む。 - 特許庁

To provide a printed interconnection board with low thermal expansion and high thermal conductivity, which can prevent exfoliation of a CFRP layer on the side face of a substrate using CFRP as a core and falling-off of carbon power from the CFRP layer; and to provide a method for manufacturing the same.例文帳に追加

ＣＦＲＰをコアに用いた基板において基板側面におけるＣＦＲＰ層の剥離やＣＦＲＰ層からのカーボン粉の脱落を防止できる低熱膨張で、かつ高熱伝導のプリント配線板およびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of forming a high accuracy via plug by applying a dual damascene process even in a structure having a via diameter smaller than a width of an interconnection groove in size and a better margin against an alignment displacement during an exposure.例文帳に追加

配線溝の幅よりビアの径が小さく、露光時の位置あわせのずれに対してマージンがある構造においても、デュアルダマシンプロセスを適用して高精度のビアプラグを形成することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a method for forming a filled via on a flexible multilayer interconnection substrate without taking much time for via filling, by a reel-to-reel continuous treatment with the use of a continuous electrolytic plating apparatus having a feeding part between electrolytic plating tanks.例文帳に追加

電解めっき槽間に給電部を有する連続電解めっき装置を用い、リールトゥリールの連続処理でフレキシブル多層配線基板にフィルドビアを形成する場合に、ビアフィリングに時間がかからない電解めっき方法を提供すること。 - 特許庁

To provide an image sensor and a manufacturing method thereof such that the sensitivity of the image sensor can be improved by joining a crystalline substrate where a photodiode is formed to a substrate where a circuit including lower interconnection is formed and improving dark characteristics.例文帳に追加

下部配線を含む回路が形成された基板に、フォトダイオードが形成された結晶質基板を接合して、ダークの特性を改善して、イメージセンサーの感度を向上させることができるイメージセンサー及びその製造方法を提供する。 - 特許庁

To provide a method for quickly forming interconnection between a conductive path, a pad, and a micro via on the surface of an insulating body for manufacturing an integrated circuit, a printed circuit, and a highly integrated multilayer module.例文帳に追加

集積回路、プリント回路および高集積密度を有する多層モジュールを製造する目的のため、絶縁体の表面上に導電路、パッドおよびマイクロビア当の相互接続を迅速に形成することを可能にする方法を提供する。 - 特許庁

The method for enabling the wireless terminal to communicate the dual-mode capabilities and reporting the interworking (interconnection) capabilities of two networks with which the wireless terminal has expanded capability of obtaining services from either one of the interworking networks.例文帳に追加

ワイヤレス端末がデュアルモード機能で通信できるようにし、ワイヤレス端末が、インターワーキング（相互接続）するネットワークのうちのいずれか一方からサービスを取得する拡張機能を有する、２つのネットワークのインターワーキング機能を報告するための方法である。 - 特許庁

To provide an imaging method of a wiring pattern capable of acquiring a clear image by removing influence of a bedding internal layer wiring pattern when imaging the outermost-layer wiring pattern of a high-density semiconductor packaging multilayer interconnection board.例文帳に追加

高密度半導体パッケージ用多層配線板の最外層の配線線パターンを撮像する際下地内層配線パターンの影響を除去して鮮明な画像を得ることができる配線パターンの撮像方法を提供することを目的とする。 - 特許庁

A manufacturing method includes a heat press process in which metal foils 4 and 5 are overlaid on the surface and rear 1A and 1B of a copper plate 1 or a layered printed interconnection board with prepregs 2 and 3 therebetween respectively and the layered body is held between a pair of interposed bodies KT1 and KT2 to be heated and compressed.例文帳に追加

銅板１または被積層プリント配線板１０，２０の表裏面１Ａ，１Ｂに、それぞれプリプレグ２，３を介して金属箔４，５を重ね、２つの介挿体ＫＴ１，ＫＴ２の間に挟んで加熱プレスする加熱プレス工程を備える。 - 特許庁

To provide a reliable semiconductor device that is fine multilayer interconnection for composing an integrated circuit, suppresses an increase in wiring capacity, and has an interlayer insulating film, where hygroscopicity is low and strength is high, and to provide a method for manufacturing the semiconductor device.例文帳に追加

集積回路を構成する微細な多層配線で、配線容量の増大を抑えると共に、より低吸湿で高い強度が得られる層間絶縁膜を有する高信頼性の半導体装置及びその製造方法を提供する。 - 特許庁

To obtain a wafer in which fluctuations in transistor characteristics are reduced by preventing the diffusion into silicon of Cu produced by a heat treatment such as a Cu interconnection forming process and a manufacturing method therefor, as well as to obtain a semiconductor device formed of the same wafer.例文帳に追加

Ｃｕ配線形成工程などの熱処理により発生するＣｕのシリコン中への拡散を防止してトランジスタ特性の変動を少なくさせたウェーハ及びその製造方法、このウェーハから形成された半導体装置を提供する。 - 特許庁

To provide a manufacturing method of an electronic component device, and its electronic component device using an epoxy resin composition reduced in failure in electrical properties such as deformation in gold streak, disconnection, and a leakage failure, when a fine pitch interconnection semiconductor element is sealing-molded.例文帳に追加

ファインピッチ配線半導体素子を封止成形する際に、金線変形や断線、リーク不良といった、電気特性不良の少ないエポキシ樹脂組成物を用いた電子部品装置の製造方法及びその電子部品装置を提供する。 - 特許庁

To provide a method of planarizing insulation film, where the insulation film formed on a substrate having a step is planarized, without generating a hollow on its surface, a metal short circuit or the like is not induced and a metal interconnection can be formed at a high yield.例文帳に追加

段差を有する基板上に成膜された絶縁膜をその表面に窪みを生じることなく平坦化させ、メタルショート等を誘発させず、高い歩留まりでメタル配線を形成することができる絶縁膜の平坦化方法を提供する。 - 特許庁

To provide a method of forming a buried interconnection which has a high reliability and causes no damage or disconnections in interconnections and also causes no damage in an insulation film for filling a space between the interconnections and can have the space between the interconnections surely filled by an insulation material.例文帳に追加

高い信頼性を有し、配線に損傷や断線が発生することがなく、また、配線間を埋め込む絶縁膜にも損傷が発生することがなく、配線間を絶縁材料で確実に埋め込むことができる埋め込み配線の形成方法を提供する。 - 特許庁

The present invention relates to an interconnection system, apparatus and method for arranging elements in a network, which may be a data memory system, a computer system or a communication system where the data paths are arranged and operated so as to control the power consumption and data skew properties of the system.例文帳に追加

データメモリシステム、コンピュータシステム、又はデータ経路がシステムの電力消費及びデータスキュー特性を制御するように配置されて作動される通信システムとすることができる、ネットワークにおいて要素を配置するための相互接続システム、装置、及び方法。 - 特許庁

To provide an interconnection structure and its manufacturing method capable of solving the problem of a signal delay, preventing a scratch or an exfoliation of a film of a first insulating film at the time of manufacturing, and manufacturing at low cost without increasing a manufacturing steps.例文帳に追加

信号遅延の問題を解決しながら、強度的に優れ、製造時の第１絶縁膜へのスクラッチや膜はがれを防止し、かつ、製造工程を増加することなく低コストにて製造することができる配線構造およびその製造方法を提供すること。 - 特許庁

As an example of application, the method is used in microelectronics, micro technology, or the like, in all the manufacturing methods, including formation of an air gap, particularly decomposition of a sacrificial material by the diffusion of the chemical substance, through a film which permeates the chemical substance for manufacturing air gap interconnection of an integrated circuit.例文帳に追加

応用例：エアギャップの形成、特に集積回路のエアギャップ相互接続の製造のための化学物質を透過する膜を通じた化学物質の拡散による犠牲材料の分解を含む全ての製造方法におけるマイクロエレクトロニクス及びマイクロテクノロジー。 - 特許庁

In this manufacturing method, a primary acceptance determining section determines whether or not the hole diameter D of a contact hole opening 42 and the alignment offset value A of a lower interconnection line 10 configured as a target pattern are within a predetermined standard range in a primary acceptance determination step (Step S4).例文帳に追加

第１合否判定部１８において、コンタクトホール開口部４２のホール径Ｄ及びターゲットパターンとしての下層配線ライン３０とのアライメント・オフセット値Ａがそれぞれ所定の規格範囲内に入っているか否かの１次合否判定を行う（ステップＳ４）。 - 特許庁

To cap a layer on a surface of a copper interconnect wiring layer for use in interconnect structures for integrated circuits and to provide a method and apparatus for forming improved integration interconnection structures for integrated circuits by the application of gas-cluster ion-beam processing.例文帳に追加

ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。 - 特許庁

To provide an exchange system suitably interconnecting a plurality of kinds of existing communication networks, a multi-processor system of a configuration executing interconnection control and exchange control for the communication networks at a high speed, and a control method of the exchange system by means of a simple configuration and a simple procedure.例文帳に追加

複数種の既存通信網を相互接続するに好適な交換システム、高速に通信網の相互接続制御や交換制御が実行できる構成のマルチプロセッサシステム、交換システムの制御方法を簡単な構成や手順で提供する。 - 特許庁

The method of forming the conductor film pattern comprises a process of forming a first interconnection layer 20 on top of a substrate 10 for separation which is formed with a porous receptive layer 12, and a process of separating the first wiring layer 20 from the substrate 10 for separation by adhering the first wiring layer 20 to a substrate 100.例文帳に追加

多孔性の受容層１２が設けられた分離用基体１０の上に、第１配線層２０を形成する工程と、前記第１配線層２０を基体１００に接着させることにより分離用基体１０から分離する工程と、を含む、導電膜パターンの形成方法。 - 特許庁

To provide a semiconductor device, and a method of fabrication, in which the contact resistance of an Al alloy interconnection can be prevented from increasing in a contact hole by preventing formation of reaction products with Al when a contact hole is made in an interlayer insulation film by etching.例文帳に追加

層間絶縁膜に接続孔を形成するためのエッチングを施す際にＡｌとの反応生成物の形成を防止することにより、接続孔内におけるＡｌ合金配線のコンタクト抵抗の増加を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method and a device for diagnosing a failure which enable specification of a failure part not affected by shortening of a wiring length accompanying that a semiconductor integrated circuit is made minute and made to have a multilayer interconnection structure, and by a diverse logical states or the like of a peripheral circuit, and enable particularly specification of an open failure part.例文帳に追加

微細化、多層配線構造化に伴う配線長の短縮化、周辺回路の多様な論理状態等に影響されない故障箇所の特定、特にオープン故障箇所を特定することが可能な故障診断方法及び故障診断装置を提供すること。 - 特許庁

To provide a semiconductor element of dual-damascene interconnection structure, and manufacturing method of the element, in which there is solved the problem that a contact hole is not opened, and there is suppressed the problem that the permittivity of an interlayer insulation film is increased through use of an etching block layer so that the parasitic capacitance is in creased.例文帳に追加

コンタクトホールが開口されないという問題が解決でき、しかもエッチング阻止層を用いることにより、層間絶縁膜で誘電率が高くなって寄生キャパシタンスが増加するという問題が抑えられるデュアルダマシン配線構造の半導体素子及びその製造方法を提供する。 - 特許庁

To make a wafer 21 leave an electrostatic stage 1 in an electrostatic chuck for holding the wafer and in a wafer separating method regardless of the thickness of an oxide film on the back side of the wafer 21, that of a metal interconnection layer on the front side thereof and output, pressure of process condition and further, an individual difference of electrodes.例文帳に追加

ウェハ保持用静電チャックおよびウェハの剥離方法において、ウェハ２１の裏面の酸化膜の厚さや表面の金属配線層の厚さ、処理条件の出力および圧力と電極の個体差にかかわらずウェハ２１を静電ステ−ジ１から離脱させる。 - 特許庁

The method of manufacturing the semiconductor device is provided with a cleaning process, in which the surface oxide film 6 formed on the copper interconnection 3, is cleaned and a first process, in which the film 6 is substituted into carboxylate and a second process, in which the generated carboxylate is reduced and removed.例文帳に追加

銅配線３に形成された表面酸化膜６を清浄する清浄工程を有する半導体装置の製造方法であって、清浄工程は、表面酸化膜６をカルボン酸塩に置換する第１の工程と、生成されたカルボン酸塩を還元除去する第２の工程とを有する。 - 特許庁

To provide a method of forming conductive pattern in which a high-resolution conductive pattern having a conductivity and durability can be obtained without requiring complicated process and an expensive apparatus, even when it is applied to the formation of an interconnection, etc. which is used for a plurality of different materials.例文帳に追加

複雑な工程や高価な装置を必要とせず、複数の異なる材料を用いた配線などの形成に適用した場合にも、導電性及び耐久性を有する高解像度な導電性パターンが得られる導電性パターン形成方法を提供すること。 - 特許庁

In the interconnection forming method for forming buried interconnects 7 by chemical mechanical polishing, a substance 4 that brings an effect of increasing the polishing rate is added at least to a Cu-based conductive material 3 to be polished and composed of Cu or a Cu alloy mainly composed of Cu, or to an abrasive 6.例文帳に追加

化学的機械的に研磨して埋込配線７を形成する際に、研磨されるＣｕまたはＣｕを主成分とするＣｕ合金からなるＣｕ系導電材料３或いは研磨剤６の少なくとも一方に研磨速度を向上させる効果をもたらす物質４を含有させる。 - 特許庁

To provide a liquid crystal device capable of reducing light leakage generated by reflecting a light emitted from a lighting system and reflected in an outer face of a reflecting layer, on a face in a liquid crystal layer side of an interconnection layer, and capable of enhancing a contrast, a manufacturing method therefor, and electronic equipment.例文帳に追加

照明装置から射出され、反射層の外面側で反射された光が、配線層の液晶層側の面に反射されて発生する光漏れを低減し、コントラストを向上することができる液晶装置とその製造方法及び電子機器を提供する。 - 特許庁

When a metal interconnection is formed by using a damascine method in a layer insulating film comprising a low dielectric film, determination of a semiconductor substrate is carried out based on waiting time among processes and humidity of storage environment, and fraction defective is managed by promoting only a semiconductor substrate determined as non-defective to a next process.例文帳に追加

低誘電率膜を含む層間絶縁膜にダマシン法を用いてメタル配線を形成する際、工程間の待ち時間および保管環境の湿度に基づいて半導体基板の判定を行い、良と判定された半導体基板のみを次工程に進めることで不良率を管理する。 - 特許庁

In the chemical mechanical polishing method in a manufacturing process of a semiconductor device, the object to be polished with an embedded interconnection formed in the low relative permittivity insulation film via the barrier metal is polished, by using a polishing solution containing colloidal silica, with a part of the surface covered with aluminum atoms.例文帳に追加

半導体デバイスの製造工程における化学的機械的研磨方法であって、低比誘電率の絶縁膜にバリアメタル層を介して埋め込み配線を形成してなる被研磨体を、表面の一部がアルミニウム原子で覆われたコロイダルシリカを含有する研磨液を用いて研磨する。 - 特許庁

To provide an image data check system, an image data check method and an image data check program, which can confirm contents of image data (DICOM (Digital Imaging Communication in Medicine)) data on a Web and correcting data contents so as to realize information transmission with high reliability and quick interconnection.例文帳に追加

Ｗｅｂ上で、画像データ（ＤＩＣＯＭデータ）の内容確認を行うと同時に、そのデータ内容の修正を行うことも可能とすることで、信頼性の高い情報伝達と迅速な相互接続を実現する画像データチェックシステム、画像データチェック方法及び画像データチェックプログラムを提供する。 - 特許庁

To provide a printed circuit board which can easily prevent a resin from staying in a via hole without conducting a permanganate treatment, when forming the via hole for electrically connecting interconnection metal layers arranged with an insulation layer between by laser processing, and to provide its manufacturing method.例文帳に追加

絶縁層を挟んで配置される配線金属層間を電気的に接続するためのビアホールをレーザ加工で形成する場合、過マンガン酸処理を行わずにビアホールに樹脂が残るのを防止することが容易にできるプリント配線板及びその製造方法を提供する。 - 特許庁