「silicon substrate」に関連した英語例文の一覧と使い方(197ページ目) - Weblio英語例文検索

In a MOSFET provided in an element region being divided by a trench element separation region 2 formed on a P-type silicon substrate 1, the center part of a channel region 10 is set to a P--channel region 11 of low Vt, and each of both end parts near the boundary to the trench element separation region 2 is set to a P+-channel region 12 of high Vt.例文帳に追加

Ｐ型シリコン基板１に形成されたトレンチ素子分離領域２により区画された素子領域に設けられたＭＯＳＦＥＴにおいて、チャンネル領域１０の中央部をＶｔが低いＰ^- チャンネル領域１１にし、トレンチ素子分離領域２との境界近傍の両端部分をそれぞれＶｔが高いＰ^+ チャンネル領域１２にする。 - 特許庁

The continuous spiral high-frequency coil is manufactured by connecting a silicon substrate 100 with a recessed section 101, a plurality of first gold wires 201 to 205 mounted in approximately parallel on the surface of the recessed section 101 respectively, a plurality of second gold wires 301 to 304 built in approximately parallel on an opening surface respectively, and the tips of the first and second gold wires.例文帳に追加

凹部１０１を持つシリコン基板１００と、凹部１０１の表面にそれぞれ略並行に設けられた複数の第１の金の線２０１〜２０５と、開口面にそれぞれ略並行に架設された複数の第２の金の線３０１〜３０４と、第１及び第２の金の線の端部を接続することにより連続したらせん状の高周波コイルとする。 - 特許庁

To provide a reliable organic EL element by entirely transferring a patterned ink present on an blanket onto a printed board when forming a pattern of an organic light emitting layer by printing an organic light emitting ink in which an organic light emitting material is dissolved or stably dispersed in a solvent onto the substrate by offset printing, using the blanket for offset printing of which a print surface is a silicon rubber layer.例文帳に追加

印刷面がシリコーンゴム層であるオフセット印刷用ブランケットを用いて、有機発光材料を溶剤中に溶解又は安定して分散させてなる有機発光インキをオフセット印刷法にて基板上に印刷し有機発光層をパターン形成する際に、ブランケット上にあるパターン化されたインキを被印刷基板に対して全て転写させ、信頼性の高い有機ＥＬ素子を得ることを目的とする。 - 特許庁

To provide an abrasive and a method of polishing a substrate, which can efficiently perform removal of an excessively formed film layer and planarization of a silicon oxide film and an embedded film of a metal or the like with high-level quality and with easy process control in a recess CMP technology such as for shallow trench isolation formation and for embedded metal wiring formation and in a planarization CMP technology for an interlayer insulation layer.例文帳に追加

シャロー・トレンチ分離形成、金属埋め込み配線形成等のリセスＣＭＰ技術及び層間絶縁膜の平坦化ＣＭＰ技術において、酸化珪素膜、金属等の埋め込み膜の余分な成膜層の除去及び平坦化を効率的、高レベルに、かつプロセス管理も容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁

After a poly-Si layer 4 is located on a silicon substrate 1 including an upper surface of a field-oxide film 3, the poly-Si layer 4 is patterned, thereby, the poly-Si layer 4a remains in a region constituting a gate electrode in a MOSFET-formed region and a poly-Si layer 4b also remains in a poly-Si resistive-element-formed region.例文帳に追加

フィールド酸化膜３の上を含むシリコン基板１の上にＰｏｌｙ−Ｓｉ層４を配置したのち、Ｐｏｌｙ−Ｓｉ層４をパターニングすることで、ＭＯＳＦＥＴ形成領域のうちゲート電極を構成する領域においてＰｏｌｙ−Ｓｉ層４ａを残すと共に、Ｐｏｌｙ−Ｓｉ抵抗体形成領域においてＰｏｌｙ−Ｓｉ層４ｂを残す。 - 特許庁

To provide a method for forming a semiconductor device having a fin structure which comprises a step of etching a silicon substrate with a recess gate mask, and performing a selective etching process on a device isolation film having a double oxide film structure with a rapid oxide film etching speed and a slow oxide film etching speed to form the fin structure, thereby simplifying the process and maximizing a current driving operation.例文帳に追加

リセスゲートマスクを利用してシリコン基板を食刻し食刻速度の速い酸化膜と、食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行いフィン構造を形成することにより、工程を単純化し電流駆動能力を最大化する。 - 特許庁

A plurality of magnetic resistance element bridges constituted of magnetic thin films on the same layer are installed in parallel on a substrate 30, and three or more layers of the magnetic resistance element bridges are laminated so that each part of the magnetic resistance element bridges is overlapped together in the state where silicon oxide films 33, 35, 37, 39 are interposed in the longitudinal direction.例文帳に追加

基板３０上に、同一の層において磁性薄膜にて構成される磁気抵抗素子ブリッジが複数並設され、かつ、縦方向にシリコン酸化膜３３，３５，３７，３９を介在させた状態で磁気抵抗素子ブリッジの一部が重なるようにして３層以上に磁気抵抗素子ブリッジが積層されている。 - 特許庁

In a plane which intersects with a silicon substrate 1, the widths of a second electrode section (tungsten nitride) 4 and a third electrode section (tungsten) 5 that are closer to gate masks 6, 7 out of gate electrodes 3, 4, 5 are designed to be smaller than those of the gate masks 6, 7 to increase short margins between the gate electrodes 3, 4, 5 and a cell contact plug 15.例文帳に追加

シリコン基板１に直交する面内において、ゲート電極３，４，５のうちゲートマスク６，７に近い第２電極部（窒化タングステン）４及び第３電極部（タングステン）５をゲートマスク６，７よりも幅小となるようにし、ゲート電極３，４，５とセルコンタクトプラグ１５との間のショートマージンを増加させた。 - 特許庁

The imaging apparatus (CMOS image sensor) comprises: a p-type silicon substrate 10; a gate insulating film 11; three gate electrodes, that is, a transfer gate electrode 12, a multiplication gate electrode 13 and a read-out gate electrode 14; a photodiode portion (PD) 15; a floating diffusion region 16 made of an n-type impurity region; and an element isolation region 17.例文帳に追加

この撮像装置（ＣＭＯＳイメージセンサ）は、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。 - 特許庁

The mask M for depositing a thin film having a predetermined pattern with respect to a substrate for film deposition comprises a mask base material S consisting of silicon, a reinforcing base material H adhered to one main surface MB of the mask base material S to reinforce the mask base material S, and an opening part 24 formed through the mask base material S and the reinforcing base material H corresponding to the predetermined pattern.例文帳に追加

被成膜基板に対して所定パターンを有する薄膜を形成するためのマスクＭにおいて、シリコンからなるマスク基材Ｓと、マスク基材Ｓの一方の主面ＭＢに密着配置されてマスク基板Ｓを補強する補強基材Ｈと、所定パターンに対応してマスク基材Ｓ及び補強基材Ｈを貫通して形成された開口部２４と、を備える。 - 特許庁

When the wiring 14 is formed on the interlayer film 11b, an opening 15 to an Si substrate 1 is formed after penetrating the interlayer film 11b, the shielding film 12, the interlayer film 11a, the interlayer film 4b, the shielding film 7 and the interlayer film 4, so as to avoid a gate silicon 2, a wiring 10 and the wiring 14 which form the circuit.例文帳に追加

層間膜１１ｂ上に配線１４が形成されると、回路を形成するゲートシリコン２、配線１０および配線１４を避けるように、層間膜１１ｂ、遮蔽膜１２、層間膜１１ａ、層間膜４ｂ、遮蔽膜７および層間膜４を貫通して、Ｓｉ基板１に達する開口部１５を形成する。 - 特許庁

To provide the manufacturing method of a semiconductor device for preventing the characteristics deterioration of a single crystal Si thin film transistor, which is generated from the surface roughness of a surface (separated surface) separated in a hydrogen pouring surface upon transferring, by forming the single crystal Si (silicon) thin film device on an insulating substrate of glass or the like through the transferring employing Smart-Cut (R) method.例文帳に追加

ガラス等の絶縁基板上にＳｍａｒｔ−Ｃｕｔ（登録商標）法を用いて単結晶Ｓｉ（シリコン）薄膜デバイスを転写により形成し、転写のときに水素注入面において剥離した面（剥離面）の表面荒れから生じる単結晶Ｓｉ薄膜トランジスタの特性劣化を防止するための半導体装置の製造方法を提供する。 - 特許庁

At evenly scraping the surface of a silicon substrate comprising a horizontal surface and a slope an anisotropic dry-etching method, the etching condition of a reactive ion etching cycle comprising deposition and etching is set to a following condition: E1<D1, D2<E2, and D3<E3.例文帳に追加

水平面及び傾斜面を有するシリコン基板の表面を異方性ドライエッチング法により一様に削り取るに際し、デポジションとエッチングとからなる反応性イオンエッチングのサイクルのエッチング条件を下記で示される条件に設定することを特徴とするシリコンウエハ構造体の製造方法。 - 特許庁

Preferably, the pearl tone layer 3 is formed by painting and calcinating on the substrate 2 pearl tone paints in which the content of a pearl tone material is at least 10 mass% but no more than 30 mass%, silicon resin or siliceous sol is 10 to 30 mass%, and organic binder is at least 40 mass% but no more than 80 mass%.例文帳に追加

パール調層３は、パール調材料の含有量が１０質量％超え３０質量％以下であり、シリコーンレジン又はシリカ質ゾルが１０〜３０質量％、有機バインダーが４０質量％以上８０質量％未満であるパール調絵具を基板２に絵付焼成してなることが好ましい。 - 特許庁

To enhance visibility for a positioning mark by making close to zero the intensity of the reflected light reflecting on a DLC film on the upper surface of a master disk and by making greater the intensity ratio between the light reflected after reaching the surface of the lower silicon substrate of the master disk and the light reflected on the positioning mark.例文帳に追加

マスターディスクの上部表面のＤＬＣ膜で反射される反射光強度をゼロに近づけること、およびマスターディスクの下部シリコン基板の表面まで到達して反射される反射光強度と位置決めマークで反射される反射光強度の比を大きくすることで、位置決めマークの視認性を高める。 - 特許庁

To provide a technology for forming a mask which has a high aspect ratio and whose side leaning is suppressed on an organic film, and further for successively treating substrates in the same treatment container when a substrate having a laminate formed by laminating a photoresist mask, a coating film formed of a silicon oxide, and the organic film in order from the top is etched.例文帳に追加

フォトレジストマスクとシリコン酸化物からなる塗布膜と有機膜とが上からこの順に積層された積層体を備えた基板に対してエッチングを行うにあたり、この有機膜にアスペクト比が高く、横倒れを抑えたマスクを形成し、更に同一処理容器内において連続的に基板を処理すること。 - 特許庁

The mesa semiconductor element 100 capable of excluding the factors, containing the environmentally hazardous substances while securing stability and reliability in electrical characteristics, is obtained by allowing a silicon oxide film 1a coating a slanted side in the mesa section 111 of a semiconductor substrate 102 to contain an Al ions to be charged fixedly and negatively, even if lead or zinc is not doped to the film.例文帳に追加

半導体基体１０２のメサ部１１１の傾斜側面を皮覆するシリコン酸化膜１ａが、鉛や亜鉛を添加せずとも、Ａｌイオンを含むことで固定的な負電荷を帯びることにより、電気特性の安定と信頼性を確保しつつ環境負荷物質を含む要素を除外可能なメサ型半導体素子１００を実現する。 - 特許庁

In this reflection mirror 10, a hydrophilic film 20 is made mainly of silicon dioxides, the rate of content of photocatalyst particles 22 contained in the hydrophilic film 20 is set between 40 and 65% of the entire hydrophilic film 20 to thereby make the light transmittance of the hydrophilic film 20 to be almost equal to the light transmittance of a glass substrate 12.例文帳に追加

本反射鏡１０では、親水性被膜２０を主に二酸化珪素で構成し、且つ、親水性被膜２０に含まれる光触媒粒子２２の含有率を親水性被膜２０全体の４０％乃至６５％とし、これにより、親水性被膜２０の光の透過率をガラス基板１２の光の透過率に略等しくした。 - 特許庁

The insulation film is formed on a semiconductor substrate by vaporizing a silicon-containing hydrocarbon compound to provide a source gas, introducing a reaction gas composed of the source gas and an additive gas such as an inert gas and oxidizing gas to a reaction space of a plasma CVD apparatus, and depositing a siloxan polymer film by plasma polymerization at a temperature of -50-100°C.例文帳に追加

絶縁膜は、ソースガスを与えるようシリコン含有炭化水素化合物を気化し、ソースガス並びに不活性ガス及び酸化ガスのような添加ガスから成る反応ガスをプラズマCVD装置の反応空間へ導入し、−５０℃〜１００℃の温度でプラズマ重合反応によりシロキサン重合体膜を蒸着することによって、半導体基板上に形成される。 - 特許庁

In this method, silicon nitride-based insulating films are resepectively formed on substrates in a reaction chamber for chemical vapor phase growth housing at least one substrate by causing a reaction between at least one kind of precursor gas selected from among a group composed of monosilyl amine, disilyl amine, and carbon- and chlorine-free silazane compound and an ammonia gas by supplying both gases into the reaction chamber.例文帳に追加

少なくとも１つの基板を収容する化学気相成長用反応チャンバ内にモノシリルアミン、ジシリルアミン、および炭素フリーかつ塩素フリーのシラザン化合物からなる群の中から選ばれた少なくとも１種の前駆体ガスとアンモニアガスを供給することにより両ガスを反応させ、基板上にシリコン窒化物系絶縁膜を形成させる。 - 特許庁

It is desirable that a nitrogen concentration in an area containing nitrogen in the epitaxial layer 13 is 1×10^13 to 1×10^16 atoms/cm^3, an area in thickness direction of the epitaxial layer 13 is 1 μm inner from the surface of the epitaxial layer, and the area extends up to the joint surface of the silicon substrate and epitaxial layer.例文帳に追加

エピタキシャル層１３の窒素が含有された領域の窒素濃度が１×１０^13〜１×１０^16ａｔｏｍｓ／ｃｍ^3であり、エピタキシャル層１３の厚さ方向の一部の領域がエピタキシャル層の表面から１μｍ以上内部かつシリコン基板とエピタキシャル層の界面までの領域であることが好ましい。 - 特許庁

A semiconductor device 1 comprises a photo diode 2 consisting of a high-concentration N-type silicon substrate 5, a first low-concentration N-type epitaxial layer 6, a second low-concentration N-type epitaxial layer 7 and a P-type anode unloading region 8, and a semiconductor integrated circuit formed on a P-type well region 9 in the layer 6.例文帳に追加

半導体装置１を、高濃度Ｎ型シリコン基板５、第１低濃度Ｎ型エピタキシャル層６、第２低濃度Ｎ型エピタキシャル層７およびＰ型アノード取り出し領域８から成るフォトダイオード２と、第１低濃度Ｎ型エピタキシャル層６のＰ型ウェル領域９に形成した半導体集積回路とから構成する。 - 特許庁

Disclosed is an infrared shielding film-coated glass plate comprising a glass substrate and a 200-3,000 nm-thick infrared-shielding film formed thereon and having a structure in which fine ITO particles having an average particle diameter of at most 100 nm are dispersed in a matrix based on silicon oxide and containing at least 2 atom% nitrogen based on the Si atoms.例文帳に追加

酸化ケイ素を主体とし、かつ、Ｓｉに対して２原子％以上の窒素を含むマトリックス中に、平均一次粒子径１００ｎｍ以下のＩＴＯ微粒子が分散している構成の、層厚２００〜３０００ｎｍの赤外線遮蔽層をガラス基板の表面上に有することを特徴とする赤外線遮蔽層付きガラス板。 - 特許庁

To provide a method of manufacturing a semiconductor substrate that repairs a semiconductor layer missing region more efficiently by avoiding an increase in operation time, and reduces breaking and loss of a silicon film due to remaining foreign matter etc., during laser irradiation by accurately and effectively separating and removing the foreign matter remaining in the missing region of a single-crystal semiconductor layer.例文帳に追加

半導体層欠損領域の修復の際に作業時間の増大を回避し、より効率的に修復を行うことができ、さらに単結晶半導体層の欠損領域に残存する異物を的確、有効に分離除去することにより、レーザ照射時における異物の残存等に伴うシリコン膜の破裂・消失を低減させることができる半導体基板の製造方法を提供すること。 - 特許庁

This photovoltaic power apparatus includes a photoelectric conversion layer made of an n-type single crystal silicon substrate 1 in which light is incident from the surface side, and the transparent conductive film 4 formed on the surface of the photoelectric conversion layer including an indium oxide layer having the surface orientation (222) and including two peaks of the surface (222) of the indium oxide layer.例文帳に追加

この光起電力装置は、表面側から光が入射されるｎ型単結晶シリコン基板１からなる光電変換層と、光電変換層の表面上に形成され、（２２２）面の配向を有する酸化インジウム層を含むとともに、酸化インジウム層における（２２２）のピークが、２つのピークを含む透明導電膜４とを備えている。 - 特許庁

A mask pattern 31a covering the surface part for forming an ink supply chamber recess 18 in the silicon substrate 2A includes a large number of rhombic openings 41 formed discretely and the mask pattern 31a is stripped and removed automatically utilizing undercut progressing from the four sides 42-46 of each rhombic opening 41 as etching progresses.例文帳に追加

シリコン基板２Ａにおけるインク供給室用凹部１８を形成するための表面部分を覆っているマスクパターン３１ａを、多数の菱形開口部４１を離散状態に形成したものとし、エッチングの進行に伴って各菱形開口部４１の四辺４２〜４６から進行するアンダーカットを利用して、マスクパターン３１ａを自動的に剥離して除去する。 - 特許庁

This integrated circuit inductance structure includes a silicon substrate, a planar winding of a conductive track, a resistive layer which is not etched under the winding, an insulation layer between the winding and the resistive layer, and discontinuous conductive sections, individually parallel to a portion of the winding, which is the closest and electrically connected to ground and to the resistive layer.例文帳に追加

シリコン基板と、導電性トラックの平面巻き線と、該巻き線の下のエッチングされていない抵抗層と、巻き線と前記抵抗層の間の絶縁層と、最も近い巻き線部分に個別に平行であり、アース及び前記抵抗層に電気接続される不連続導電性部分とを含む、集積回路インダクタンス構造を提供する。 - 特許庁

The manufacturing method of the buried channel-type transistor by using a P-type silicon carbide substrate comprises a process for forming a buried channel area and a source/drain area, a process for forming a gate insulating film, and a process for exposing the gate insulating film to the atmosphere of not less than 500°C, which includes steam.例文帳に追加

Ｐ型の炭化珪素基板を用いた埋め込みチャネル型トランジスタの製造方法において、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、その後、ゲート絶縁膜を形成する工程と、その後に該ゲート絶縁膜を、水蒸気を含んだ５００℃以上の雰囲気に晒す工程とを含む。 - 特許庁

To provide etchant which suppresses a film decrease amount by etching of a mask pattern or can reduce dispersion of the etching rate of the mask pattern at the time of wet-etching a silicon substrate through the mask pattern in a prescribed shape which is formed of an oxide film, and to provide a manufacturing method of etchant and a manufacturing method of a liquid injection head.例文帳に追加

酸化膜からなる所定形状のマスクパターンを介してシリコン基板をウェットエッチングする際に、マスクパターンのエッチングによる膜減り量を抑制し、又はマスクパターンのエッチグレートのばらつきを低減することができるエッチング液及びその製造方法、並びに液体噴射ヘッドの製造方法を提供する。 - 特許庁

The semiconductor manufacturing method comprises the steps of forming a first high-melting metal film 5 on a semiconductor substrate, forming a second high-melting metal film 6A having a reactant 7 of a high-melting metal nitride on the first high-melting metal film, and forming a silicon nitride film 8 on the second high-melting metal film.例文帳に追加

半導体基板上に第一の高融点金属膜５を形成する工程と、前記第一の高融点金属膜上に高融点金属窒化物の反応物７を持つ第二の高融点金属膜６Ａを形成する工程と、前記第二の高融点金属膜上にシリコン窒化膜８を形成する工程とからなる。 - 特許庁

On a silicon substrate 110, a fixed electrode 112 covered with a fixed-electrode side insulator film (etching-proof layer) 113 and a diaphragm 114 on which the inside and outside of a diaphragm electrode 114a are covered with diaphragm side insulator films (etching-proof layers) 115, 118 through a gap 102 formed by eliminating the sacrificial layer 119 by etching.例文帳に追加

シリコン基板１１０上に、固定電極側絶縁膜（耐エッチング層）１１３で覆う固定電極１１２と、エッチングにより犠牲層１１９を除去することにより形成したギャップ１０２を介して、その上に振動板電極１１４ａの表裏を振動板側絶縁膜（耐エッチング層）１１５、１１８で覆う振動板１１４とを備える。 - 特許庁

This cylinder sleeve is formed by using as a sleeve substrate a liquid quenched powder solidified and extruded material having a chemical composition consisting of 15-38 wt.% silicon(Si) added to an aluminum alloy, thus making the linear expansion coefficient of the sleeve smaller than that of a cylinder body without marring heat conductivity, machinability and plating property.例文帳に追加

シリンダスリーブは、スリーブ基材に、アルミニウム合金に１５〜３８重量％のシリコン（Ｓｉ）を加えた化学組成をもつ急冷凝固粉末固化押し出し形成材料を用いて形成したので、熱伝導性、加工性、メッキ性を損なうことがなく、スリーブの線膨張係数をシリンダ本体の線膨張係数より小さな値にできる。 - 特許庁

In the method for manufacturing the semiconductor device having an element isolation structure of a shallow trench isolation system, after a trench 14 is formed on a surface of a silicon substrate 11; an inner surface 14a of the trench 14 is cleaned to remove a pollutant, and next a defective layer 15 of the inner surface 14a of the trench 14 is removed.例文帳に追加

シャロートレンチアイソレーション方式の素子分離構造を有する半導体装置の製造方法であって、シリコン基板１１の表面に溝１４を形成した後に、溝１４の内表面１４ａを洗浄して汚染物を除去し、次いで、溝１４の内表面１４ａの欠陥層１５を除去する。 - 特許庁

The method comprises employing a mixture gas containing N_2O gas and SiH_4 gas as source gas, Ir metal as a catalyst body, contacting the mixture gas with Ir metal which is heated to 1,800°C to decompose then, generating radicals or ions of Si or O, and depositing them on a substrate as deposition seeds to form the silicon oxide film.例文帳に追加

原料ガスとしてＮ_2ＯガスとＳｉＨ_4ガスとを含有する混合気体を用い、触媒体としてＩｒ金属を用い、１８００℃に加熱したＩｒ金属と前記混合気体とを接触分解させて、Ｓｉ及びＯのラジカルまたはイオンを生成し、これらを堆積種として基板上に堆積させてシリコン酸化膜を形成する。 - 特許庁

The highly corrosion-resistant flaky metal pigment is obtained by treating the surface of the flaky metal substrate such as an aluminum flake, a titanium flake, a stainless steel flake or a bronze flake having a brilliant feeling with a phosphoric acid compound and/or a boric acid compound and further coating the surface with a layer containing silicon, aluminum, zirconium, titanium and hydrated tin oxide, etc.例文帳に追加

光輝感を有するアルミニウムフレーク、チタンフレーク、ステンレスフレーク、ブロンズフレーク等の薄片状金属基質表面を、燐酸化合物および／またはホウ酸化合物によって処理し、さらに、硅素、アルミニウム、ジルコニウムチタン、および錫水和酸化物等を含む層で被覆した高耐腐食性薄片状金属顔料。 - 特許庁

A semiconductor device 1 is equipped with a first gate insulating film 7 and a second gate insulating film 34 on the same substrate 4, where a first polycrystalline silicon gate electrode 20 is formed on the first gate insulating film 7, the second gate insulating film 34 is thinner than the first gate insulating film 7 and set larger in electric capacity per unit area.例文帳に追加

同一基板４上に少なくとも第１ゲート絶縁膜７及び第２ゲート絶縁膜３４を有する半導体装置１において、前記第１ゲート絶縁膜７上に多結晶シリコンからなる第１ゲート電極２０が形成され、前記第２ゲート絶縁膜３４は前記第１ゲート絶縁膜７よりも薄く、単位面積あたりの電気容量が大きく形成されている。 - 特許庁

To provide a polishing pad for mechanically planarizing an insulating layer formed on a silicon substrate or the surface of a metal wiring, where sticking of dust and scratches are reduced, polishing rate is high, a global step is small, dishing of the metal wiring hardly occurs, and clogging and wearing out at the surface layer part hardly generate, with stable polishing rate.例文帳に追加

シリコン基板の上に形成された絶縁層または金属配線の表面を機械的に平坦化するための研磨パッドにおいて、ダスト付着やスクラッチが少なく、研磨レートが高く、グローバル段差が小さく、金属配線でのディッシングが起こりにくく、目詰まりや表層部分のへたりが生じにくく、研磨レートが安定している研磨パッドを提供する。 - 特許庁

This silicon-on-insulator (SOI) semiconductor device is characterized by that the drain of an N channel MOS transistor is connected to a high- potential side power source and a P channel MOS transistor 8 has its drain connected to a low-potential side power source, its gate for input, and the source and substrate for output.例文帳に追加

シリコン・オン・インシュレータ（「ＳＯＩ」という）半導体装置においてＮチャンネルＭＯＳトランジスタのドレインを高電位側電源に、ＰチャンネルＭＯＳトランジスタのドレインを低電位側電源に接続し、ゲートを入力、ソースと基板を出力としている事を特徴とした半導体回路装置。 - 特許庁

To solve such a problem that a silicon active layer of an SOI substrate (SOI layer) is made smaller in thickness than heretofore, following fine structure of transistors, so that, after impurities area introduced into a complete depleted SOI transistor, etc., crystallization of an impurity diffused layer cannot be sufficiently restored even by annealing under heat treatment for example.例文帳に追加

トランジスタの微細化に伴い、ＳＯＩ基板のシリコン活性層（ＳＯＩ層）の厚さが従来よりも薄くなり、完全空乏型ＳＯＩトランジスタ等では、不純物を導入した後、例えば、熱処理によってアニールを行っても、不純物拡散層の結晶状態を充分に回復させることができない。 - 特許庁

To provide a CMP pad for cerium oxide polishing agent and a polishing method of a substrate, which enable a silicon oxide film to be polished effectively and rapidly and realize easy process management, by holding the surface state of a pad fixed without requiring dressing treatment in a CMP technique which flattens a layer insulation film, a BPSG film and a shallow trench isolating insulation film.例文帳に追加

層間絶縁膜、ＢＰＳＧ膜、シャロートレンチ分離用絶縁膜を平坦化するＣＭＰ技術において、ドレッシング処理を必要とせずパッドの表面状態を一定に保つことにより、酸化珪素膜の効率的、高速に、かつプロセス管理も容易に行うことができる酸化セリウム研磨剤用ＣＭＰパッド及び基板の研磨方法を提供する。 - 特許庁

This presents a manufacturing method for a semiconductor device that has an MOS transistor 10 and a thin film resistance element 30 on one and the same silicon substrate 1, which includes the steps of forming a thin film resistance element 30 on an interlayer insulating film 40 after a top layer electrode 27 has been formed and performing laser annealing treatment on this thin film resistance element 30 to modify its behavior.例文帳に追加

ＭＯＳトランジスタ１０と薄膜抵抗素子３０とを同一のシリコン基板１上に有する半導体装置の製造方法であって、最上層電極２７を形成した後で、層間絶縁膜４０上に薄膜抵抗素子３０を形成する工程と、この薄膜抵抗素子３０にレーザーアニール処理を施してその特性を改質する工程と、を含む。 - 特許庁

After a first metal film and a first silicone oxide film are successively deposited on an insulating film 101 on a semiconductor substrate 100, a first inter-layer insulating film 103A composed of the first silicon oxide film and having an opening part and first metal wiring 102A composed of the first metal film, are formed by etching with a first resist pattern 104 as a mask.例文帳に追加

半導体基板１００上の絶縁膜１０１の上に、第１の金属膜及び第１のシリコン酸化膜を順次堆積した後、第１のレジストパターン１０４をマスクとしてエッチングを行なって、第１のシリコン酸化膜からなり開口部を有する第１の層間絶縁膜１０３Ａ及び第１の金属膜からなる第１の金属配線１０２Ａを形成する。 - 特許庁

The method of manufacturing a semiconductor device includes: a step to dope an area of first conductivity type of a silicon substrate with impurities of second conductivity type opposite to first conductivity type and heat it so as to form a diffusion layer of the second conductivity type; and a step to implant nitride or fluorine ions to the diffusion layer and give a carbon dioxide gas laser to the diffusion layer.例文帳に追加

シリコン基板の第１導電型の領域に、第１導電型と反対の第２導電型の不純物をドーピングし、熱処理を行って、第２の導電型の拡散層を形成する工程と、この拡散層に窒素又はフッ素をイオン注入し、その後、この拡散層に炭酸ガスレーザーを照射する工程を有する半導体装置の製造方法。 - 特許庁

The semiconductor device 100 includes a silicon substrate 101, a capacitor element having a lower electrode 133, a capacitor insulation film 135, a TiN film 137 and a W film 139; and an interlayer insulation film 107 covering the end and a part of the upper surface of the lower electrode 133 and having a concave portion at a position corresponding to the lower electrode 133.例文帳に追加

半導体装置１００は、シリコン基板１０１、下部電極１３３、容量絶縁膜１３５、ＴｉＮ膜１３７およびＷ膜１３９を含む容量素子、および下部電極１３３の端部と上面の一部とを覆い、下部電極１３３に対応する位置に凹部が設けられた層間絶縁膜１０７を含む。 - 特許庁

The optical waveguide component 10 has a core 13 of a desired shape is provided on the lower clad layer 12 of a substrate 11, that a first upper clad layer 14 whose main component consists of silicon oxide is formed on the lower clad layer, and that a second upper clad layer 15 composed of glass containing dopant is formed on the first upper clad layer.例文帳に追加

基板１１の下部クラッド層１２上に所望形状のコア１３が設けられ、該下部クラッド層上に主成分が酸化ケイ素からなる第一上部クラッド層１４が形成され、該第一上部クラッド層上にドーパントを含むガラスからなる第二上部クラッド層１５が形成されてなることを特徴とする光導波路部品１０。 - 特許庁