「silicon substrate」に関連した英語例文の一覧と使い方(195ページ目) - Weblio英語例文検索

A semiconductor integrated circuit such as an LSI, a CPU or a memory is manufactured using a transistor with a channel region formed using an oxide semiconductor which is an intrinsic or substantially intrinsic semiconductor obtained by removing impurities serving as electron imparting parts (donors) in the oxide semiconductor and has a larger energy gap than a silicon semiconductor over a semiconductor substrate.例文帳に追加

半導体基板上において、酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。 - 特許庁

A metal silicide film 12 comprised of at least one of a cobalt silicide film, a nickel silicide film, and a titanium silicide film having similar specific resistances to a metal film is selectively formed on the entire top surface of a charge transfer electrode 6 comprised of a silicon film which is formed avoiding a region on a photodiode 2 of a semiconductor substrate 1.例文帳に追加

半導体基板１のフォトダイオード２上の領域を避けて形成された、シリコン系膜からなる電荷転送電極６の上面全面に、金属膜に近い比抵抗を有するコバルトシリサイド膜、ニッケルシリサイド膜、チタンシリサイド膜のうちの少なくとも一つからなる金属シリサイド膜１２を選択的に形成する。 - 特許庁

To provide a substrate processing apparatus capable of uniformly performing plasma processing of a wafer surface by overcoming the problem, wherein although a silicon wafer is mounted between electrodes and ac power of high frequency is applied between the electrodes to perform the plasma processing of wafer in a plasma processing apparatus, there is an wafer between the electrodes so that plasma is not uniform.例文帳に追加

プラズマ処理装置では、電極間にシリコンウエハを載置し、電極間に高周波の交流電力を印加してウエハのプラズ処理を行っていたが、電極間にはウエハが存在する為、プラズマは均一とならず、ウエハ表面のプラズマ処理を均一に行う事の出来る基板処理装置を提供する。 - 特許庁

The nitride-based diode 10 includes a buffer layer 12 formed on a (111) plane of a silicon substrate 11, a channel layer 13 made of undoped GaN, an electron supply layer 14 formed on the channel layer 13 and made of undoped AlGaN, and a cathode electrode 15 and an anode electrode 16 formed on the electron supply layer 14.例文帳に追加

窒化物系ダイオード１０は、シリコン基板１１の（１１１）面上に形成されたバッファ層１２と、アンドープのＧａＮからなるチャネル層１３と、チャネル１３層上に形成されたアンドープのＡｌＧａＮからなる電子供給層１４と、電子供給層１４上に形成されたカソード電極１５およびアノード電極１６とを備える。 - 特許庁

Since a heavy metal acquisition layer composed of a crystal alteration layer is formed on the reverse-surface side of the silicon substrate through laser beams irradiation, Cu and Ni mixed principally in the reverse-surface grinding and polishing processes and heavy metal mixed in a process following the thin thickness processing can be also obtained in a reverse-surface neighborhood region.例文帳に追加

本発明によれば、レーザー光の照射によってシリコン基板の裏面側に結晶変質層からなる重金属捕獲層を形成していることから、主に裏面研削・研磨工程において混入するＣｕ、Ｎｉや薄厚加工後の次工程で混入する重金属も裏面近傍領域に捕獲することが可能となる。 - 特許庁

An n-conductivity-type first transistor Q1 formed in a memory region RM on a silicon substrate 1 has: a memory channel region CH1 containing boron; and n-type memory extension regions ET1 and diffusion preventing regions PA1 containing oxygen which are formed below both side walls of a memory gate electrode GE1.例文帳に追加

シリコン基板１上のメモリ領域ＲＭに形成された、ｎ型導電型である第１トランジスタＱ１は、ホウ素を含むメモリ用チャネル領域ＣＨ１と、メモリ用ゲート電極ＧＥ１の両側壁側下に形成された、ｎ型のメモリ用エクステンション領域ＥＴ１および酸素を含む拡散防止領域ＰＡ１とを有している。 - 特許庁

A deposition gas containing silicon or germanium is introduced from an electrode including a plurality of projecting portions provided in a treatment chamber of a plasma CVD apparatus, glow discharge is caused by supplying high-frequency power, and thereby crystal particles are formed over a substrate, and a microcrystalline semiconductor film is formed over the crystal particles by a plasma CVD method.例文帳に追加

プラズマＣＶＤ装置の処理室に設けられた複数の凸部を備える電極から、シリコンまたはゲルマニウムを含む堆積性気体を導入し、高周波電力を供給し、グロー放電を発生させて、基板上に結晶粒子を形成し、該結晶粒子上にプラズマＣＶＤ法により微結晶半導体膜を形成する。 - 特許庁

To provide a method capable of using a rugged pattern formed according to an imprinting process as a mask for controlling a micropore production initiating position when performing micropore formation onto substrate material such as aluminum and silicon according to an electrochemical process and, thereby, efficiently and reliably forming a regular hole array structure.例文帳に追加

インプリントプロセスにより形成される凹凸パターンを利用し、その凹凸パターンを、アルミニウムやシリコン等の基材材料に電気化学プロセスにより細孔形成を行う際の細孔発生開始位置の制御を行うためのマスクとして使用することで規則的なホールアレー構造を効率良く確実に形成できるようにした手法を提供する。 - 特許庁

While a semiconductor wafer W in which a carbon thin film 12 is formed on a surface of a silicon substrate 11 implanted with impurities is preheated, its surface is supplied with an oxygen gas more at a peripheral edge portion than at a center portion to perform processing such that a film thickness of the carbon thin film 12 decreases from the center portion to the peripheral edge portion.例文帳に追加

不純物が注入されたシリコン基板１１の表面に炭素の薄膜１２を形成してなる半導体ウェハーＷを予備加熱しつつ、その表面に中心部よりも周縁部に多量の酸素ガスを供給することによって、炭素の薄膜１２の膜厚が中心部から周縁部に向けて薄くなるような加工を行う。 - 特許庁

In regions located on both sides of the gate electrode out of the element formation region 170, sidewalls inclined with respect to a principal surface of the semiconductor substrate 101 for exposing a facet surface of a semiconductor single crystal are included, recesses 130 having corners rounded are formed, and the source/drain regions 150 are formed of a silicon mixed crystal embedded in the recess 130.例文帳に追加

素子形成領域１７０のうちゲート電極の両側方に位置する領域には、半導体基板１０１の主面に対して傾いた半導体単結晶のファセット面を露出させる側壁を有し、コーナー部が丸められたリセス１３０が形成されており、ソース／ドレイン領域１５０は、リセス１３０に埋め込まれたシリコン混晶で構成されている。 - 特許庁

An N-channel type MOSFET 10 and an N-channel type JFET 30 whose semiconductor material is made of silicon carbide are arranged individually on conductor patterns 51 and 52 on the substrate 5 in the proximity, and a gate electrode 13 of the MOSFET 10 and a drain electrode 31 of the JFET 30 are connected to each other through a lead wire 61.例文帳に追加

基板５上の導電体パターン５１，５２上にＮチャネル型のＭＯＳＦＥＴ１０、及びＮチャネル型で半導体材料が炭化珪素からなるＪＦＥＴ３０を各別に近接して配置し、ＭＯＳＦＥＴ１０のゲート電極１３とＪＦＥＴ３０のドレイン電極３１とをリード線６１で接続する。 - 特許庁

A heater unit 1 includes a heater 2 heated by being energized and the reflecting plate arranged beneath the heater 2, wherein: it processes in heat treatment a semiconductor substrate; and the reflecting plate is constructed by a heater unit reflecting plate 4 formed by laminating a first layer 7 consisting of silicon carbide and second layer 8 consisting of stainless steel.例文帳に追加

本発明に係るヒータユニット１は、通電によって加熱されるヒータ２と、該ヒータ２の下側に配設される反射板と、を備え、半導体基板を加熱処理するヒータユニット１であって、前記反射板は、炭化ケイ素からなる第１層７とステンレスからなる第２層８とを積層したヒータユニット反射板４とから構成される。 - 特許庁

When ion implantation into a silicon carbide substrate wafer WF is performed, the implantation is performed not over the entire wafer surface at a time, but in a state wherein the wafer is divided in a vertical direction and while parts other than implantation regions are all covered with an implantation mask 100, with implantation angles set in the centers of the divided implantation regions.例文帳に追加

炭化珪素基板ウエハＷＦにイオン注入を行う際、ウエハ全面を一度に注入するのではなく、上下方向に分割し、注入領域ではない部分は注入マスク１００で全て覆い、同時に分割した注入領域の中心で注入角度を設定した状態でイオン注入を行う。 - 特許庁

A plurality of LSI chips 30A-30D are arranged on a silicon interposer 20 with a wiring pattern 26a and each of the LSI chips is connected to the other LSI chips via the wiring pattern 26a, and the plurality of LSI chips and a base substrate 10 are electrically connected to each other via a portion excluding the wiring pattern 26a.例文帳に追加

配線パターン２６ａを有するシリコンインタポーザ２０上に、複数のＬＳＩチップ３０Ａ〜３０Ｄが配置されており、各ＬＳＩチップが、配線パターン２６ａを介して他のＬＳＩチップと接続され、かつ、複数のＬＳＩチップとベース基板１０とが、配線パターン２６ａ以外の部分を介して電気的に接続される。 - 特許庁

A method for fabricating a sensor is disclosed that in one embodiment bonds an etched semiconductor substrate wafer (130) to an etched device wafer (142), which includes a double silicon on insulator wafer to create a suspended structure, the flexure of which is sensed by an embedded piezoresistive sensor element (150).例文帳に追加

センサ製造方法が開示され、一実施形態では、ダブルシリコンオンインシュレータのウェーハを備えるエッチング済み半導体基板ウェーハ（１３０）を、エッチング済みデバイスウェーハ（１４２）に接着して懸垂構造体を作製し、同構造体の撓みが、埋め込まれた圧電抵抗センサ素子（１５０）によって検知される。 - 特許庁

The semiconductor device 1 has, on an N^--type silicon substrate 2 (the drain region), a field clamp diode structure formed by forming an active region 4 as a functional element formation region provided in an inner region and a P^+-type low-resistance region 5 formed at the outermost peripheral portion of the active region 4 that continuously surrounds the active region 4.例文帳に追加

この半導体装置１は、Ｎ^-型のシリコン基板２（ドレイン領域）の上に、内方の領域に設けられた機能素子形成領域であるアクティブ領域４と、アクティブ領域４の最外周部に、アクティブ領域４を取り囲むように連続して形成されたＰ^+型の低抵抗領域５とが形成されてなるフィールドクランプダイオード構造を有している。 - 特許庁

On a first active region 10a of a semiconductor substrate 10, a first transistor of a first conductivity type is formed which includes a first gate insulating layer 13a containing the high dielectric material and a first metal, a lower conductive film 15a, and a first gate electrode 30a which has a first conductive film 18a and a first silicon film 19a.例文帳に追加

半導体基板１０の第１の活性領域１０ａ上には、高誘電体材料と第１の金属とを含有する第１のゲート絶縁膜１３ａと、下層導電膜１５ａと第１の導電膜１８ａと第１のシリコン膜１９ａとを有する第１のゲート電極３０ａとを備えた第１導電型の第１のトランジスタが形成されている。 - 特許庁

The hydrophilic member includes a hydrophobic under coat with a surface water drop contact angle of 45° or more and surface free energy of 65 mN/m or less on a substrate of polyethylene terephthalate or the like, and a hydrophilic layer formed of a hydrophilic composition containing a hydrophilic polymer with a silicon atom having at least one of hydroxyl group and a hydrolysis functional group, on the hydrophobic under coat.例文帳に追加

ポリエチレンテレフタレート等の基板上に、表面の水滴接触角が４５°以上であり、表面自由エネルギーが６５ｍＮ／ｍ以下である疎水性下塗り層を有し、かつ該疎水性下塗り層上に、水酸基及び加水分解性官能基の少なくともいずれかを有する珪素原子を有する親水性ポリマーを含む親水性組成物から形成された親水性層を有することを特徴とする親水性部材。 - 特許庁

An epitaxial wafer 1 has an epitaxial layer 20 having a phosphorus concentration of a 10^16 atoms/cm^3 order and a film thickness of 0.5-20 μm on a silicon substrate 10 having a phosphorus concentration of a 10^19 atoms/cm^3 order and an oxygen concentration of 1.3×10^18 atoms/cm^3 or lower.例文帳に追加

本発明に係わるエピタキシャルウェーハ１は、リン濃度が１０^１９ａｔｏｍｓ／ｃｍ^３オーダーであり、酸素濃度が１．３×１０^１８ａｔｏｍｓ／ｃｍ^３以下であるシリコン基板１０上に、リン濃度が１０^１６ａｔｏｍｓ／ｃｍ^３オーダーで、膜厚が０．５〜２０μｍのエピタキシャル層２０を有することを特徴とする。 - 特許庁

To provide a susceptor that enables an SiC epitaxial film with uniform characteristics to be formed by preventing a gap from being formed between a bottom surface of a counterbore of SiC deposits on a bottom surface of the counterbore of the susceptor and a backside of an SiC single-crystal substrate in a silicon carbide single crystal film-forming device that forms a thin film of SiC single crystal by epitaxial growth.例文帳に追加

SiC単結晶をエピタキシャル成長させて薄膜を作製する炭化珪素単結晶成膜装置において、サセプタの座ぐりの底部表面に堆積するSiC堆積物による座ぐり底面とSiC単結晶基板裏面との間に生じる隙間を防止し、均一な特性のSiCエピタキシャル膜が形成できるサセプタを提供する。 - 特許庁

The system 10 and the method comprise a step for supplying vapor into a chamber 14, a step for disposing inside the chamber 14 a substrate 22 in which a deposited layer including silicon is formed, and a step for emitting the UV beam to the deposited layer under a vaporous atmosphere for a predetermined converting period of time at least to partially convert the deposited layer.例文帳に追加

チャンバ１４内に蒸気を供給する段階と、チャンバ１４内に、シリコンを含む堆積層が設けられている基板２２を配置する段階と、所定の変換期間にわたって、蒸気の存在下で、堆積層にＵＶ光を当てて、堆積層を少なくとも部分的に変換する段階とを備えるシステム１０および方法を提供する。 - 特許庁

To provide a solution of a condensation reaction product which: is particularly suitable for filling up trench that is formed in a substrate and has a narrow opening and a high aspect ratio; has a long pot life; has good trench filling property; has a small curing shrinkage when burned and converted to a silicon oxide; and is excellent in crack resistance and HF resistance.例文帳に追加

基板に形成された開口幅が狭く高アスペクトなトレンチ内に埋め込むために特に好適な縮合反応物溶液であって、ポットライフが長く、トレンチ埋め込み用として使用した場合のトレンチ内への埋め込み性が良好で、焼成して酸化シリコンとしたときの硬化収縮率が小さく、クラック耐性及びＨＦ耐性に優れる縮合反応物溶液を提供する。 - 特許庁

To provide a silicon-made nozzle substrate etc., excelling in durability against a discharge liquid without eroding the edge part of a nozzle hole with the discharge liquid, having a water-repellent film itself firmly and closely stuck from the beginning and attaining control of uniform coating and an accurate coating area in coating an inner wall of a nozzle hole and forming the water-repellent film on a nozzle surface.例文帳に追加

ノズル孔の縁部が吐出液に浸食されることがなく吐出液に対する耐久性に優れ、撥水膜自体も当初から強固に密着されており、ノズル孔内壁への被覆やノズル面への撥水膜形成に際して、均一な被覆、正確な塗布領域の制御が可能なシリコン製ノズル基板等を提供する。 - 特許庁

The solid-state image pickup device is characterized in that the closed space 11 of the light receiving region formed on a solid-state image pickup element as an upper layer of a silicon substrate 1 with a frame wall 6 and a sealing glass plate 7 is filled with transparent inert oil 10 of ≤1.3 in refractive index, especially, fluorine-based oil typically of perfluoro-polyester oil.例文帳に追加

シリコン基板１上層の固体撮像素子の上に枠壁６と封止ガラス板７により形成された受光領域の閉鎖空間１１に、屈折率１．３以下の透明不活性オイル１０、特に、パーフルオロポリエーテル油を代表とするフッ素系オイルが充填されていることを特徴とする固体撮像装置である。 - 特許庁

On a second active region 10b of the semiconductor substrate 10, a second transistor of a second conductivity type is formed which includes a second gate insulating layer 13b containing the high dielectric material and a second metal, a second conductive film 18b consisting of the same material as the first conductive film 18a, and a second gate electrode 30b which has a second silicon film 19b.例文帳に追加

半導体基板１０の第２の活性領域１０ｂ上には、高誘電体材料と第２の金属とを含有する第２のゲート絶縁膜１３ｂと、第１の導電膜１８ａと同一の材料からなる第２の導電膜１８ｂと第２のシリコン膜１９ｂとを有する第２のゲート電極３０ｂとを備えた第２導電型の第２のトランジスタが形成されている。 - 特許庁

To provide a method of forming an insulating film using a condensation product solution which is especially suitable for filling up a trench formed in a substrate and having a narrow opening width and a high aspect ratio, has a long pot life, has satisfactory suitability for trench filling, has a low degree of cure shrinkage when burned and converted into silicon oxide, and has excellent crack resistance and HF resistance.例文帳に追加

基板に形成された開口幅が狭く高アスペクトなトレンチ内に埋め込むために好適な縮合反応物溶液であって、ポットライフが長く、トレンチ埋め込み用として使用した場合のトレンチ内への埋め込み性が良好で、焼成して酸化シリコンとしたときの硬化収縮率が小さく、クラック耐性及びＨＦ耐性に優れる縮合反応物溶液を用いる絶縁膜の形成方法を提供する。 - 特許庁

The manufacturing method includes a pre-purge process which deposits the amorphous silicon film on a substrate at a first container pressure and a deposit process which is the next process of the pre-purge process and deposits at a second container pressure; and the second container pressure serving as container pressure during the deposit process is lower than the first container pressure serving as container pressure during the pre-purge process.例文帳に追加

基板上にアモルファスシリコン膜を第１の炉内圧力で成膜するプリパージ工程と、プリパージ工程の次の工程であり第２の炉内圧力で成膜するデポ工程とからなり、前記デポ工程時の炉内圧力である第２の炉内圧力に関しては前記プリパージ工程の炉内圧力である第１の炉内圧力より低くしたことを特徴とする。 - 特許庁

In a well layer (channel region) 12 between a drain region, comprising a silicon substrate 10 and an epitaxial layer 11, and a source region 21, change in depth-directional impurity concentration is made to be smaller on a side close to a PN junction of the source region 21, and the peak of the impurity concentration is positioned within 0.1 μm below the PN junction of the source region 21.例文帳に追加

シリコン基板１０、エピタキシャル層１１からなるドレイン領域とソース領域２１との間のウエル層（チャネル領域）１２において、ソース領域２１のＰＮ接合に近い側で、深さ方向の不純物濃度変化が小さくなるようし、またその不純物濃度のピークがソース領域２１のＰＮ接合から下方に０．１μｍ以内に位置するようにする。 - 特許庁

The electrophotographic photoreceptor having a photosensitive layer on a conductive substrate uses, as a binder resin material of the photosensitive layer, a binder resin composition containing silicone resin which contains 40-90 mol% of the phenyl group in all organic substituents that combine with silicon atoms, and is solid at room temperature, and whose softening point is 60°C or higher, by 0.05-10 mass% to the binder resin such as polycarbonate resin.例文帳に追加

導電性基体上に感光層を有する電子写真感光体において、該感光層のバインダー樹脂材料として、ケイ素原子に結合する全有機置換基中のフェニル基の含有量が４０〜９０モル％、軟化点が６０℃以上である常温で固体状のシリコーン樹脂を、ポリカーボネート樹脂などのバインダー樹脂に対して０．０５〜１０質量％含有したバインダー樹脂組成物を用いる。 - 特許庁

To provide an apparatus and method for producing a silicon carbide single crystal, by which the growth of an SiC single crystal of different polymorphism is prevented and a high quality SiC single crystal is produced when the SiC single crystal is grown by using a seed crystal composed of an SiC single crystal of an ON-substrate in which the off-angle is almost zero, e.g., 0.5° or less.例文帳に追加

オフ角が０．５°以下とほとんどないオン基板のＳｉＣ単結晶からなる種結晶を用いてＳｉＣ単結晶を成長させる際に、異種多形のＳｉＣ単結晶の成長を防止し、高品質のＳｉＣ単結晶を製造することが可能なＳｉＣ単結晶の製造装置および製造方法を提供する。 - 特許庁

In the gate insulating layer 12, a lower layer 12a and an upper layer 12b of at least one layer or more laminated on the lower layer 12a are formed on the plastic substrate 10 in this order, and the lower layer 12a is composed of materials including carbon containing silicon oxide, and is formed by the vacuum ultraviolet light CVD method so that carbon density of the lower layer 12a is 15 to 40 atm%.例文帳に追加

ゲート絶縁層１２は、プラスチック基板１０上に下部層１２ａと該下部層１２ａ上に積層された少なくとも一層以上の上部層１２ｂとがこの順で形成されてなり、下部層１２ａは、炭素含有酸化シリコンを含む材料からなり、下部層１２ａの炭素濃度が、１５atm％以上４０atm％以下となるように真空紫外光ＣＶＤ法により形成される。 - 特許庁

A photodetector PS of the OCT device, consisting of a semiconductor of a first conductivity type, includes a silicon substrate 1, where while having a first principal plane 1a and a second principal plane 1b both facing each other; a semiconductor layer 3 of the second conductivity type is formed at the side of first principal plane 1a and a charge forwarding electrode 5 arranged on the first principal plane 1a to forward the charge generated.例文帳に追加

ＯＣＴ装置の光検出器ＰＳは、第１導電型の半導体からなり、互いに対向する第１主面１ａ及び第２主面１ｂを有すると共に第１主面１ａ側に第２導電型の半導体層３が形成されたシリコン基板１と、第１主面１ａ上に設けられ、発生した電荷を転送する電荷転送電極５と、を備えている。 - 特許庁

The diffusion agent composition used for forming an impurity diffusion layer into a semiconductor substrate contains: an impurity diffusion composition (A); a silicon compound (B); and a solvent (C) containing a solvent (C1) having a boiling point of 100°C or less, a solvent (C2) having a boiling point of 120-180°C and a solvent (C3) having a boiling point of 240-300°C.例文帳に追加

拡散剤組成物は、半導体基板への不純物拡散剤層の形成に用いられる拡散剤組成物であって、不純物拡散成分（Ａ）と、ケイ素化合物（Ｂ）と、沸点が１００℃以下である溶剤（Ｃ１）、沸点が１２０〜１８０℃である溶剤（Ｃ２）、および沸点が２４０〜３００℃である溶剤（Ｃ３）を含む溶剤（Ｃ）と、を含有する。 - 特許庁

In the stencil mask blank, openings corresponding to the transfer pattern are provided on the amorphous silicon layer, the supporting substrate and the intermediate insulating layer.例文帳に追加

単結晶シリコンウェハからなる支持基板と、転写パターンを設けるための活性層と、前記支持基板と活性層の間に形成された中間絶縁層と、前記支持基板のもう一方側に設けたアモルファスシリコン層とを有し、前記転写パターンに対応する開口部を、前記アモルファスシリコン層と、前記支持基板と、前記中間絶縁層に設けたこと。 - 特許庁

To solve the following problem that the operation of a transponder having a structure of an antenna conductor connecting the both sides of a radio recognizing semiconductor chip having a double-sided electrode structures by an anisotropic conductive adhesive agent fails by a short-circuit between the surface of the electrode and a silicon substrate caused by conductive particles in the anisotropic conductive adhesive agent.例文帳に追加

両面電極構造をもつ無線認識用半導体チップを用いて、その上下を異方導電性接着剤でアンテナ導体で接続する構造のトランスポンダでは、異方導電性接着剤の中にある導電性粒子によって、表面の電極とシリコン基板がショートして、トランスポンダが動作不能となってしまう。 - 特許庁

Further, a P-type impurity region electrode contact and N-type impurity region electrode contact larger than the trenches are provided, electrodes are provided from both the thin film silicon layer and the substrate for the P-type impurity region and the N-type impurity region so that a large current can flow to the diode of the SOI device.例文帳に追加

さらにトレンチよりも大きいＰ型不純物領域電極コンタクトおよびＮ型不純物領域電極コンタクトを設けて、Ｐ型不純物領域、Ｎ型不純物領域とも薄膜シリコン層、半導体基板の両方から電極をとるようにし、ＳＯＩデバイスでありながらダイオードに大電流を流せるようにする。 - 特許庁

The program element has a switching element composed of a CMOS circuit formed on a silicon substrate 100 and a nonvolatile storage element which consists of a lower electrode 118A, a capacity insulating film 119A formed of a ferroelectric thin film, and an upper electrode 120A, and holds the on or off state of the switching element.例文帳に追加

プログラム素子は、シリコン基板１００に形成されたＣＭＯＳ回路からなるスイッチング素子と、下部電極１１８Ａ、強誘電体薄膜からなる容量絶縁膜１１９Ａ及び上部電極１２０Ａからなりスイッチング素子のオン状態又はオフ状態を保持する不揮発性記憶素子とを有する。 - 特許庁

After the polycrystalline silicon layer 5 is formed via an insulation film 3 on one surface of a semiconductor substrate 1, a first oxide film 6, which does not comprise an impurity element adjusting the diffusion of an impurity element, is formed and then a second oxide film 7 comprising an impurity element is formed.例文帳に追加

半導体基板１の一方の表面上に絶縁膜３を介して多結晶シリコン層５を形成した後、不純物元素の拡散を調整する不純物元素を含まない第１の酸化膜６を形成し、次いで、不純物元素を含む第２の酸化膜７を形成したことを特徴とする多結晶シリコン抵抗５１の製造方法。 - 特許庁

Accordingly, before a termination current flows into the semiconductor chip 1 and the protective circuit connected to the semiconductor chip 1 begins to operate functioning, heat generated in the semiconductor chip 1 is released from the silicon substrate 10 by the first front surface electrode 18 and the first rear surface electrode 31 and then, in order to prevent breakdown of IGBT.例文帳に追加

これにより、半導体チップ１に短絡電流が流れ、半導体チップ１に接続された保護回路が機能し始める前に半導体チップ１に生じた熱を第１表面電極１８および第１裏面電極３１によってシリコン基板１０から放出し、ひいてはＩＧＢＴの破壊を防止する。 - 特許庁

This hydrophilic thin film is obtained by laminating on a glass substrate an alkali shut off film of silicon oxide having ≤10 nm thickness, a porous TiO2 film with 100 nm to 250 nm thickness and having functions of photo-transmission and photo-catalysis, and further an inorganic oxide film having ≤10 nm thickness in this order.例文帳に追加

ガラス基板の表面に酸化珪素よりなる１０ｎｍ以下の厚さのアルカリ遮断膜および光透過性および光触媒機能を持つ多孔質状ＴｉＯ２膜を１００ｎｍ以上２５０ｎｍ以下の厚さで積層してなり、さらに前記多孔質ＴｉＯ２膜上に無機酸化物を１０ｎｍ以下に積層してなる防曇防汚ガラスを実現する親水性薄膜。 - 特許庁

In the resistor having the heating layer 3 formed in a film of amorphous silicon on a substrate 1 by a catalyst CVD method, a catalyst body used in the catalyst CVD method is formed of a catalyst element selected from Ta, W and Mo and the catalyst element is included by an atomic ratio of 0.5 ppm-15% in the heating layer 3.例文帳に追加

基板１上にアモルファスシリコンからなる発熱層３を触媒ＣＶＤ法により成膜形成した抵抗体であって、触媒ＣＶＤ法に用いる触媒体をＴａ、Ｗ、Ｍｏから選択される触媒元素にて成し、発熱層３に触媒元素を０.５ｐｐｍ〜１５％の原子比率にて含有せしめる。 - 特許庁

In a CMOS of a dual-gate structure, a surface channel type PMOS whose gate electrode is formed with a P+ type poly-silicon film, is characterized in that arsenic or antimony is doped into the substrate under the gate electrode and nitrogen whose peak concentration is 2×1021/cm3 or more is doped into the gate oxide.例文帳に追加

デュアルゲート構造のＣＭＯＳにおいて、ゲート電極がＰ^＋型ポリシリコン膜で形成された表面チャネル型のＰＭＯＳを、そのゲート電極下の基板中にヒ素もしくはアンチモンが導入され、ゲート酸化膜に窒素がピーク濃度で２×１０^２１／ｃｍ^３以上導入されたもので構成する。 - 特許庁

The semiconductor device is provided with a gate insulating film 13 formed of pyro ceramics which has an amorphous matrix layer 22 arranged on the main surface of the silicon substrate 11, and crystal 21 of the high dielectric constant dispersed in the amorphous matrix layer; and with a gate electrode 14 disposed on the gate insulating film.例文帳に追加

半導体装置は、シリコン基板１１の主表面上に設けられたアモルファスマトリックス層２２と前記アモルファスマトリックス層中に散在された高誘電率の結晶体２１とを備えたパイロセラミクスにより形成されたゲート絶縁膜１３と、前記ゲート絶縁膜上に設けられたゲート電極１４とを具備している。 - 特許庁

A vertical field effect transistor 40 has an n-Si layer 14 which is epitaxially grown on an n+-silicon substrate 12, a p-base diffusion layer 16 formed on the surface of the n-Si layer and an n+ source diffusion layer 18 formed on the inner side of the p-base diffusion layer on the surface of the n-Si layer.例文帳に追加

本縦型電界効果トランジスタ４０は、ｎ^+ シリコン基板１２上にエピタキシャル成長させたｎ−Ｓｉ層１４と、ｎ−Ｓｉ層の表面部に形成されたｐ−ベース拡散層１６と、ｎ−Ｓｉ層の表面部でｐ−ベース拡散層の内側に形成されたｎ^+ ソース拡散層１８とを備える。 - 特許庁

To avoid the facilities from becoming enormous, when a plurality of types of surface processes are effected by a plasma surface processor, in which a semiconductor substrate such as a silicon wafer, etc., fed into a core chamber is mounted in the surface processor of a plasma processing unit connected to this core chamber via a gate value, and the surface processing is effected by plasma therein.例文帳に追加

コアチャンバー１内に送り込んだシリコンウエハー等の半導体基板８を、このコアチャンバー１にゲート弁３を介して接続したプラズマ処理ユニット２の表面処理室２ａ内に装填して、ここでプラズマによる表面処理を行うようにしたプラズマ表面処理装置において、この装置によって複数種類の表面処理を行う場合に設備が膨大になることを回避する。 - 特許庁