「silicon substrate」に関連した英語例文の一覧と使い方(198ページ目) - Weblio英語例文検索

The gas detector is provided with a gas detection element 60 in which at least a heat resistor 71 and an insulating layer 67 formed in such a way as to envelope the heat resistor 71 are layered on a semiconductor substrate 61 made of silicon and detects combustible gases on the basis of the temperature and a resistance value of the heat resistor 71 which change according to the combustible gases.例文帳に追加

ガス検出器は、シリコン製半導体基板６１上に、発熱抵抗体７１と、その発熱抵抗体７１を内包するように形成される絶縁層６７とが少なくとも積層されたガス検出素子６０を備えており、可燃性ガスに応じて変化する発熱抵抗体７１の温度及び抵抗値に基づき、可燃性ガスを検出する。 - 特許庁

To provide a semiconductor device wherein breakdown of a semiconductor element by thermal stress is prevented effectively, and primary packaging reliability and secondary packaging reliability can be ensured simultaneously in a semiconductor device in which a semiconductor element, especially a semiconductor element which uses silicon as semiconductor material is mounted on a wiring board having a ceramic insulating substrate, and to provide its packaging structure.例文帳に追加

半導体素子、特にシリコンを半導体材料として用いた半導体素子がセラミック絶縁基板を有する配線基板上に搭載された半導体装置において、熱応力による半導体素子の破壊が有効に防止され、１次実装信頼性と、２次実装信頼性とを同時に確保できる半導体装置とその実装構造を提供する。 - 特許庁

This method first etches a device separation film by employing an island mask where the channel area and its adjacent device separation film are partially exposed in the etching process of the recess gate area, and then etches a semiconductor substrate to prevent silicon horns from being formed in the recess gate area and increase a margin in the etching process.例文帳に追加

リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるアイランド型マスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することにより、リセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める。 - 特許庁

Uniform parallel light C having a sectional shape needed for working is made incident perpendicularly onto the surface of a silicon substrate 10 using a cylindrical optical path 82 having the sectional shape needed for working, a lamp 84 arranged at the inlet side of the cylindrical optical path 82, and a collimator lens 86 arranged on the outlet side of the cylindrical optical path 82.例文帳に追加

加工に必要な断面形状を有する筒状光路８２と、該筒状光路８２の入側に配設されたランプ８４と、前記円筒光路８２の出側に配設されたコリメータレンズ８６により、加工に必要な断面形状を有する均一の平行光Ｃを、シリコン基板１０の表面に対して垂直に入射する。 - 特許庁

Higher output and smaller physical size are achieved by integrating an output amplifier circuit composed of TFT having a crystal structure semiconductor film (typically polysilicon film) with a sensor element using an amorphous semiconductor film (typically amorphous silicon film) on a heat-resistant plastic film substrate which can resist temperature at a time of packaging for solder reflow treatment and the like.例文帳に追加

本発明は、半田リフロー処理などの実装時の温度に耐えうる耐熱性プラスチックフィルム基板上に、結晶構造を有する半導体膜（代表的にはポリシリコン膜）を有するＴＦＴからなる出力増幅回路と、非晶質半導体膜（代表的にはアモルファスシリコン膜）を用いたセンサ素子とを一体化させることで、高出力化及び小型化を図る。 - 特許庁

Thin film resistors 3, connecting pads 4, wiring 10 including underlying metal layers 9, pillar-shaped electrodes 11, and solder balls 13 are collectively formed in a region where a plurality of network electronic components are formed on the silicon substrate 1 in a wafer state, and then the plurality of network electronic components are obtained by dividing along dicing streets 23.例文帳に追加

ウエハ状態のシリコン基板１上の複数のネットワーク電子部品形成領域に対して、薄膜抵抗体３、接続パッド４、下地金属層９を含む配線１０、柱状電極１１および半田ボール１３の形成を一括して行ない、その後にダイシングストリート２３に沿って分断して複数個のネットワーク電子部品を得る。 - 特許庁

In the method for manufacturing the electrophotographic photoreceptor including a step of depositing, on a conductive substrate, at least a photoconductive layer comprising a non-single-crystal material based on silicon atoms and a surface layer, the surface layer is formed by sequentially depositing a high hardness region and a low hardness region and then grinding the surface.例文帳に追加

導電性基体上に少なくともシリコン原子を母体とする非単結晶材料で構成された光導電層、及び表面層を堆積する工程を有する電子写真感光体の製造方法において、該表面層は硬度の大きい領域、硬度の小さい領域をこの順に積層して形成し、その後、表面を研磨することを特徴とする。 - 特許庁

The bi-layer structure antireflection film is used when a resist layer is exposed by means of an exposure system which has a wavelength of 190 to 195 nm and has a numerical aperture of ≤1.0, and is formed between the resist layer and the surface of the silicon semiconductor substrate.例文帳に追加

２層構造反射防止膜は、１９０〜１９５nmの波長を有し、開口数が１．０以下である露光系にてレジスト層を露光する際に用いられる、レジスト層とシリコン半導体基板の表面との間に形成され、反射防止膜を構成する上層、下層の複素屈折率N_1,N_2を、N_1=n_1−k_1i,N_2=n_2−k_2iとし、上層、下層の膜厚をd_1,d_2とし、[n_10,k_10,d_10,n_20,k_20,d_20]の値の組合せとして所定の組合せを選択したとき、n_1,k_1,d_1,n_2,k_2,d_2が、以下の関係式を満足する。 - 特許庁

Since an outer surface of a transparent electrode 55 can be shut off from air and moisture by forming a coating film 102 made of transparent silicon resin over the whole upper surface of the transparent electrode 55 formed in an outer surface of a glass substrate 52a, the reduction and oxidation reactions caused by applying the high voltage can be prevented.例文帳に追加

ガラス基板５２ａの外面に形成された透明電極５５の上面の全面に亘って、透明なシリコン樹脂からなるコーティング膜１０２を形成することにより、空気および湿気から透明電極５５の外面を遮断できるので、高電圧を印可することによって起こる還元および酸化反応を防止することが可能となる。 - 特許庁

When a resist film 55, for forming a post electrode 10 on a silicon substrate 2 in a wafer state, is exposed, an exposure mask for forming the post electrode is employed for a semiconductor element forming region 1A, and an exposure mask for forming an alignment post electrode is employed for an alignment mark forming region 21A.例文帳に追加

ウエハ状態のシリコン基板２上にポスト電極１０を形成するためのレジスト膜５５の露光を行なうとき、半導体素子形成領域１Ａに対しては、ポスト電極形成用露光マスクを用いて行ない、アライメントマーク形成領域２１Ａに対しては、アライメント用ポスト電極形成用露光マスクを用いて行なう。 - 特許庁

Then, on both surfaces of the substrate 11, there are formed respectively element forming regions (silicon layers) 14, 15 separated by the buried insulation layers 12, 13 and for forming therein circuit elements.例文帳に追加

本発明は、半導体基板１１の両面に埋め込み絶縁層１２，１３が所望する深さ及び膜厚になる注入条件に基づき、それぞれイオン注入した後、窒素雰囲気内で熱処理を行い、前記半導体基板の両側面に、前記埋め込み絶縁層１２，１３で分離された回路素子を形成する素子形成領域（シリコン層）１４，１５がそれぞれ形成されるＳＯＩ基板の製造方法である。 - 特許庁

After an imidazole ring-containing silane compound layer 2 is formed on a silicon wafer 1, copper is laminated thereon by sputtering to form a copper substrate layer 3 and therefore the surface thereof is subjected to nickel plating to form a nickel plating layer 4a, by which the plating structure having an improved contact property as shown in Figure 1 is formed.例文帳に追加

シリコンウェハ１上に含イミダゾール環シラン化合物層２を形成した後、銅をスパッタリングにより積層し、銅下地層３aを形成するようにしたので、その上にニッケル鍍金を行ない、ニッケル鍍金層４aを形成することにより図１に示すような密着性の向上した鍍金構造を形成することができる。 - 特許庁

A codoped layer 13 made of GaN, in which one of silicon (Si) and germanium (Ge) as impurities serving as a donor and one of magnesium (Mg) and zinc (Zn) as impurities serving as an acceptor are codoped, is provided between a substrate 11 and a buffer layer 12, and a first n-type cladding layer 14.例文帳に追加

基板１１およびバッファ層１２と第１ｎ型クラッド層１４との間に、ドナーとして働く不純物であるシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）の一方およびアクセプタとして働く不純物であるマグネシウム（Ｍｇ）または亜鉛（Ｚｎ）の一方が共添加されたＧａＮよりなる共添加層１３を設ける。 - 特許庁

A method of manufacturing a semiconductor device comprises steps of depositing an SiO_2 film 3 on a silicon substrate 1, depositing an Si rich film 14 on the SiO_2 film 3, applying a polysilazane coating liquid to the Si rich film 14, and forming an SiO_2 film by oxidizing a polysilazane coating film 4.例文帳に追加

本発明の半導体装置の製造方法は、シリコン基板１上にＳｉＯ_2膜３を堆積する工程を備え、ＳｉＯ_2膜３上にＳｉリッチ膜１４を堆積する工程を備え、Ｓｉリッチ膜１４の上にポリシラザン塗布液を塗布する工程を備え、そして、ポリシラザン塗布膜４を酸化してＳｉＯ_2膜を形成する工程を備えたところに特徴を有する。 - 特許庁

This manufacturing method of a semiconductor device is performed by a method, wherein a polysilicon film 13 is formed in a contact hole 12 formed in a first interlayer insulating film 11 on a silicon substrate 10, in such a way that the upper part of the film 13 is left in the hole 12.例文帳に追加

シリコン基板１０上の第１の層間絶縁膜１１に形成されたコンタクトホール１２に、その上部が残るようにポリシリコン膜１３を形成した後、ポリシリコン膜１３上に堆積されたコバルト膜に対して熱処理を行なって、ポリシリコン膜１３の表面部にコバルトシリサイド層１５を形成する。 - 特許庁

In a method of manufacturing the plasma display panel in which a dielectric layer 9 is formed to cover scanning electrodes 5 and sustain electrodes 6 both formed on a front-face substrate 4, and a protective layer 10 is formed on the dielectric layer 9, a process for forming the protective layer 10 is a film-forming process using magnesium oxide containing silicon carbide.例文帳に追加

前面基板４上に形成した走査電極５および維持電極６を覆うように誘電体層９を形成し、その誘電体層９上に保護層１０を形成したプラズマディスプレイパネルの製造方法において、保護層１０を形成する工程が炭化珪素を含む酸化マグネシウムを用いた成膜工程である。 - 特許庁

The nitride semiconductor element contains a large number of nano rods which are formed so as to be aligned perpendicularly on the silicon substrate, an amorphous matrix layer with which spaces between the mutual nano rods are filled so that upper portions of the nano rods project, and the GaN layer formed on the matrix layer.例文帳に追加

本発明の窒化物系半導体素子によると、シリコン基板上に垂直方向に整列されるよう形成された多数のナノロッドと、上記ナノロッドの上端一部が突出するよう上記ナノロッド同士の空間を充填する非晶質のマトリックス層と、上記マトリックス層上に形成されたＧａＮ層を含む。 - 特許庁

Steps are performed in the following order: a second insulating film is formed on an oxide semiconductor layer over a substrate and then heat treatment is performed, instead of performing heat treatment during a period immediately after formation of the oxide semiconductor layer and immediately before formation of an inorganic insulating film including silicon oxide on the oxide semiconductor layer.例文帳に追加

酸化物半導体層成膜直後から酸化物半導体層上に接して酸化シリコンを含む無機絶縁膜を形成する直前までの間に１回も加熱処理を行わず、基板上の酸化物半導体層上に接して第２の絶縁膜を形成した後に加熱処理を行うプロセス順序とする。 - 特許庁

To provide the wall oxide film forming method of a flash memory element, and the element isolation film forming method of the flash memory element using this which can improve element property by preventing dislocation phenomenon in which a silicon substrate of trench inner wall is broken by an oxidation process performed after a formation of trench.例文帳に追加

本発明は、トレンチの形成後に行われる酸化工程によってトレンチ内側壁のシリコン基板が破れるディスロケーション現象を防止して素子特性を向上させることが可能なフラッシュメモリ素子のウォール酸化膜形成方法及びこれを用いたフラッシュメモリ素子の素子分離膜形成方法を提供することを目的としている。 - 特許庁

To perform etching without penetrating an etching stop film and stopping on the way, even when a space between the ends of holes is 10 μm or larger or narrow around 0.1 μm, when a substrate to be etched containing silicon and carbon is subjected to plasma etching and make a hole.例文帳に追加

シリコンと炭素とを含む被エッチング基板に対してプラズマエッチングを行ってホールを形成する場合、ホール同士の端部の間隔が例えば１０μｍ以上に広い場合や０．１μｍ程度に狭い場合であっても、エッチングストップ膜を貫通することなく、更に途中でエッチングが停止することなくエッチングを行うこと。 - 特許庁

A SiO_2 film is formed on a silicon substrate 100, optical waveguides consisting of clad layers 103, 104 and cores 105, 106 are formed, Cr thin film heaters 107, 108 are formed on the optical waveguides, and a diaphragm structure 102 is formed by reducing the thickness of a base in the region of the Cr thin film heater pattern.例文帳に追加

シリコン基板１００上にＳｉＯ_２膜１０１を形成し、クラッド層１０３、１０４と、コア１０５、１０６からなる光導波路と光導波路上にＣｒ薄膜ヒータ１０７、１０８を形成し、Ｃｒ薄膜ヒータパターンの領域で基盤の厚みをうすくしてダイヤフラム構造１０２を形成した。 - 特許庁

In a gas discharge display device having a dielectric layer 17b which covers electrodes arranged in a row on a substrate and extending to the whole area of a display region, the dielectric layer is made as a laminate consisting of a first layer 171 composed of silicon dioxide and a second nitride layer 172 denser and thinner than the first layer, and the first layer is formed by chemical vapor deposition.例文帳に追加

基板上に配列された電極を覆って表示領域の全域に拡がる誘電体層１７ｂを有したガス放電表示デバイスにおいて、誘電体層を二酸化ケイ素からなる第１層１７１とそれより緻密で且つ薄い窒素化合物の第２層１７２との積層体とし、第１層を化学気相成長法によって形成する。 - 特許庁

In the manufacture of a semiconductor device, a polysilicon film is made on a thermal oxide film formed on a silicon substrate 31, and a gate electrode 35 and a gate oxide film 32a are formed through etching, and after removal of a photoresist film, a peripheral oxide film 38 united with the gate oxide film 32a and the thermal oxide film is made through thermal oxidation method around the gate electrode 35.例文帳に追加

半導体装置の製造方法は、シリコン基板３１上に形成した熱酸化膜３２上にポリシリコン膜３３を形成し、エッチングを行ってゲート電極３５及びゲート酸化膜３２ａを形成し、フォトレジスト膜３４を除去してから、ゲート電極３５の周囲に、ゲート酸化膜３２ａ及び熱酸化膜３２と一体化した周囲酸化膜３８を熱酸化法で形成する。 - 特許庁

An element isolation oxide film 3 and a first gate oxide film 5 are formed on a semiconductor substrate 1, the gate oxide film 5 in device forming regions 3b and 3c is removed using the mask of a silicon nitride film 7 formed on the first gate oxide film 5 of a device forming region 3a, and a second oxide film 11 is formed by thermal oxidation (D).例文帳に追加

半導体基板１に素子分離酸化膜３及び第１ゲート酸化膜５を形成し、素子形成領域３ａの第１ゲート酸化膜５上に形成したシリコン窒化膜７をマクスにして素子形成領域３ｂ，３ｃのゲート酸化膜５を除去し、熱酸化処理により第２ゲート酸化膜１１を形成する（Ｄ）。 - 特許庁

An underclad is formed on a silicon substrate 11, on which a plurality of optical input waveguides 12, a first slab waveguide 13, an array waveguide 14 which is composed of a plurality of parallel channel waveguides 14a of which set lengths are different from one another, a second slab waveguide 15 and an optical output waveguide 16 are formed with core, and the core is covered with an overclad.例文帳に追加

シリコンの基板１１上にアンダークラッドを形成し、その上に、複数の光入力導波路１２、第１のスラブ導波路１３、互いに設定量異なる長さの複数並設されたチャネル導波路１４ａから成るアレイ導波路１４、第２のスラブ導波路１５、光出力導波路１６をコアにより形成し、コアの上をオーバークラッドで覆う。 - 特許庁

In a photodiode array 1 where a plurality of photodiodes 4 are formed in an array on the side of an n-type silicon substrate 3 opposite to the incident surface of a light L to be detected, spacers 6 having a specified height formed of resin, metal or an insulating material are provided in regions on the incident surface side not corresponding to regions where the photodiodes 4 are formed.例文帳に追加

ｎ型シリコン基板３の被検出光Ｌの入射面の反対面側に、複数のホトダイオード４がアレイ状に形成されたホトダイオードアレイにおいて、その入射面側のホトダイオード４が形成された領域と対応しない領域に、所定の高さを有し、樹脂、金属又は絶縁材からなるスペーサ６を設けてホトダイオードアレイ１とする。 - 特許庁

The processing method involves a stage in which an insulating film 29 is formed on a silicon substrate 21; a stage in which contact holes 28 are formed in the insulating film; a stage in which a nitride film 27 is formed on the side faces of the contact holes; and a stage in which selective conductive plugs 31 are formed in the contact holes including the nitride film.例文帳に追加

シリコン２１基板上に絶縁膜２９を形成する段階と、前記絶縁膜内にコンタクトホール２８を形成する段階と、前記コンタクトホールの側面に窒化膜２７を形成する段階と、前記窒化膜を含むコンタクトホール内に選択的導電性プラグ３１を形成する段階とを含んでなる。 - 特許庁

In the heater CVD system where a heater wire 1 stretched inside a reaction vessel is heated, raw material gas molecules are thermally decomposed at the surface of the heater wire 1, and a film composed of silicon or silicone is deposited on a substrate, the low temperature part in the heater wire 1 is surrounded by silicidation preventive materials 5, 7 composed of a metal to be subjected to silicidation.例文帳に追加

反応容器内に張られたヒータ線１を加熱し、ヒータ線１の表面で原料ガス分子を熱分解し、基板上に、シリコン又はシリコン化物からなる膜を堆積させる発熱体ＣＶＤ装置において、ヒータ線１の低温部分を、シリサイド化される金属からなるシリサイド化防止材５、７により包囲する。 - 特許庁

This method for manufacturing this semiconductor element comprises a process for forming a trench 5 for separating an element on a silicon substrate 1, a process for forming an oxide film 7a by using a high density plasma DVD method in order to bury the trench 5 to the middle, and a process for injecting boron to an element forming region positioned at the upper part of the side wall of the trench 5.例文帳に追加

この半導体装置の製造方法は、シリコン基板１に素子を分離するためのトレンチ５を形成する工程と、トレンチ５を途中まで埋め込むように、高密度プラズマＣＶＤ法を用いて酸化膜７ａを形成する工程と、その後、トレンチ５の側壁上部に位置する素子形成領域にボロンを注入する工程とを備えている。 - 特許庁

This silicon-containing insulating film 204 is formed on a substrate 103 through causing a reaction by ionizing a reaction gas, containing an Si(OR)nHm compound (where R is a alkyl group and n+m=4), an SiFp(OR)q compound (where R is an alkyl group and p+q=4), and an oxidizing gas into a plasma with a microwave.例文帳に追加

Ｓｉ（ＯＲ）_n Ｈ_m 化合物（但し、Ｒはアルキル基であり、ｎ＋ｍ＝４）と、ＳｉＦ_p （ＯＲ）_q 化合物（但し、Ｒはアルキル基であり、ｐ＋ｑ＝４）と、酸化性ガスとを含む反応ガスをプラズマ化して反応させ、被堆積基板１０３上にシリコン含有絶縁膜２０４を成膜する成膜方法による。 - 特許庁

A gate oxide film 102, a polysilicon layer 103, a barrier metal layer 104, a tungsten layer 105, and a mask layer 106 are formed on a silicon substrate 101 from a lower side successively in this order, a gas N_2+O_2+NF_3 is used as etching gas, and the tungsten and barrier metal layers 105 and 104 are etched by plasma etching.例文帳に追加

シリコン基板１０１の上には、ゲート酸化膜１０２、ポリシリコン層１０３、バリアメタル層１０４、タングステン層１０５、マスク層１０６が下側からこの順で形成されており、エッチングガスとして、Ｎ_2 ＋Ｏ_2 ＋ＮＦ_3のガスを使用し、プラズマエッチングにより、タングステン層１０５及びバリアメタル層１０４をエッチングする。 - 特許庁

To provide a dummy wafer high in mechanical strength and coefficient of heat conductivity, capable of supprossing a warp or cracking, hand to- degradate even used in an oxidizing atmosphere, durable to repetitive use, capable of uniformly heat treating a semiconductor substrate such as a silicon wafer which is prevented from contamination by impurity, and capable of preventing defective products from the production.例文帳に追加

機械的強度および熱伝導率が高く、熱処理工程において発生する反りや割れを抑制でき、酸化性雰囲気で使用しても劣化が少なく、繰り返して使用できる耐久性を有し、かつシリコンウエハなどの半導体基板を均一に熱処理することが可能であり、不純物汚染によるシリコンウエハの汚染を防止でき、不良製品の発生を防止することが可能なダミーウエハを提供する。 - 特許庁

To provide an electronic device with very high reliability and having two kinds or more regions demarcated on a substrate without losing a function of a first insulation film being a silicon oxide film or the like, in spite of use of a second insulation film comprising a High-k insulation material in the case of separately manufacturing the insulation film by each region.例文帳に追加

基板上で相異なる２種以上の領域が画定されており、各領域毎に絶縁膜を作り分けるに際して、High-k絶縁材料からなる第２の絶縁膜を用いるにも係わらず、シリコン酸化膜等である第１の絶縁膜の機能を損なうことなく、極めて信頼性の高い電子デバイスを実現する。 - 特許庁

A recess 11a is formed in a side of laminated pattern B in which a gate structure A including at least a gate (polysilicon 8a) for controlling, a metal electrode 9a, and a hard mask 10a on a silicon substrate 1; and a side wall 13 is formed in the side of laminated pattern B so that it may be embedded.例文帳に追加

シリコン基板１の上で少なくとも制御用ゲート（ポリシリコン８ａ）を含むゲート構造Ａ、金属電極９ａ、ハードマスク１０ａを積層した積層パターンＢの側面に窪み１１ａを形成して、これを埋め込むように積層パターンＢの側面にサイドウォール１３を形成した構造とする。 - 特許庁

The antifogging member having highly hydrophilicized coating film surface is produced by applying the coating composition to a substrate, curing the composition to form a coating film of the silicone resin, and exciting the photocatalyst with light to substitute the organic group bonded to the silicon atom of the silicone molecule on the surface of the coating film with hydroxyl group by the photocatalytic action in the presence of water.例文帳に追加

及び上記コーティング組成物を基材に塗布し硬化させてシリコーン樹脂の被膜を形成した後、光触媒を光励起し、被膜の表面のシリコーン分子のケイ素原子に結合した有機基が光触媒作用により水の存在下で水酸基に置換され、被膜の表面が高度に親水化された防曇性部材。 - 特許庁

Projection forming holes 111 are prepared so as to penetrate a support substrate 112S, and polysilicon films 114 which are conductive materials, are buried into the projection forming holes 111 through silicon oxide films 113, and projection parts 115 are formed by making a part of the polysilicon films 114 protrude toward a movable part 101 side from the projection forming holes 111.例文帳に追加

支持基板１１２Ｓを貫通するように突起形成用穴１１１を設け、この突起形成用穴１１１に酸化シリコン膜１１３を介して導電材料であるポリシリコン膜１１４を埋め込み、このポリシリコン膜１１４の一部を突起形成用穴１１１から可動部１０１側に向ってはみ出して突起部１１５を形成している。 - 特許庁

The non-volatile SONSNOS memory comprises first and second insulating films stacked on a channel of a substrate, first and second dielectric films formed between the upper part of the first insulating film and the lower part of the second insulating film, and a group IV semiconductor film, silicon quantum dots, or metal quantum dots, inserted between the first dielectric film and the second dielectric film.例文帳に追加

基板のチャンネル上に積層される第１及び第２絶縁膜と、第１絶縁膜の上部と第２絶縁膜の下部に形成される第１及び第２誘電膜、並びに第１及び第２誘電膜間に介設されるIV族半導体膜、シリコン量子ドット、または金属量子ドットを含む非揮発性ＳＯＮＳＮＯＳメモリ。 - 特許庁

A pixel unit 1 is structured with a non-volatile memory transistor MT formed in a p-type well 12 of a silicon substrate 10 to include a floating gate 14 and a control gate 16 and selection gate transistors ST1, ST2 formed in both sides of each memory transistor MT through common use of such memory transistor MT and diffusion layer 17.例文帳に追加

画素ユニット１は、シリコン基板１０のｐ型ウェル１２に形成された、浮遊ゲート１４と制御ゲート１６を持つ不揮発性メモリトランジスタＭＴと、このメモリトランジスタＭＴと拡散層１７を共有して各メモリトランジスタＭＴの両側に形成された選択ゲートトランジスタＳＴ１，ＳＴ２とから構成される。 - 特許庁

The semiconductor device is provided with: a semiconductor substrate 10 having an element forming region 12 containing impurities of a first conductivity type; a gate electrode 15 formed on the element forming region 12 with a gate insulating film 14 interposed therebetween; and a silicon mixed crystal layer 22 formed outside the gate electrode 15 in the element forming region 12 and containing impurities of a second conductivity type.例文帳に追加

半導体装置は、第１導電型の不純物を含む素子形成領域１２を有する半導体基板１０と、素子形成領域１２の上にゲート絶縁膜１４を介在させて形成されたゲート電極１５と、素子形成領域１２におけるゲート電極１５の外側方に形成され、第２導電型の不純物を含むシリコン混晶層２２とを備えている。 - 特許庁

The semiconductor device is provided with a primary pad 116 formed on an insulating film 113 formed on a silicon substrate 101, an insulating film 117 formed on the primary pad 116, a secondary pad 121 formed on the insulating film 117, and a network via 119 formed on the insulating film 117 between the primary pad 116 and the secondary pad 121.例文帳に追加

半導体装置は、シリコン基板１０１上に形成された絶縁膜１１３の上に形成された第１のパッド１１６と、第１のパッド１１６の上に形成された絶縁膜１１７と、絶縁膜１１７の上に形成された第２のパッド１２１と、第１のパッド１１６と第２のパッド１２１との間の絶縁膜１１７に形成されたネットワークビア１１９とを備えている。 - 特許庁

The negative type original plate is obtained by disposing a photosensitive layer which is cured by exposure with IR laser light on a substrate by applying and drying a coating liquid for the photosensitive layer containing an IR absorbent, a compound which generates a radical or an acid under heat, a polymerizable compound or a crosslinkable compound and a silicon-containing surfactant such as a siloxane/oxyethylene copolymer.例文帳に追加

支持体上に、赤外線吸収剤と、熱によりラジカル或いは酸を発生する化合物と、重合性化合物或いは架橋性化合物と、シロキサン／オキシエチレン共重合体等のケイ素系界面活性剤とを含む感光層塗布液を塗布、乾燥して得られ、赤外線レーザ露光により硬化する感光層を設けてなることを特徴とする。 - 特許庁

The image sensor 1 includes: a glass substrate 10; a plurality of photoelectric conversion elements 20 each consisted of an organic material; a plurality of IC chips 30 each mounting thereon a drive circuit consisted of single crystal silicon; and wiring 40 for connecting the plurality of the photoelectric conversion elements 20 and the drive circuit mounted on each IC chip 30.例文帳に追加

イメージセンサ１は、ガラス基板１０、有機材料で構成された複数の光電変換素子２０、単結晶シリコンで構成された駆動回路を搭載した複数のＩＣチップ３０、複数の光電変換素子２０と各ＩＣチップ３０に搭載された駆動回路とを接続する配線４０を備えている。 - 特許庁

When a contact hole 13 is to be formed with plasma dry-etching process of an insulation film 11 formed on a silicon substrate 10 within an evacuable chamber, pressure within the chamber (point a) is raised to make small the pressure difference from the pressure at the points (b, c, d, e) within the contact hole 13 under formation.例文帳に追加

減圧可能なチャンバー内でシリコン基板１０上の絶縁膜１１をプラズマドライエッチング処理してコンタクトホール１３を形成する際に、前記チャンバー内（ａ点）の圧力を、形成されつつあるコンタクトホール１３の内部（ｂ，ｃ，ｄ，ｅ点）との圧力差が小さくなるように上昇させる。 - 特許庁

In the mold 1 for nanoimprinting which has a pattern p1 for transfer made of a nano order uneven structure and transfers the pattern p1 by pushing it to a resin material to be transferred, a fluorinated silicon oxide film 3 is formed on a substrate 2 for the mold, and the pattern p1 is formed on the film 3.例文帳に追加

ナノオーダの凹凸構造からなる転写用パターンｐ１を有し、樹脂からなる被転写材料に押し当てて転写用パターンｐ１を転写するためのナノインプリント用金型１において、金型用基板２上にフッ素化Ｓｉ酸化膜３が形成され、そのフッ素化Ｓｉ酸化膜３に転写用パターンｐ１が形成されたものである。 - 特許庁

To provide a TEG pattern, and a testing method of a semiconductor element using the pattern capable of confirming a leakage current level generated by erroneously aligned landing to an active region of M1C through silicon substrate data in a viewpoint of an active extension design rule to the M1C in a manufacturing method of a semiconductor device of 90 nm class or below.例文帳に追加

９０ｎｍ級以下の半導体素子の製造において、Ｍ１Ｃのアクティブ領域に対するミスアラインされたランディングによって発生する漏洩電流水準をＭ１Ｃに対するアクティブエクステンションデザインルールの観点でシリコン基板データを通じて確認可能にすることができるテグパターン及びそのパターンを利用した半導体素子検査方法を提供する。 - 特許庁