「upper- layer」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

Then a single-coil part, where the coil of the lower layer and the coil of the upper layer do not face each other vertically, is arranged on one of the diagonals of a square spiral coil surface as shown by the dot-set part.例文帳に追加

そして、下層のコイルと上層のコイルの上下対向していない一重コイル部分を点集合部分で示すように、角型スパイラルコイル面の一つの対角線上に配置する。 - 特許庁

A diaphragm wall 3 is constructed in a ground, a soft ground is removed by excavating the inside, a lower crushed-stone layer 7, an impervious sheet 8, improved concrete 13 and an upper crushed-stone layer 15 are installed.例文帳に追加

地盤内に連続地中壁３を構築し、内部を掘削して軟弱地盤を撤去し、下部砕石層７、遮水シート８、改良コンクリート１３、上部砕石層１５を設ける。 - 特許庁

Debris is charged into the debris sorter, and a position of a boundary line of an upper layer of light matter and a lower layer of heavy matter laminated through the riffle of a discharge part is specified by a CCD camera.例文帳に追加

破砕物を破砕物選別機に投入し、排出部のリッフルを通して積層された軽比物と重比物の上層部と下層部の境界線の位置をＣＣＤカメラで特定する。 - 特許庁

When there are three single layers for completing the backing film, a desired color is introduced and fixed to a bottom part single layer, and supply to the upper single layer of a former color is stopped.例文帳に追加

裏打フィルムを完全にする３つの単層がある場合、所望の色を底部単層に導入して定着させてから元の色の上部単層への供給が停止される。 - 特許庁

The source/drain area 9 connected with the bit line 17 includes a second conductive type impurity area 11 in its upper layer and a first conductivity type impurity area 10 in its lower layer.例文帳に追加

ビット線１７と接続するソース・ドレイン領域９は、上層に高濃度の第２導電型不純物領域１１を有し、下層に第１導電型不純物領域１０を有する。 - 特許庁

The coincidence of the lines 12b-12f of the bar guide 12 with the upper end of a collar 3 is confirmed after every layer is tampered, and variations in the thickness in every layer of the specimen are reduced.例文帳に追加

また、棒ガイド１２の線１２ｂ〜１２ｆがカラー３の上端と一致することを各層を突き固めた後に確認することにより、供試体の各層の厚さのばらつきはなくなる。 - 特許庁

The bolts 10, the metal fittings 30, and the rail 50 are embedded in a concrete layer arranged on the underfloor installation surface, and a rail upper surface is exposed to a floor surface 2 of a concrete layer supper surface.例文帳に追加

床下設置面上に設けられたコンクリート層内に、ボルト１０、金具３０及びレール５０が埋設されるとともに、レール上面がコンクリート層上面の床面２に露出される。 - 特許庁

To provide a photoelectric conversion device capable of improving productivity and achieving high performance and high reliability at a low cost by simply forming an insulating layer and an upper electrode layer.例文帳に追加

絶縁層と上部電極層を簡便に形成することにより、生産性を向上させ、かつ低コストで高性能、高信頼性の光電変換装置を提供することを目的とする。 - 特許庁

The first laminated article 10 is manufactured by laminating on the transfer substrate 11 a piezoelectric element layer consisting of a lower electrode 14, a piezoelectric film 13 and an upper electrode 12, the vibrating plate 15 and a metallic layer 17.例文帳に追加

転写基板１１上に、下電極１４、圧電膜１３、上電極１２からなる圧電素子層と、振動板１５、金属層１７を積層して第１の積層体１０を製作する。 - 特許庁

To provide a manufacturing method of a multilayer wiring board in which adverse influences of plating resist residues are removed, and formation of an upper layer wiring layer and filling of a via hole are performed by electrolytic plating.例文帳に追加

めっきレジスト残さの悪影響を取り除いて、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法を提供する。 - 特許庁

After the drawing of an upper layer, the layer temporarily saved to the storage device is read on a memory again so that it is possible to achieve overlay of the layers.例文帳に追加

ストレージデバイスに一次退避させたレイヤは、一段上のレイヤの描画処理が終了した後、再度メモリ上に読み出すことにより、レイヤ同士の重ね合わせ処理が可能となる。 - 特許庁

The second upper cladding layer 16 remaining on a first etching stopper layer 15 in a side part of the first ridge 32 is selectively removed by wet etching, using the resist 31 as a mask.例文帳に追加

レジスト３１をマスクとしたウェットエッチングにより、第１のリッジ３２の横の部分において第１のエッチングストッパ層１５上に残っている第２の上クラッド層１６を選択的に除去する。 - 特許庁

In an insulating film 3 there is provided a covering layer 2 comprising a polyphenylene ether organic substance on upper and lower surfaces of a liquid crystal polymer layer 1 having a porosity of 3 to 40 volume %.例文帳に追加

絶縁フィルム３において、気孔率が３〜40体積％である液晶ポリマー層１の上下面にポリフェニレンエーテル系有機物から成る被覆層２を有することを特徴とする。 - 特許庁

The concentration measuring device 1 preferably includes a second glass layer 15 for covering the upper surface of the first glass layer 14 and the outer edges of the first and second electrodes 8, 7 further.例文帳に追加

濃度測定装置（１）は、第１のガラス層（１４）の上面ならびに第１の電極（８）および第２の電極（７）の外縁を被服する第２のガラス層（１５）を更に含むことが好ましい。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 16 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１６が形成されている。 - 特許庁

A P type buried diffusion layer 5 is formed over a wide region on the upper surface of the N type buried diffusion layer 4 and a PN junction region 17 for overvoltage protection is formed.例文帳に追加

Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面の広い領域に渡り形成され、過電圧保護用のＰＮ接合領域１７が形成されている。 - 特許庁

The method includes double-laminating a subpad 10 on opposing sides with respective adhesive layers 20, 30 and bonding a top layer 200 of the polishing pad to the subpad 10 via the upper adhesive layer 30.例文帳に追加

サブパッド１０をその相対する側でそれぞれの接着層２０、３０と両面積層し、研磨パッド上層２００を上接着層３０を介してサブパッド１０に結合する。 - 特許庁

On the wiring 3, upper-layer wiring 4 which is VDD wiring is provided with an interlayer insulating film 2 interposed therein so that part of the wiring 4 overlaps a part of the lower-layer wiring 3.例文帳に追加

下層配線３の上に層間絶縁膜２を介在させて、その一部が下層配線３の一部と重なるように、ＶＤＤ配線である上層配線４が設けられている。 - 特許庁

A polysilicon layer is deposited on an upper surface of a substrate after forming a gate insulating film 14 in an element hole of a field insulating film 12, and thereon a silicon oxide layer is formed by thermal oxidation.例文帳に追加

フィールド絶縁膜１２の素子孔内にゲート絶縁膜１４を形成した後、基板上面にポリシリコン層を堆積し、その表面に熱酸化によりシリコンオキサイド層を形成する。 - 特許庁

To provide a submount for a photo-semiconductor element which can reduce signal interference generated between signals transmitted to each conductor between an upper surface conductor layer and a side surface conductor layer.例文帳に追加

上面導体層間および側面導体層間の各導体に伝送される信号間に生じる信号干渉を削減できる光半導体素子用のサブマウントを提供すること - 特許庁

After a connection hole exposing the shoulder of the electrode layer 14a is formed, doped polysilicon is deposited on an upper face of the substrate, and the deposited layer is patterned to form gate electrode layers 28A, 28B.例文帳に追加

電極層１４ａの肩部を露呈する接続孔を形成した後、基板上面にドープトポリシリコンを堆積し、その堆積層をパターニングしてゲート電極層２８Ａ，２８Ｂを形成する。 - 特許庁

Alternatively, the insulating resin 13 on whose surface the coating resin 14 having water repellency is formed and coated is laminated on the inner layer conductor circuit 12 on the upper surface of the inner layer resin 11.例文帳に追加

或いは、内層樹脂１１上面の内層導体回路１２上に、撥水性を有するコーティング樹脂１４を表面に被覆形成した絶縁樹脂１３を積層する。 - 特許庁

The ratio W/T of the wiring width W and the wiring film thickness T of the lower wiring layers of second layer or below is larger than the W/T of the upper wiring layers of third layer or above.例文帳に追加

２層目以下の下層配線層の配線幅Ｗと該配線膜厚Ｔとの比Ｗ／Ｔが、３層目以上の上層配線層の配線のＷ／Ｔよりも大きい。 - 特許庁

To provide an embedded ridge type semiconductor laser in which the crystalline deterioration of a third upper clad layer is prevented when a current block layer contains Al, an operating voltage is low and an efficiency is high.例文帳に追加

電流ブロック層がＡｌを含む場合における、第３上部クラッド層の結晶性劣化を防止し、動作電圧が低く高効率な埋込リッジ型半導体レーザを提供する。 - 特許庁

First and second source/drain regions of the conductivity type are formed in the epitaxial layer proximate an upper surface of the epitaxial layer, the first and second source/drain regions being spaced laterally from one another.例文帳に追加

第１、第２導電型のソース／ドレイン領域が、エピタキシャル層内でその上面に近接して形成され、第１、第２ソース／ドレイン領域は互いに横に間隔を置いて設置される。 - 特許庁

To provide a CMP pad of such a structure that, even if a stress is applied thereto from a dresser, etc. reciprocating in a diametrical direction, a central area of an upper layer does not peel off from an intermediate layer.例文帳に追加

直径方向に往復移動するドレッサ等から応力が作用しても上層の中央領域が中間層から剥離しない構造のＣＭＰパッドを提供する。 - 特許庁

A gate line is formed on a substrate, a gate insulating film and a semiconductor layer are continuously deposited on the gate line, and a lower conductive film and an upper conductive film are vapor deposited on the semiconductor layer.例文帳に追加

基板上にゲート線を形成し、ゲート線上にゲート絶縁膜と半導体層を連続積層し、半導体層上に下部導電膜と上部導電膜を蒸着する。 - 特許庁

This piezoelectric device comprises a piezoelectric element layer having a dielectric element which has a perovskite crystal structure, and an upper electrode and a lower electrode disposed through the piezoelectric element layer.例文帳に追加

この圧電体素子は、ペロブスカイト結晶構造を持つ強誘電体を備えた圧電体層と当該圧電体層を挟んで配置される上電極および下電極とを備える。 - 特許庁

To obtain a semiconductor integrated circuit which uses a polysilicon layer, corresponding to upper electrodes of two-layer polysilicon capacitor elements as resistance elements to reduce the chip area.例文帳に追加

２層ポリシリコン容量素子において、上部電極に相当するポリシリコンレイヤを抵抗素子として用いることによりチップ面積の縮小を図ることができる半導体集積回路を得る。 - 特許庁

Consequently, the upper surface position D_2 of the silicon oxide film 22 becomes shallower than the interface between the silicon substrate 2 and the epitaxial layer 18 from the surface of the epitaxial layer 18.例文帳に追加

これにより、酸化シリコン膜２２の上面位置Ｄ_2が、シリコン基板２とエピタキシャル層１８との界面の位置よりも、エピタキシャル層１８の表面から浅い位置になるようにされる。 - 特許庁

Both the lower electrode layer 2 and the upper electrode layer 4 constituting a capacitor 13 are composed not of a polysilicon based semiconductor requiring ion doping but of a metal not requiring ion doping.例文帳に追加

キャパシタ１３を構成する下部電極層２および上部電極層４の双方を、イオンドープ処理が必要なポリシリコン系の半導体ではなく、イオンドープ処理が不要な金属で構成する。 - 特許庁

The lower clad layer 12 and the upper clad layer 16 are made of oxetane resin, wherein a specific block coloring matter is added and uniformly dispersed so as to be 1.0 wt%.例文帳に追加

下部クラッド層１２及び上部クラッド層１６は、オキセタン樹脂からなり、添加率が１．０重量％になるように特定黒色色素が添加され、一様に分散されている。 - 特許庁

A transparent electrode 3 is formed on the whole upper surface of a transparent substrate 2, and a convoluted blue luminous layer 4 and a red luminous layer 5 are formed on the transparent electrode 3.例文帳に追加

透明基板２の上面全体に透明電極３が形成され、透明電極３の上に渦巻き状に形成された青発光層４と赤発光層５が形成されている。 - 特許庁

An n diffusion region 70 is provided within the upper surface of the n^- semiconductor layer 2 at least between the p impurity region 3 and the n^+ impurity region 12, of the n^- semiconductor layer 2.例文帳に追加

ｎ^-半導体層２のうち少なくとｐ不純物領域３とｎ^+不純物領域１２との間のｎ^-半導体層２の上面内にはｎ拡散領域７０が設けられている。 - 特許庁

A sandwich structure 60, comprising a piezoelectric layer 62 and lower and upper electrodes 61, 63 jointed to both surfaces of the piezoelectric layer, is disposed so as to stride over the pit 52.例文帳に追加

窪み５２をまたぐように、圧電体層６２とその両面に接合された下方電極６１及び上方電極６３とからなる挟み込み構造体６０が配置されている。 - 特許庁

A gate line containing a gate electrode, a gate insulation film, a semiconductor layer, a resistive contact layer, a data line having a source electrode and a drain electrode are formed on the upper part of an insulation substrate.例文帳に追加

絶縁基板の上部に、ゲート電極を含むゲート線、ゲート絶縁膜、半導体層及び抵抗性接触層、ソース電極を有するデータ線及びドレーン電極を形成する。 - 特許庁

In the I/O region 11, there is provided an annular wiring 60 having a laminated structure which includes an upper layer 61 corresponding to a first potential and a lower layer 62 corresponding to a second potential.例文帳に追加

ＩＯ領域１１には、第１電位に対応する上部層６１と、第２電位に対応する下部層６２とを含む積層構造を有する環状配線６０が設けられている。 - 特許庁

Then an upper electrode layer 26 is formed on the surface of the dielectric layer 24, so that the capacitor element 10 having MIM structure indicating a high dielectric characteristic even in a high frequency band can be obtained.例文帳に追加

更に、その上に上部電極層２６を形成することにより、高周波帯域でも優れた誘電特性を示すＭＩＭ構造を有するキャパシタ素子１０が得られる。 - 特許庁

To prevent crosstalk caused by capacity coupling between a data line and a pixel electrode while holding a step shape between adjacent data lines in a layer where data lines are located, on the upper layer side.例文帳に追加

データ線の位置する層における隣接するデータ線間の段差形状を上層側に保持しつつ、データ線及び画素電極間の容量結合に起因するクロストークを防止する。 - 特許庁

A metal pattern of chromium oxide is deposited on the upper surface of a glass substrate, and a covering resin layer comprising a cured product of an acrylic resin and a urethane-based resin composition is applied on the coated resin layer.例文帳に追加

ガラス基板の上面に酸化クロムの金属パターンを被着させ、その上にアクリル系樹脂及びウレタン系樹脂組成物の硬化物からなる被覆樹脂層を被覆形成する。 - 特許庁

An insulating resin 13 is laminated on the inner layer conductor circuit 12 on the upper surface of an inner layer resin 11 and coating resin 14 having water repellency is formed and coated on the insulating resin 13.例文帳に追加

内層樹脂１１上面の内層導体回路１２上に絶縁樹脂１３を積層し、絶縁樹脂１３上に撥水性を有するコーティング樹脂１４を被覆形成する。 - 特許庁

An embeded insulation oxide film 120 having a groove on its upper surface is formed on a substrate layer 110 as a mechanical support, and a very thin film SOI layer 130 traverses over the groove.例文帳に追加

機械的な支持のための基板層１１０上に形成されつつ上面に溝を有する埋込み絶縁酸化膜１２０を設け、超薄膜ＳＯＩ層１３０が溝上を横切る。 - 特許庁

A recess part is formed on an upper face of the source semiconductor layer and drain semiconductor layer 105, and a source electrode and drain electrode 108 are embedded in this recess part, respectively.例文帳に追加

ソース半導体層及びドレイン半導体層１０５の上面は凹部が形成されており、この凹部内にはそれぞれソース電極及びドレイ電極１０８が埋め込まれている。 - 特許庁

In manufacturing the piezoelectric actuator, a plurality of surface electrodes 45 are formed between an edge of a piezoelectric layer 42 and a portion opposed to the individual electrode 43 on an upper surface 42A of the piezoelectric layer 42.例文帳に追加

圧電アクチュエータの作製時に、圧電層４２の上面４２Ａにおける、圧電層４２の縁と個別電極４３に対向する部分との間に、複数の表面電極４５を形成する。 - 特許庁

For coating on the implant, targets of the bottom layer and the upper layer are disposed in parallel in a vacuum membrane forming chamber 21 and the targets are irradiated with laser beams successively for effective execution.例文帳に追加

インプラントへのコーティングでは真空成膜チャンバー２１内に下層、上層それぞれのターゲットを並置し、レーザーをターゲットに順次照射して連続的に行い効率的に実施する。 - 特許庁