「upper- layer」に関連した英語例文の一覧と使い方(185ページ目) - Weblio英語例文検索

Although the coating film is converted to silicon oxide films 2, 10 by heat treatment, cracks may be generated in the silicon oxide film 10 at an upper layer by thermal shrinkage stress, which can be prevented by the silicon nitride film 9.例文帳に追加

熱処理を行うと塗布膜はシリコン酸化膜２、１０に転換するが、このとき熱収縮応力により上層のシリコン酸化膜１０にクラックが発生することがあるが、シリコン窒化膜９で阻止できる。 - 特許庁

The second metal film 24 includes: a first portion 26 covering the whole upper surface of the first metal film 22; and a second portion 28 placed on a layer under the first metal film 22 and covering the end face of the first metal film 22.例文帳に追加

第２金属膜２４は、第１金属膜２２の上面を全て覆う第１部分２６と、第１金属膜２２の下の層に載るとともに第１金属膜２２の端面を覆う第２部分２８と、を含む。 - 特許庁

Each dummy gate electrode is embedded with a sidewall insulation film, the polysilicon film at an upper portion of each dummy gate is removed, a recess is formed on the insulation layer, and a second metal film is laminated in the recess to form a CMOS gate electrode.例文帳に追加

各ダミーゲート電極を、側壁絶縁膜で埋め込み、各ダミーゲートの上部のポリシリコン膜を除去し、絶縁層に凹部を形成した後、凹部内に第二の金属膜を積層し、ＣＭＯＳのゲート電極とする。 - 特許庁

To provide a semiconductor device that shields an upper part where inductor is formed, so that deterioration of inductor performance is prevented within a permitted value even when the inductor is arranged on a global layer; and to provide a method of manufacturing and designing the semiconductor device.例文帳に追加

インダクタをグローバル層に配置してもインダクタ性能の低下を許容値内に抑えるようにインダクタの形成領域上部をシールドできる半導体装置、製造方法および設計方法を提供すること。 - 特許庁

Second diffusion preventive layers 123, 224 are formed on at least one copper-containing wiring layers 134, 238 other than the lowermost copper-containing wiring layer 132 while avoiding the upper side of the photoelectric converting section 103.例文帳に追加

第２の拡散防止層１２３、２２４が、最下層の銅含有配線層１３２以外の少なくとも１つの銅含有配線層１３４、２３８上に、光電変換部１０３上方を避けて形成される。 - 特許庁

Further, an organic functional layer 107 formed on the anode 105 has a film thickness t_3 equal to or larger than the film thickness t_1 of the anode 105, and is formed from an upper surface of the anode 105 to a side face of an end.例文帳に追加

また、陽極１０５上に形成された有機機能層１０７は、その膜厚ｔ_３が、陽極１０５の膜厚ｔ_１以上であり、陽極１０５の上面から端部の側面にわたって形成されている。 - 特許庁

By this, a memory cell array area and a predetermined pad can be connected within a shorter distance by using a wiring formed in an upper layer that has lower electrical resistance, and power potential can be stably supplied to the memory cell array area.例文帳に追加

これにより、上層の低抵抗配線を用いてメモリセルアレイ領域と所定のパッドとを短距離で接続できるため、メモリセルアレイ領域に電源電位を安定的に供給することが可能となる。 - 特許庁

A non-cut part 21b is left by not cutting the skin layer 22 of the section corresponding to a connection pipe insertion direction upper side on the inner bottom surface of the seal ring fitting groove 21 of the inner tube 2 and keeping it as it is.例文帳に追加

内筒２のシールリング嵌合溝２１の内底表面における接続管差込み方向上手側に対応する箇所のスキン層２２は切削しないでそのままにした非切削部２１ｂを設ける。 - 特許庁

A touch panel controller 3 selects sensor electrodes of the touch panel 1 provided on an upper layer of a liquid crystal display panel 2 one by one to determine for contact of a conductor to the position according to each selected sensor electrode.例文帳に追加

タッチパネルコントローラ３は、液晶表示パネル２の上層に設けられたタッチパネル１のセンサ電極を一つずつ選択し、選択したセンサ電極に応じた位置に対する導体の接触の有無を判定する。 - 特許庁

Insulating layers 90, 92 and 94 are formed between the upper surface of the semiconductor substrate 12 over a boundary part 72 between the cathode region 30 and collector region 52 and the solder layer 96 over the boundary part 72.例文帳に追加

カソード領域３０とコレクタ領域５２の境界部７２の上方の半導体基板１２の上面と前記境界部７２の上方のはんだ層９６との間に、絶縁層９０、９２、９４が形成されている。 - 特許庁

Each upper clad layer of optical waveguide regions 11, 13 of the optical waveguide 10, optical waveguide regions 21, 23 of the optical waveguide 20, the incident side optical demultiplexer 30, and the emission side optical multiplexer 40 comprise a semi-insulating semiconductor.例文帳に追加

光導波路１０の光導波領域１１，１３、光導波路２０の光導波領域２１，２３、入射側分波器３０及び出射側合波器４０の各上部クラッド層は、半絶縁半導体からなる。 - 特許庁

A power generation unit 20 including a positive electrode 11 and a negative electrode 12 is housed in a battery can 2 of which the upper part is open, and a thermosetting resin layer 25 is formed on the inner bottom face 2b of the battery can 2.例文帳に追加

正極電極１１および負極電極１２を含む発電ユニット２０を、上部が開口された電池缶２内に収容し、電池缶２の底部内面２ｂに熱硬化樹脂層２５を形成する。 - 特許庁

To prevent visibility of characters from being reduced by arranging character image data of a portion overlapping with an area of a visible electronic signature in an upper layer above the visible electronic signature when adding the visible electronic signature to an electronic file.例文帳に追加

可視電子署名を電子ファイルに付加する際に、可視電子署名の領域と重なる部分の文字画像データを可視電子署名の上位レイヤに配置することにより文字の視認性の低下を防止する。 - 特許庁

A protective film 60 covering almost the whole face of a substrate is formed on the upper layer of the opposed-electrode to prevent the deterioration of the element 40 by preventing moisture and oxygen by the protective film 60.例文帳に追加

対向電極ｏｐの上層には基板の略全面を覆う保護膜６０が形成されており、この保護膜６０によって水分や酸素の侵入を防いで薄膜発光素子４０の劣化を防止する。 - 特許庁

Separation of the uppermost card K from subsequent cards is performed by holding both end faces of the card K in between separation rollers 36 and lifting the card on the upper-layer side of a group of cards before a sucking head 31 sucks the card.例文帳に追加

吸着ヘッド３１がカードを吸着する前に、捌きコロ３６間でカード群の上層側でカードＫの両端面を挟み込んで持ち上げることにより最上側のカードＫと２枚目以降のカードを捌く。 - 特許庁

The VCSEL 10 includes: a lower DBR 14 formed on a substrate 12 and including a semiconductor oxidized layer 32 whose constitution element is Al; an active region 16; and an upper DBR 18 worked on a post P.例文帳に追加

ＶＣＳＥＬ１０、基板１２上に形成され、Ａｌを構成元素とする半導体被酸化層３２を含む下部ＤＢＲ１４と、活性領域１６と、ポストＰに加工された上部ＤＢＲ１８とを備える。 - 特許庁

To provide a semiconductor device wherein coverage of an organic resin film in a corner part of an upper face of a Cu electrode layer is made sufficient even if the organic resin film is not especially made thick, and to provide a manufacturing method of the semiconductor device.例文帳に追加

有機樹脂膜を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる半導体装置およびその製造方法を提供する。 - 特許庁

A metal layer 1b is opposite to the upper surface part 10 and the lower surface part 11 of the piezoelectric resistance raw material 1, and the piezoelectric resistance raw material 2 is held between the metal deposited films 1 for electrodes to form three-layered structure.例文帳に追加

圧電抵抗素材２の上面部１０及び下面部１１には共に金属層１ｂが対向しており、圧電抵抗素材２が電極用金属蒸着フィルム１に挟まれた３層構造となっている。 - 特許庁

To provide a method of manufacturing an epitaxial wafer without generating irregularity on an epitaxial layer at a position facing a lift pin even when an output ratio of upper and lower lamps is changed or depositing silicon on the back face of a silicon wafer.例文帳に追加

上側及び下側ランプの出力比を変量しても、リフトピンに対向する位置のエピタキシャル層に凹凸を発生させず、シリコンウェーハ裏面にシリコンを堆積させないエピタキシャルウェーハの製造方法を提供する。 - 特許庁

The sticky body 13 can be used immediately by placing the printed wiring board thereon and fixing the wiring board because the upper surface of the sticky body 13 stuck to the tool body has already formed sticky layer 16.例文帳に追加

治具本体に接着された粘着体１３の上面には既に粘着層１６が形成されているため、直ちにその上にプリント配線基板を搭載してこれを固定して使用することが可能となる。 - 特許庁

In parallel with this, upper layer wiring 21b for a top electrode formed on top of the hard mask film 19 is electrically connected to the top electrode 17 via a plug 22b for a top electrode and the stopper film 18.例文帳に追加

これと並行して、ハードマスク膜１９上に設けられた上部電極用上層配線２１ｂを、上部電極用プラグ２２ｂおよびストッパー膜１８を介して上部電極１７に電気的に接続する。 - 特許庁

In this removing process, a pure water liquid film D is formed on the wafer W in the static state, and the upper layer portion of the resist pattern size shrinking agent B is dissolved by the pure water liquid film D.例文帳に追加

この除去工程では、先ずウェハＷを静止した状態でウェハＷ上に純水の液膜Ｄを形成して、純水の液膜Ｄによりレジストパターン寸法縮小剤Ｂの上層部分を溶解する。 - 特許庁

The multilayer wiring board 7 with a built-in inductor is provided with a spiral inductor 1, a ground conductor layer 2, dielectric layers 5 formed on the upper and lower layers of it and a via hole or a through hole for connection with a circuit pattern.例文帳に追加

インダクタ内蔵多層配線板７は、スパイラルインダクタ１と、接地導体層２と、その上層および下層に形成された誘電体層５と、回路パターンと接続するためのビアホールまたはスルーホールとを備えている。 - 特許庁

The present surface emitting laser is provided at the underside of the upper distributed reflection layer, and air gaps having different gaps in a vertical direction are prepared, thus emitting a laser beam with a different wavelength for each air gap.例文帳に追加

本面発光レーザは、上部分布反射層の下側に設けられ、上下方向の間隔が異なるエアギャップを設け、エアギャップごとに異なる波長のレーザ光を出射すること特徴とするものである。 - 特許庁

To provide a polishing method capable of selectively polishing and removing a silicon oxide film of an upper layer relative to a base silicon nitride film on the peripheral end face of a substrate, and to provide a polishing composition used in the polishing method.例文帳に追加

基板の周端面において、下地の窒化シリコン膜に対して上層の酸化シリコン膜を選択的に研磨除去することが可能な研磨方法、およびこの研磨方法に用いる研磨用組成物を提供する。 - 特許庁

The memory device has a first insulating film 102, a charge storing insulating film 103, and a second insulating film 104 on the semiconductor layer 101; and further has a gate electrode 105 made of polysilicon on an upper surface thereof.例文帳に追加

半導体層１０１上には、第一の絶縁膜１０２、電荷蓄積絶縁膜１０３、および第二の絶縁膜１０４を有しており、さらに、その上側に、ポリシリコン等よりなるゲート電極１０５を有する。 - 特許庁

To provide a method for manufacturing an absorbent body, capable of effectively preventing positional deviation of an upper layer absorbent body in the state of wearing the absorbent article or in manufacturing steps of the absorbent article.例文帳に追加

吸収性物品の着用状態において、又は吸収性物品の製造過程において、上層吸収体に位置ずれが発生することを効果的に防止し得る吸収体の製造方法を提供すること。 - 特許庁

The thin-film acoustic resonator 10 comprises a substrate 11, an acoustic multilayer film 12 successively laminated onto the substrate 11, an adhesive layer 13, a lower electrode 14, a piezoelectric thin film 15, and an upper electrode 16.例文帳に追加

薄膜音響共振子１０は、基体１１と、基体１１の上に順に積層された音響多層膜１２、密着層１３、下部電極１４、圧電薄膜１５および上部電極１６を備えている。 - 特許庁

Moreover, a single or a plurality of via-holes around the electronic element layer 313 permit electrical signal connection between the upper and lower surfaces of the packaging structure and enable more functionality of the packaging unit 300.例文帳に追加

また、電子素子層３１３の周囲の単一または複数のビアホールは、パッケージ構造の上部および下部表面の間の電気信号接続を可能にし、パッケージユニット３００のさらなる機能性を可能にする。 - 特許庁

To prevent connecting locations from being limited by enabling soldering of connecting pins and upper layer circuit board to be performed by means of reflow solder and print of cream solder.例文帳に追加

２枚の回路基板を、接続ピンを立てて積層接続する場合に、接続ピンと上層回路基板とのはんだ付けを、クリームはんだの印刷、リフローはんだ付けで行えるようにして、接続箇所を規制されないようにする。 - 特許庁

The position and the type of the function block or a layout shape and a pitch of a memory cell can speedily and easily be judged, and the fault can efficiently be analyzed by viewing them from the upper layer with such a constitution.例文帳に追加

このような構成により、上層からみるだけで機能ブロックの位置および種類、あるいはメモリセルのレイアウト形状およびピッチを迅速に、かつ容易に判断でき、不良解析を効率的に行うことができる。 - 特許庁

To provide an npin type semiconductor light modulator separating electrically an upper n-type clad layer from an electric signal line of a waveguide, and to provide a light modulation device using the same.例文帳に追加

本発明は、上部のｎ型のクラッド層と導波路の電気信号ラインとが電気的に分離できるｎｐｉｎ型の半導体光変調器及びこれを利用する光変調装置を提供することを目的とする。 - 特許庁

To provide an optical switching element with which symmetry of a response voltage waveform is ensured in AC driving even when an upper charge generation layer is formed by applying a dispersion, and an optically writable medium for display.例文帳に追加

上部電荷発生層を分散液塗布により形成した場合でも、交流駆動時に応答電圧波形の対称性を確保できる光スイッチング素子および光書き込み型表示媒体を提供することである。 - 特許庁

To provide a semiconductor element in which high heat dissipating characteristics and high product yield are maintained by forming a metal layer having a sufficient film thickness as an upper electrode close to a light emitting end surface (cleaved end surface).例文帳に追加

上部電極として十分な膜厚の金属層を発光端面（劈開端面）近傍まで形成し、高い放熱性を維持できると共に、製品歩留まりを高く維持することができる半導体素子を提供する。 - 特許庁

The upper electrode 113 is directly in contact with at least one of the surface, both side surfaces and bottom surface of the contact layer in the ridge part, and the surface of the ridge part other than them is covered with an insulation film 111.例文帳に追加

リッジ部におけるコンタクト層の表面と、その両側面および底面の少なくともいずれかに、上側電極１１３が直接接しており、それ以外のリッジ部表面は絶縁膜１１１で覆われている。 - 特許庁

Heating elements 35 are arranged on the upper layer of an uppermost wiring pattern 30 formed on a semiconductor substrate 22 or on the wiring pattern 31 for power supply or the wiring pattern for earth formed on the semiconductor substrate 22.例文帳に追加

本発明は、半導体基板２２の最上層の配線パターン３０の上層に、又は半導体基板２２の電源用配線パターン３１又はアース用配線パターンの上層に、発熱素子３５を配置する。 - 特許庁

The couple line 111 consists of a stepwise conductor pattern, arranged on an upper part of the insulation layer 120 so that it is overlapped with a part of the inductance line 123 and it is not overlapped with the inductance line 121.例文帳に追加

カップルライン１１１は、階段形状の導体パターンからなり、インダクタンス線路１２３の一部と重ね合わされるようにして、絶縁層１２０上方に配置され、インダクタンス線路１２１とは重ならないようにされる。 - 特許庁

The upper section of the substrate 1 is coated with a paste comprising aluminum, the paste is baked in an atmosphere in which the sum of the partial pressure of oxygen and nitrogen reaches 10 kPa or less, and the aluminum electrode layer 8 is formed.例文帳に追加

シリコン半導体基板１の上にアルミニウムを含むペーストを塗布し、酸素と窒素の分圧の和が１０ｋＰａ以下の雰囲気中で加熱することによってペーストを焼成してアルミニウム電極層８を形成する。 - 特許庁

During dry etching of the carbon-contained film for forming a lower mold layer, a storage node hole having an outer diameter size that is larger in a lower part than in an upper part by using an isotropic etching characteristic of the carbon-contained film.例文帳に追加

下部モールド層の形成のための炭素含有膜のドライエッチング時、炭素含有膜の等方性エッチング特性を利用して、上部より下部でさらに大きい外径サイズを持つストレージノードホールを形成できる。 - 特許庁

In the atmosphere an inert gas, sputtering is executed using a second target comprising tungsten to deposit it on a tungsten film 105, which is to be come the upper layer part of the gate electrode on the tungsten nitride film 104.例文帳に追加

不活性ガスの雰囲気中において、タングステンからなる第２のターゲットを用いてスパッタリングを行なうことにより、タングステン窒化膜１０４の上に、ゲート電極の上層部となるタングステン膜１０５を堆積する。 - 特許庁

The conductive impurity region 3 for transferring the electric signal from the light receiving element 14 to the signal processing circuit 15 is formed from the bottom of the trench as far as the upper surface of the semiconductor growth layer 2.例文帳に追加

受光素子１４からの電気信号を信号処理回路１５へ伝送するための導電性不純物領域３は、トレンチの底部から半導体成長層２の上面まで至るように形成されている。 - 特許庁

The dielectric substance resonator without any via conductor by arranging an upper electrode 4a and a lower electrode 4b on both surfaces of a dielectric substance board 1, and forming a resonance hole 3 to an internal metallized layer 2 formed therein.例文帳に追加

誘電体基板１の両面に上部電極４ａ、下部電極４ｂを配置し、その内部に内部メタライズ層２に共振空孔部３を形成して、ビア導体のない誘電体共振器を作成する。 - 特許庁

On the TFT array substrate 10 of a reflective electrooptical device 100, a recess and projection forming film 13a, a pixel electrode 9a, an upper layer insulation film 7a and a light reflection film 8a are formed in the order.例文帳に追加

反射型電気光学装置１００のＴＦＴアレイ基板１０には、凹凸形成膜１３ａ、画素電極９ａ、上層絶縁膜７ａおよび光反射膜８ａがこの順に形成されている。 - 特許庁

To provide a photoresist pattern forming method using a radiation-sensitive resin composition and an upper layer film forming composition each having sufficient transmittance at an exposure wavelength, particularly at 248 nm (KrF) and 193 nm (ArF).例文帳に追加

露光波長、特に２４８ｎｍ（ＫｒＦ）および１９３ｎｍ（ＡｒＦ）で十分な透過性を持つ、感放射線性樹脂組成物と上層膜形成組成物を用いたフォトレジストパターン形成方法を提供すること。 - 特許庁

To provide a resist upper layer antireflection film which achieves a high antireflection effect, can be removed simultaneously with development of a resist to ensure high process easiness, and does not cause mixing with the resist so that resist profile is not varied.例文帳に追加

高い反射防止効果を達成し、かつレジストの現像と共に除去可能でプロセス簡便性が高く、レジストとミキシングを起こさずにレジストの形状を変化させないレジスト上層反射防止膜を提供する。 - 特許庁