「"くるーぷ"」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

騒音キャンセルヘッドフォンにおいて、デジタル制御で応答周波数１ｋＨｚを実現して騒音キャンセル用フィードバックループのゲインばらつきを自動調整し、このばらつき調整の際の時間をあえて長くしてビープ音として利用できる音を発生させ、騒音キャンセルモードの開始と、ばらつき調整の開始を視聴者に認識させる。例文帳に追加

To provide a technology of allowing a listener to recognize start of a noise cancel mode and start of variation adjustment in a noise canceled headphone by realizing a response frequency of 1kHz in digital control for automatically adjusting variations in gains of a noise cancel feedback loop in daring to extend a time required for the variation adjustment so as to produce a tone usable as a beep tone. - 特許庁

フィードバックループは、目標温度と熱交換器６から流出する２次冷媒の温度との誤差に基づいて電動弁１１の開度を決定するフィードバック制御演算器２２と、電動弁１１の開度に応じてフィードバック制御演算器２２のゲインを設定するフィードバック制御ゲイン設定器２４とを含む。例文帳に追加

The feedback loop contains: a feedback control computing element 22 for determining the opening of the motor-operated valve 11 based on an error between a target temperature and a temperature of the secondary coolant flowing out of the heat exchanger 6; and a feedback control gain setter 24 for setting a gain of the feedback control computing element 22 according to the opening of the motor-operated valve 11. - 特許庁

この音響出力予測検出部２３、加算回路２５、ループ増幅回路２６および加算回路２２によって、フィードバックループを形成して、デジタル信号出力Ｓｏとして、デジタル信号入力Ｓｉがスピーカシステムに供給されたときの過渡応答を打ち消すようなスピーカ駆動信号を得、これをアナログ信号に変換してスピーカシステムに供給する。例文帳に追加

A feedback loop is formed by the sound output prediction detection section 23, an adder circuit 25, a loop amplifier circuit 26, and an adder circuit 22 to obtain a speaker drive signal to cancel a transient response as a digital signal output So when the digital signal input Si is fed to the speaker system, the speaker drive signal is converted into an analog signal, which is fed to the speaker system. - 特許庁

本発明によれば、閉ループ方式において、ＡＦＭで計測する物体の表面形状を推定する外乱オブザーバである表面形状オブザーバ（ＳＴＯ）は、フィードバックループとは独立な開ループで実現され、本発明に係るＡＦＭの帯域は、閉ループ方式の安定性に影響を与えることはないため、フィードバック制御系よりも高帯域化されたＡＦＭを提供することができる。例文帳に追加

A surface shape observer (STO) that id a disturbance observer for estimating the surface shape measured by AFM is realized as an open loop, that is independent of a feedback loop in a closed-loop system; and since the band of AFM will not affect the stability of the closed-loop system, AFM which is widened farther in band than the feedback control system can be provided. - 特許庁

このようなギャップを設けることによって、可動シンカー８の作用部８ｃが受ける編糸からの抗力が線ばね１８による付勢力よりも大きくなれば、可動シンカー８は、作用部８ｃが歯口２から後退するように揺動変位する余地があるので、編糸の張力を緩和し、かつ最後退位置を規制して正常な編目ループを形成させることができる。例文帳に追加

The gap decreases the tension of a knitting yarn and restricts the most retreated position to form a normal knit loop because the movable sinker 8 has a swinging margin to enable the retreatment of the action part 8c from the space 2 when the force of the knitting yarn on the action part 8c of the movable sinker 8 becomes larger than the force applied by the wire spring 18. - 特許庁

被管理物品のＸ軸平面、Ｙ軸平面及びＺ軸平面にそれぞれループアンテナを配置し、各ループアンテナを並列接続してＲＦタグチップに接続することにより、固定した位置に配置したリーダライタでも物品の向きに左右されずにＲＦタグチップに記録された管理情報を読み書きすることができる三軸タグアンテナを提供する。例文帳に追加

To provide a three-axes tag antenna that enables even a reader writer arranged at a fixed position to read and write management information out of and to an RF tag chip without being influenced by the direction of an article by arranging loop antennas on an X-axis plane, a Y-axis plane, and a Z-axis plane of the article to be managed. - 特許庁

ＳＱＵＩＤ磁束計は磁場を検出するＳＱＵＩＤ１０と、ＳＱＵＩＤ１０の出力を増幅するプリアンプ１６と、プリアンプ１６からの出力を増幅して出力信号を取出すとともに、磁束ロックループを構成するために磁場バイアス等を印加する駆動回路本体と、駆動回路本体２０に接続されたＳＱＵＩＤ磁束計全体を制御するパソコン４０とを含む。例文帳に追加

The SQUID fluxmeter includes a SQUID for detecting a magnetic field, a preamplifier 16 for amplifying an output of the SQUID, a driving circuit body for amplifying an output from the preamplifier 16 to take out an output signal and applying a magnetic field bias or the like to constitute a magnetic flux lock loop, and a personal computer 40 for controlling the whole of the SQUID fluxmeter connected to the driving circuit body. - 特許庁

そして、空間安定化されたジンバルプラットホームにセンサ４９を搭載してなるシーカ部４により、飛来する目標を追尾し、センサ指向方向と目標とのなす角としての誤差角εを０とする第１のフィードバックループを形成して目標を常時センサ視野中央に捕捉する。例文帳に追加

The defensive device always catches a target coming flying at the center of the visual field of a sensor by tracking the target by means of a seeker section 4 constituted by mounting the sensor on a spatially stabilized gimbal platform and forming a first feedback loop which makes the error angle ε between the directed direction of the sensor and target zero. - 特許庁

面ファスナーのフック要素と係脱するフック受け要素を、表面側から視認可能なターゲットを有する基材部と、この基材部５ｂの表面に固定された多数のループ５ａ，５ａ…とからなるものとするとともに、各ループ５ａ，５ａ…を未捲縮加工の真直ぐなまたは緩やかにカーブしたフィラメント糸により形成する。例文帳に追加

The hook receiving elements engaged with or disengaged from hook elements of a surface fastener comprise the base material part having the target visually recognizable from a surface side and a plurality of loops 5a fixed on the surface of the base material part 5b, and the loops 5a are formed of straight or gently curved filament yarns obtained by the non-crimp finishing. - 特許庁

加熱撹拌手段３０は、スチームＳを噴射し、かつ、ドレインＤを回収する複数の長孔３１ｃを形成した複数のループ状のパイプ３１が駆動軸２０を取り巻き、各ループ状のパイプ３１を両側面から２枚一組のプレート３２，３２が挟み、ループ状のパイプ３１から径方向に撹拌羽根３３が突出したものである。例文帳に追加

In the heating agitation means 30, a plurality of looped pipes 31 formed with a plurality of oval holes 31c jetting out steam S and recovering drain D surround the drive shaft 20, a pair of plates 32, 32 holds each looped pipe 31 from both side faces, and agitation blades 33 radially protrude from the looped pipe 31. - 特許庁

フィードバックループは、中間レジスタ及びバタフライプロセッサに接続され、そして、もしイネーブルであれば、追加の数学演算を実行するために適切なバタフライプロセッサに処理されたデータ要素の第１の部分を転送するように構成され、もしディスエーブルであれば、少なくとも１の保持レジスタに処理されたデータ要素の第２の部分を転送するように構成される。例文帳に追加

A feedback loop is coupled to the intermediate register and the butterfly processor, and if enabled, is configured to transfer a first portion of processed data elements to the appropriate butterfly processor to perform additional mathematical operations, and if disabled, is configured to transfer a second portion of processed data elements to at least one holding register. - 特許庁

デプレショントランジスタＱＮ１から発生される電流に基づいて電圧を発生するトランジスタＱＮ２と、差動対を構成する２つのトランジスタの内の一方のトランジスタＱＮ３にチャネルドープすることにより生じたオフセット電圧を有する差動増幅器と、差動増幅器の出力と他方の入力との間に接続されてフィードバックループを形成するトランジスタＱＰ１を有する。例文帳に追加

This circuit has a transistor QN2 which generates a voltage according to the current generated by a depletion transistor QN1, a differential amplifier which has an offset voltage generated by channel doping to one transistor QN3 between two transistors constituting a differential couple, and a transistor QP1 which is connected to the output of the differential amplifier and the other input to form a feedback loop. - 特許庁

ＧＰＳ受信機１１で無線測位・航法システムからのパルスを受信し、サンプリング同期回路１２でフェーズロックループ回路により逓倍してサンプリング同期パルスを得、信号出力回路２１がサンプリング同期パルスを伝送路２３を介して各保護継電装置２２_1〜２２_nに絶対時間のサンプリング同期信号として供給する。例文帳に追加

A pulse received by a GPS receiver 11 from a radio positioning/ navigation system is multiplied by a phase lock loop circuit in a sampling synchronization circuit 12 to produce a sampling synchronization pulse which is delivered from a signal output circuit 21 through a transmission line 23 to each protective relay 221-22n as a sampling synchronization signal of absolute time. - 特許庁

光絶縁回路装置は第１のクロック信号によって駆動される第１のオプトアイソレータ回路を含み、第１のオプトアイソレータ回路の出力は、第１のクロック信号周波数の倍数である周波数を有する第２のクロック信号を同期させるように構成された位相ロックループ（ＰＬＬ）を駆動するために使用される。例文帳に追加

An optically isolated circuit device includes a first opto-isolator circuit that is driven by a first clock signal, and the output of the first opto-isolator circuit is used to drive a phase-locked loop (PLL) that is configured to synthesize a second clock signal having a frequency that is a multiple of the first clock signal frequency. - 特許庁

本発明の多相スイッチングレギュレータは、出力に接続された複数の単相スイッチングレギュレータと、負荷電流が第１のコンパレータの閾値よりも低く下降した後に、単相スイッチングレギュレータのうちの第１のレギュレータが、出力に接続された負荷に電流を出力するのを防止するフィードバックループ回路に接続された第１のコンパレータとを含む。例文帳に追加

This multiphase switching regulator includes a plurality of single-phase switching regulators which are connected to an output, and a first comparator which is connected to a feedback circuit for preventing a first regulator out of the single-phase switching regulators from outputting a current to a load connected to the output after the load current drops under the threshold of the first comparator. - 特許庁

パラメータ生成部２０は、検出部によって検出された検出値を入力として、飛行体の着陸制御パラメータを出力するニューラルネットワークであって、ニューラルネットワークを構成する複数のノードのうちの第１のノードの出力が第１のノードとは異なる第２のノードへ入力されるフィードバックループを有するニューラルネットワークで構成される。例文帳に追加

A parameter generation part 20 is a neural network outputting a landing control parameter by making a detection value detected by the detection part as an input, and is composed of the neural network having a feedback group inputted to a second node where an output of a first node among a plurality of nodes composing of the neural network is different from a first node. - 特許庁

ループ利得の切替えのための専用の制御線、記憶装置内の専用のテーブルあるいは複雑なコマンド回路を設ける必要もなくループ帯域の切替え制御を自動的に行うことができ、かつ、ループ帯域の切替の段数を容易に増やすことができてきめ細かいループ帯域の切替え制御を行うことができる。例文帳に追加

To enable precise loop band switching control by automatically performing the switching control of a loop band and easily increasing the number of steps in switching of the loop band without necessity to provide any dedicated control line for switching a loop gain, dedicated table in a storage device or complicated command circuit. - 特許庁

ドレイン端子から差動増幅器２を介してゲート電圧発生回路を制御して記憶セル群１において導通する記憶セル数を制御するフィードバックループが構成され、差動増幅器２によりドレイン印加電圧が所定ドレイン電圧ＶＲＦに維持されるようにゲート電圧発生回路３が制御される。例文帳に追加

A feedback loop for controlling a gate voltage generation circuit from a drain terminal through a differential amplifier 2 and controlling the number of conductive storage cells is configured in a storage cell group 1 to control a gate voltage generation circuit 3 such that predetermined drain voltage VRF maintains the drain applied voltage by the differential amplifier 2. - 特許庁

製造に入ると、ＣＰＣはウェーハ計測技術及びフィードバックループを活用することで特定のパターン又はレチクルに合わせてスキャナを最適化し、とりわけ、時間経過と共にオーバレイ及び／又はＣＤの均一性（ＣＤＵ）性能をモニタ及び制御してシステムをベースライン条件近くに連続して維持する。例文帳に追加

Once in manufacturing, the CPC optimizes a scanner in accordance with specific patterns or reticles by leveraging wafer metrology techniques and feedback loop, and monitors and controls, among other things, overlay and/or CD uniformity (CDU) performance over time to continuously keep the system close to the baseline condition. - 特許庁

ループコイルアンテナと無線タグとがなす角度をφとすると、アンテナに関しφが直角又は直角に近い値であったとしても、アンテナ２に関しては直角又は直角に近い値である確率は少なくループコイルアンテナ１又は２の少なくとも一方で無線タグを認証できる確率は高い。例文帳に追加

When an angle formed by the loop coil antenna and the radio tag is defined as ψ, even if ψ is perpendicular or a value close to perpendicular regarding the antenna, a probability to be perpendicular or the value close to perpendicular regarding the antenna 2 is reduced and a probability to authenticate the radio tag only with at least either the loop coil antenna 1 or 2 is high. - 特許庁

半導体装置は、システムクロックに基づいた内部クロックで動作し、前記内部クロックに同期してデータを入出力する半導体装置であって、前記内部クロックを生成する位相同期回路と、前記半導体装置のデータの入出力に基づいて、前記位相同期回路に対するフィードバックループに挿入される遅延パスを切り替えるスイッチ素子とを有する。例文帳に追加

The semiconductor device operates according to an internal clock based on the system clock, inputs/outputs data synchronized with the internal clock, and has a phase-locked loop for generating the internal clock and a switch element for switching delay paths to be inserted in a feedback loop with respect to the phase-locked loop on the basis of data input/output of the semiconductor device. - 特許庁

理想フィードバック制御器４０は、シミュレータ１０上において、制御対象モデル９０の状態量と、動作指令パターンから実システムモデル６０への入力を決定し、フィードバックループを策定すると共に、実システムモデル６０への入力を時系列データとしてメモリ１５に出力する。例文帳に追加

On the simulator 10, the ideal feedback control unit 40 determines input to the actual system model 60 from the state quantity and an operation instruction pattern of a control object model 90, and decides a feedback loop, and outputs input to the actual system model 60 to a memory 15 as time-series data. - 特許庁

制御可能なオシレータＤＣＯがフェーズロックループの出力信号ＣＫｏｕｔを発生し、且つ位相検知器ＰＤがＰＬＬ１２の入力クロック信号ＣＫｉｎとＰＬＬ出力信号ＣＫｏｕｔとの間の位相差を決定し、且つオシレータＤＣＯを使用されているクロック信号ＣＫｉｎと同期させる位相検知器出力信号を供給する。例文帳に追加

A controllable oscillator DCO generates an output signal CKout of the phase locked loop, and a phase detector PD determines a phase difference between an input clock signal CKin of the PLL 12 and the PLL output signal CKout, and provides a phase detector output signal synchronizing the oscillator DCO with the clock signal CKin being used. - 特許庁

レジスタ制御ディレイロックループ及びそこから出力されたＤＬＬクロックを用いる内部回路を備えた半導体デバイスにおいて、半導体デバイスに対する作動信号及び非作動信号に応答して、内部回路に印加されるＤＬＬクロックをイネーブルしたりディスエーブルしたりするクロックイネーブル信号を生成する手段を備える。例文帳に追加

The semiconductor device having a register control delay lock loop and an internal circuit using a DLL clock outputted from it is provided with a means for generating a clock-enable signal enabling and disabling the DLL clock applied to the internal circuit responding to an activation signal and a non-activation signal for the semiconductor device. - 特許庁

このメインフィードバックループに加え、トルク偏差ΔＴに対する時定数τの関係を示すテーブル８６を用いて、各制御演算周期のタイミングにおけるトルク偏差ΔＴに対応する時定数τを求め、その時定数τに基づく１次遅れの応答特性８８を１次遅れ処理部７４に適用するループが設けられる。例文帳に追加

In addition to this main feedback loop, the control system is provided with a loop for getting a time constant τ corresponding to a torque deviation ΔT at the timing of each control operation cycle by using a table 86 which shows the relation of the time constant τ to the torque deviation ΔT, and applying the response property 88 of the primary delay based on the time constant τ to a primary delay processor 74. - 特許庁

入力ソフトウェア７０２を解析して求めた、ループ中の算術演算回数をループ中にアクセスするデータのサイズで除した計算密度と、データを参照する領域を合計したデータ参照領域サイズと、予め用意された前記ホストプロセッサ１０１と前記アクセラレータプロセッサ１０４との実行時間の優劣が定められている勝敗表とに基づいて、各ループを実行させるプロセッサを決定する。例文帳に追加

A processor that executes respective loops is determined on the basis of calculation density found by analyzing input software 702 and calculated by dividing an arithmetic operation frequency in a loop by the size of data accessed in the loop, a data reference area size that is a total of areas where data is referred to, and a preliminarily prepared win-loss table in which wins and losses of execution times between the host processor 101 and an accelerator processor 104 are defined. - 特許庁

反射板１と、前記反射板１上に配置され、複数のループ素子５がマトリクス状に配置された周期ループ構造体３と、前記反射板１と前記周期ループ構造体３との間に配置される励振素子２とを有するアンテナであって、前記周期ループ構造体３の各ループ素子５の外縁長は同じであり、前記周期ループ構造体３における、第１方向に沿って配置される１行ないしｍ行毎のループ素子５の内縁長は、第１行目から第ｍ行目に向かって順次大きくなっている。例文帳に追加

An antenna comprises: a reflection plate 1; a periodical loop structure body 3 arranged on the reflection plate 1, and in which a plurality of loop elements 5 are arranged in a matrix state; and an exciting element 2 arranged between the reflection plate 1 and the periodical loop structure body 3. - 特許庁

シャイロックは、自分の残酷なもくろみが実行できなくなったことに気がついて、がっかりした顔つきで、お金を頂くことにいたしますと言った。バサーニオは、アントニオが思いがけず救出されたことをこの上なく喜び、こう叫んだ。「ここにそのお金がありますよ！」だがポーシャはこう言ってシャイロックを止めた。「ちょっと待て、何も急ぐことはない。このユダヤ人にはあの罰金以外の何物も与えてはならぬ。それゆえ、準備しなさい、シャイロック。肉を切り取るのだ。だが、血を一滴も流さないように気をつけるのだ。また、ちょうど１ポンドより多くも少なくも切り取ってはならぬぞ。それよりわずか１スクループル［＃注９］多くても少なくても、いや、もしそのはかりが髪の毛一本分でも余分に回ったら、お前はヴェニスの法律によって死刑を宣告されるのだ。そしてお前の財産はすべて元老院に没収されるのだ。」例文帳に追加

Shylock finding himself defeated in his cruel intent, said with a disappointed look, that he would take the money; and Bassanio, rejoiced beyond measure at Anthonio's unexpected deliverance, cried out, "Here is the money!" But Portia stopped him, saying, "Softly; there is no haste; the Jew shall have nothing but the penalty: therefore prepare, Shylock, to cut off the flesh; but mind you shed no blood; nor do not cut off more nor less than just a pound; be it more or less by one poor scruple, nay if the scale turn but by the weight of a single hair, you are condemned by the laws of Venice to die, and all your wealth is forfeited to the senate.  - Shakespeare『ヴェニスの商人』