「ちょう形回路」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

第２の電流源回路が、一対の伝送路ＯＴ１,ＯＴ２に現出する電圧ＯＵＴの基準となるコモンモード電圧を所定の参照電圧Ｖrefに調整する差動増幅器ＡＭＰを備え、（トランジスタＭ８,Ｍ９が形成する）電流経路に、差動増幅器の位相補償キャパシタＣＣが設けられている。例文帳に追加

Each of the second current source circuits comprises a differential amplifier AMP for regulating a common-mode voltage that becomes a reference of a voltage OUT to appear in the pair of transmission lines OT1, OT2, into a predetermined reference voltage Vref, and a phase compensation capacitor CC of the differential amplifier is provided in a current path (transistors M8, M9 are elaborates). - 特許庁

但し、配線パターンとの接続点となるコンタクトウィンドＣｏは、いずれの回路でも最小線幅で形成し、このコンタクトウィンドＣｏのサイズにより大きさが規定されるドレインＤｐ，ＤｎやソースＳｐ，Ｓｎのパターン幅（トランジスタ長Ｌに沿った方向の幅）は、必要最小限の大きさとなるように設計する。例文帳に追加

In this case, a contact window Co as the connection point of a wiring pattern is formed of the minimum line width in any circuit, and the pattern width (width in a direction following transistor length L) of drains Dp, Dn or sources Sp, Sn whose size is specified according to the size of the contact window Co is designed so as to be turned into the necessary minimum size. - 特許庁

抵抗Ｒ１を接続することによって、しきい値電圧が低い過消去状態のメモリセルにおいて流れるチャネル性リーク電流が自己調整的に抑制され、一括した書戻し対象のメモリセルにおいて、サブスレッショルドＣＨＥを発生させるための高電界領域を形成するのに必要な高電位のドレイン電圧を供給するチャージポンプ回路の出力電圧が確保される。例文帳に追加

a leak current in channel flowing in a memory cell of an over erasing state of which the threshold voltage is low is suppressed in a self-adjustment way by connecting the resistor R1, in a memory cell being an object of batch rewriting, output voltage of a charge pump circuit supplying drain voltage of a high potential required for forming a high electric field region for generating sub-threshold CHE is secured. - 特許庁

構成部品や回路を有する光ディスク装置１００が収納されたパソコン筐体６５において、光ディスク装置１００と外形が共通のケース６７と、このケースに着脱可能なダミー蓋６８とを有し、前記光ディスク装置が取り出された後、空いたスロットベイに前記ケースを取り込ませると共に、前記ケースに前記ダミー蓋を取り付けることを特徴とする。例文帳に追加

A personal computer housing 65 storing an optical disk drive 100 having a component and a circuit, has a case 67 whose external form is common with that of the disk drive 100 and the dummy cover 68 that is set detachable from the case, inserts the case into the empty slot bay, after extracting the optical disk drive and also inserts the dummy cover into the case. - 特許庁

基板上に一導電型半導体層と逆導電型半導体層を積層して形成した複数の島状半導体層を列状に配設し、それぞれの一導電型半導体層と逆導電型半導体層に電極を接続して設けたＬＥＤアレイにおいて、前記電極パッドに外部回路と接続するワイヤーを斜めにボンディングしたことを特徴とする。例文帳に追加

In an LED array in which a plurality of island-like semiconductor layers each of which is formed by laminating one-side conductive semiconductor layer and an reverse-conductive semiconductor upon another on a substrate is arranged in a row and respectively connecting electrodes to the semiconductor layers, wires connected to an external circuit are obliquely bonded to electrodes pads. - 特許庁

本願発明は、ＣＭＯＳ集積回路デバイスの製造方法において、Ｎチャネル領域およびＰチャネル領域において、ゲート電極膜形成前の高誘電率ゲート絶縁膜の電気的特性を調整するためのチタン系窒化物膜を下方のチタンを比較的多く含む膜と、上方の窒素を比較的多く含む膜を含む構成とするものである。例文帳に追加

The present manufacturing method of CMOS integrated circuit device comprises forming a titanium nitride film for adjusting electrical characteristics of a high dielectric gate insulation film before forming a gate electrode film at an N channel region and a P channel region, the titanium nitride film being composed of a lower film containing relatively rich titanium and an upper film containing relatively rich nitrogen. - 特許庁

強誘電性単結晶中に光導波路が形成されており、光導波路を伝搬する光に対して電極を介してマイクロ波信号を印加する進行波型光変調器において、マイクロ波信号との速度整合および外部回路とのインピーダンス整合を保持しつつ、光の挿入損失を低減できるような構造を提供する。例文帳に追加

To provide a structure capable of reducing the insertion loss of light while keeping speed consistency with microwave signals and impedance consistency with an external circuit in a traveling wave type optical modulator for impressing the microwave signals through an electrode to the light propagated through an optical waveguide for which the optical waveguide is formed in a ferroelectric single crystal. - 特許庁

本発明は、差動対を構成する、一方のトランジスタのコレクタ端子と他方のトランジスタのベース端子との間、および、他方のトランジスタのコレクタ端子と一方のトランジスタのベース端子との間にそれぞれ正帰還をかける構成の差動形の高周波発振回路において、発振性能を損うことなく、高調波成分どうしの相互変調歪み成分を低減できるようにすることを最も主要な特徴とする。例文帳に追加

To provide a high-frequency oscillation circuit of a differential form with a configuration, where positive feedback is respectively applied between a collector terminal of one transistor(TR) and a base terminal of the other TR and between the collector terminal of the other TR and a base terminal of the one TR in the differential pair TR configuration, that can reduce intermodulation distorting components between harmonics, without losing oscillation performance. - 特許庁

メモリ性液晶パネルは、ネガ表示と、ネガ表示と白黒表示が反転するポジ表示とを表示し、駆動回路は、ネガ表示が行われている時には、走査電極に走査電圧波形ＹＳ１を印加し、信号電極に信号電圧波形ＸＳ１，２を印加し、ポジ表示が行われている時には、ネガ表示が行われている時の走査電圧波形を信号電極へ印加し、かつ信号電圧波形を走査電極へ印加することを特徴とする。例文帳に追加

The memory type liquid crystal panel provides negative display and positive display wherein black and white of the negative display are inverted, and a driving circuit applies a scan voltage waveform YS1 to scan electrodes and signal voltage waveforms XS1 and XS2 to a signal electrodes during the negative display, and applies the same scan voltage waveform with the negative display to the signal electrodes and the signal voltage waveforms to the scan electrodes during the positive display. - 特許庁

実施の形態によるイメージセンサは、下部配線１１０と回路が形成された第１基板１００と、前記下部配線１１０と接触しながら前記第１基板１００とボンディングされた結晶半導体層と、前記結晶半導体層内に前記下部配線１１０と電気的に連結されるように形成されたフォトダイオード２１０と、前記フォトダイオード２１０内に形成された素子分離膜２２２と、を含むことを特徴とする。例文帳に追加

The image sensor according to an embodiment includes a first substrate 100 where a lower interconnection 110 and the circuitry are formed, a crystalline semiconductor layer bonded to the first substrate 100 in contact with the lower interconnection 110, the photodiode 210 formed in the crystalline semiconductor layer to be electrically coupled to the lower interconnection 110, and an element isolation film 222 formed in the photodiode 210. - 特許庁

最表層の絶縁層１８に複数の一方の電極膜１６が形成され、該各一方の電極膜１６と対応して前記絶縁層１８よりも誘電率の大きな強誘電体層１１が形成されていると共に、該各強誘電体層１１上に他方の電極膜２２が形成されて、搭載される半導体チップ２７の電源用端子と接続される複数のバイパスコンデンサ２５が形成されていることを特徴とする回路基板。例文帳に追加

The circuit board is obtained by forming a plurality of one electrode films 16 on an insulating layer 18 of the uppermost layer, forming a ferroelectric layer 11 having larger dielectric constant than that of the layer corresponding to the each one film 16, forming the other electrode film 22 on the layer 11, and forming a plurality of bypass capacitors 25 connected to the power terminal of a mounting semiconductor chip 27. - 特許庁

異なる帯域中心周波数を有する２つの弾性表面波フィルタを用いた分波器デバイスにおいて、２つの弾性表面波フィルタ同士の位相を整合させる位相整合用回路が線路パターンで形成され、かつ少なくとも１つの線路パターンが多層パッケージの複数の内層にわたって分割して形成され、少なくとも隣接する層に形成された前記線路パターンの形状が異なっていることを特徴とする。例文帳に追加

Concerning the branching filter device using two surface acoustic wave(SAW) filters having different band center frequencies, a circuit for phase matching for matching the phases of two SAW filters is formed from line patterns, at least one line pattern is formed while being divided over the plural inner layers of a multi-layer package, and the forms of the line patterns formed over adjacent layers are different at least. - 特許庁

半導体チップ支持用の４角形のタブ(14)と、このタブ(14)に一端が近接して設けられたボンディングワイヤ接続用の複数のリード(18)と、これらリード(18)の他端でこれらを支持する枠部(12A、12B)と、前記４角形のタブ(14)の角部から前記枠部(12A.12B)に延在する前記タブ(14)支持用のタブ吊りリード(16A～16D)とを有し、前記タブ吊りリード(16A～16D)は前記４角形のタブ(14)の角部からその角部を挟むタブ(14)の２辺に対して鈍角をなすような方向に延在してなることを特徴とする半導体集積回路用リードフレーム。例文帳に追加

Lead frame for semiconductor integrated circuit comprising, 4-cornered tab (14) for supporting semiconductor chip; multiple number of leads (18) for bonding wires at one end of the tab, a frame (12A, 12B) at the opposite end of the tab, and the tab support leads (16A ? 16D) extending from the 4 corners of said 4-cornered tab (14), characterized in that the tab support leads extend at an obtuse angle from the two sides of said 4-cornered tab (14). (See Figure 1)  - 特許庁

タイミング調整回路２０は、トランジスタＴＲｐ及びトランジスタＴＲｎを同時にオンさせないために、トランジスタＴＲｐのオフ期間内においてトランジスタＴＲｎのオン期間が形成されるトランジスタＴＲｎのゲート制御信号Ｎｉｎ、及びトランジスタＴＲｎのオフ期間内においてトランジスタＴＲｐのオン期間が形成されるトランジスタＴＲｐのゲート制御信号Ｐｉｎを各々形成する。例文帳に追加

The timing control circuit 20 respectively forms a gate control signal Nin of the transistor TRn for forming the ON period of the transistor TRn within the OFF period of the transistor TRp and a gate control signal Pin of the transistor TRp for forming the ON period of the transistor TRp within the OFF period of the transistor TRn so as not to simultaneously turn on the transistor TRp and the transistor TRn. - 特許庁

活性領域を分離するための素子分離領域を含む回路部と、マーク部とを基板に有する半導体装置であって、該マーク部に形成された素子分離溝と、該素子分離溝内に形成された素子分離絶縁膜と、該素子分離絶縁膜の表面の少なくとも一部を覆うエッチングストッパー膜と、該基板の全面に形成された層間絶縁膜と、該層間絶縁膜の表面から該基板の表面まで達するコンタクトホールと、を備えたことを特徴とする。例文帳に追加

The semiconductor device comprises: an element isolation groove formed in the mark portion; an element isolation insulating film formed within the element isolation groove; an etching stopper film covering at least a part of an surface of the element isolation insulating film; an interlayer insulating film formed on the whole surface of the substrate; and a contact hole extending from a surface of the interlayer insulating film to a surface of the substrate. - 特許庁

異方性導電フィルム３を介して電極２１が形成された配線基板２上にバンプ１１が形成された半導体チップ１０が実装された電子回路装置であって、電極２１と接合しているバンプ１１のボトム径Ａと、バンプ１１の半導体チップ１０から電極２１と接合するまでの高さＨと、異方性導電フィルム３を構成する樹脂成分３０のガラス転移温度以下における線膨張率Ｆ（ｍｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ^2 ）とを下記式で規定される範囲にバンプ１１が形成されている構成とする。例文帳に追加

In this electronic circuit device, a semiconductor chip 10 where a bump 11 is formed is packaged onto a wiring board 2 where an electrode 21 is formed via the anisotropic conductive film 3. - 特許庁

信号電荷を蓄積するフローティングディフュージョン部と、前記フローティングディフュージョン部にゲート電極が電気的に接続されるトランジスタを含み、前記フローティングディフュージョン部の電位変化に応じた信号を出力する出力回路とを備え、前記出力回路の接続配線が、前記ゲート電極の端部を含み前記フローティングディフュージョン部に開口するように形成されたコンタクトホールと、前記コンタクトホール内で、前記フローティングディフュージョン部から前記ゲート電極に這い上がるように形成され、前記ゲート電極と前記フローティングディフュージョン部とを電気的に接続する金属シリサイド膜を備えたことを特徴とする。例文帳に追加

Connection wiring of the output circuit has a contact hole formed to be opened in the floating diffusion part including an end part of the gate electrode and a metallic silicide film which is formed to creep up from the floating diffusion part to the gate electrode and electrically connects the gate electrode and the floating diffusion part. - 特許庁

半導体チップを固定した４角形のタブ(14)と、このタブ(14)にその一端が近接して設けられ、かつその一端部において前記半導体チップから延在せられたボンディングワイヤが接続された複数のリード(18)と、前記４角形タブ(14)の角部から連続してその角部を挟むタブ(14)の２辺に対して鈍角をなす方向に延在する前記タブ(14)支持用のタブ吊りリード(16A～16D)と、前記半導体チップ、タブ(14)、ボンディングワイヤ、タブ吊りリード(16A～16D)の全体及び前記複数のリード(18)の一部を被覆するレジン封止体とからなることを特徴とする半導体集積回路。例文帳に追加

Semiconductor integrated circuit, comprising 4-cornered tab (14), multiple leads (18) of which the semiconductor chip is affixed to this tab and which extends from the said semiconductor chip to which bonding wires are connected, tab leads (16A ? 16D) by which the said lead frame (14) holds 2 sides at an obtuse angle, and the resin sealer that covers the whole of said semiconductor chip, tabs (14, bonding wire, tab-holding leads 16A ? 16D), and part of said lead (18). (See Figure 2)  - 特許庁

ウェーハの回路パターンが形成された第１の面と対向する第２の面に、樹脂と溶媒とを含む接合剤を付着させる際に、接合剤を加熱して前記溶媒を蒸散させるとともに、前記接合剤が面する雰囲気における前記溶媒の蒸気圧を低下させる工程と、前記付着させた接合剤を加熱して接合層を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。例文帳に追加

The manufacturing method of the semiconductor device is provided that comprises a step for evaporating a solvent by heating an adhesive and reducing vapor pressure of the solvent in an atmosphere to contact with the adhesive, and a step for forming the junction layer by heating the adhesive, when the adhesive having a resin and the solvent is adhered to a second surface opposed to a first surface on which a circuit pattern of a wafer is formed. - 特許庁

本発明は、サンプリング波形の時間軸信号を与えるビット同期回路が、入力信号のビット周波数とサンプリング周波数又はサンプリング周波数の整数倍の周波数との間のビート周波数のサンプリング周波数に対する比を検出し、検出したビート周波数のサンプリング周波数に対する比から時間軸信号を決定し、時間軸信号として出力することを特徴とするサンプリング波形測定装置である。例文帳に追加

In the sampling waveform measurement device, a bit synchronization circuit for giving a time-axis signal of sampling waveform detects a ratio of beat frequency to sampling frequency between bit frequency of an input signal and sampling frequency or an integral multiple of sampling frequency, determines the time-axis signal from the ratio of detected beat frequency to the sampling frequency, and outputs as the time-axis signal. - 特許庁

セルストリングに連結されたビットライン、ビットラインに連結され、プログラム動作時に、ビットラインにターゲット・ビットライン・フォーシング電圧レベルを大体のところで形成するページバッファ、及び前記ビットラインと前記ページバッファとの間に連結され、大体のところ形成されたターゲット・ビットライン・フォーシング電圧レベルを精密に調整するビットライン・フォーシング電圧クランプ回路を具備する不揮発性メモリ装置である。例文帳に追加

A nonvolatile memory device comprises: bit lines connected to cell strings; page buffers which are connected to the bit lines, and which establish approximate target bit line forcing voltage levels for the bit lines; and bit line forcing voltage clamp circuits which are connected between the bit lines and the page buffers, and which make a precise adjustment to the established approximate target bit line forcing voltage levels. - 特許庁

可動パネル８の下方に設けた第１の吸込み部９、上方に設けた第２の吸込み部１０を具備した空気調和機に前記可動パネル８の下方に設けた第１の吸込み部９よりも下方に第３の吸込み部１０１を形成することにより、後方に配列された熱交換器３の下部まで誘導する風回路が形成され有効な熱交換を行うことができ、また熱交換器３を通過する時に発生する風切り音についても局部的に流れていた空気を今まで流れていなかった熱交換器３の下部にも流すことにより低減させた。例文帳に追加

Further the wind noise generated when the wind passes through the heat exchanger 3, can be reduced by allowing the air regionally flowing, to flow at the lower part of the heat exchanger 3 where the air does not flow in a conventional one. - 特許庁

装置本体の電気回路間を電気的に接続するフラットケーブルを係止するフラットケーブルの係止構造において、折り曲げることで伸展方向を変えたフラットケーブル８を、該フラットケーブル８の厚さ方向で挟持する溝部28を装置本体の筐体と一体的に形成し、前記溝部28は折り曲げた前記フラットケーブル８を伸展方向に沿って異なる平面で挟持するよう屈曲して形成されていることを特徴とする。例文帳に追加

In the flat cable locking structure for locking a flat cable electrically connecting between electric circuits of a device main body, a groove part 28 pinching the flat cable 8 with an extension direction changed by bending in its thickness direction is integrally formed with a case of the device main body, and the groove part 28 is formed by bending so as to pinch the bent flat cable 8 with planes different in the extension direction. - 特許庁

低温焼結セラミックス材料でなる低温焼成グリーンシートとこのシート上に形成された導体ペースト膜とが同時焼成してなる多層セラミックパッケージにおいて、内部回路パターンが形成された低温焼成グリーンシート層１と、低温焼成グリーンシート層に重ねて設けられ、セラミックス長繊維のテキスタイル基材を基本材料とする低収縮グリーンシート層２とを備えている。例文帳に追加

The multilayer ceramic package which is formed by simultaneously calcinating a low temperature calcinated green sheet composed of a low temperature sintered ceramic material and a conductive paste film formed on the sheet comprises a low temperature calcinated green sheet layer 1 in which internal circuit patterns are formed, and low-shrinking green sheet layers 2 which is overlapped on the low temperature calcinated green sheet layer and formed of a ceramic filament textile substrate as a base material. - 特許庁

フレキシブルプリント配線板（ＦＰＣ）３に形成された回路における半導体チップ搭載領域３cに半導体チップ２を搭載した後、前記半導体チップと前記ＦＰＣとの間に形成される隙間を封止するための封止材５として用いられるチップオンフィルム用液状エポキシ樹脂組成物であって、（Ａ）エポキシ樹脂、（Ｂ）酸無水物硬化剤、及び（Ｃ）ボレート塩を含有することを特徴とするチップオンフィルム用液状エポキシ樹脂組成物を用いる。例文帳に追加

This liquid state epoxy resin for the COF used as a sealing material 5 for sealing a gap formed between a semiconductor chip 2 and FPC (flexible printed circuit) after loading a semiconductor chip 2 in a semiconductor-loading range 3c in the circuit formed on the FPC 3 is provided by containing (A) an epoxy resin, (B) an acid anhydride-based curing agent and (C) a borate salt. - 特許庁

クレジットカードのような非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状の基板に備えられたＩＣモジュールにおいて、このフィルム状の基板が、変造や偽造等の不正目的で引き剥がされるとき、いずれの方向からでも、剥がしのときに加わる作用によってフィルム状の基板が破断される切り込みを、その切り込み形状とその向きに特徴をもたせたものである。例文帳に追加

To provide an IC module for use in a contactless IC card such as a credit card by adhesion having on a film substrate an IC chip including a memory storing unique information and a microprocessor for information processing, and wiring including an antenna circuit for transmitting the unique information to an external apparatus which has a slit shaped and directed to break the film substrate in whatever direction the film substrate is peeled for an illicit purpose such as alteration or forgery. - 特許庁

ＣＭＯＳと、前記ＣＭＯＳを構成するトランジスタよりも高耐圧の第１のトランジスタと、が形成された半導体基板をコレクタとして有する第２のトランジスタと、前記第２のトランジスタのベースと前記コレクタとの間に接続され、過電圧によりブレークダウンし前記第２のトランジスタのエミッタ・コレクタ間電圧をクランプするツェナーダイオードと、を備えたことを特徴とする静電サージ保護回路が提供される。例文帳に追加

There is provided the electrostatic surge protection circuit which is characterized by comprising: a CMOS; a second transistor which has a semiconductor substrate in which the CMOS and a first transistor of a higher breakdown voltage than those of transistors constituting the CMOS are formed as a collector; and a Zener diode which is connected between a base of the second transistor and the collector, breaks down at an overvoltage, and clamps an emitter-collector voltage of the second transistor. - 特許庁

ＬＥＤ発光素子は、可視光領域から近紫外領域までの間の所定波長範囲の光を発するＬＥＤチップと、ＬＥＤチップが装着されてＬＥＤチップを含む電気回路を構成するための配線パターンを有すると共に、複数の貫通孔が形成された配線基板と、貫通孔のそれぞれに嵌挿されると共に、配線パターンと電気的に接続される複数の金属ピン部材とを備える。例文帳に追加

The LED light emitting element includes: an LED chip emitting light in a predetermined wavelength range from a visible light region to a near ultraviolet region; a wiring board having a plurality of through holes formed therein and having a wiring pattern for mounting the LED chip thereon to constitute an electric circuit including the LED chip; and a plurality of metal pin members, each of which is inserted in each of the through holes and electrically connected with the wiring pattern. - 特許庁

一分子中に少なくとも２個のベンゼン環を有し、且つ該ベンゼン環の少なくとも一個に少なくとも２つの水酸基が結合した、分子量１０００以下のポリフェノール化合物と、１，２−ナフトキノンジアジドスルホニル化合物とのエステル化反応生成物を含有することを特徴とする、１つの基板上に集積回路と液晶ディスプレイ部分が形成されたＬＣＤ製造用ポジ型ホトレジスト組成物。例文帳に追加

The positive type photoresist composition for manufacturing an LCD comprising an integrated circuit and an LCD part formed on the substrate is characterized by containing an esterification reaction product of a polyphenol compound with 1,000 ≥ molecular weight, which has at least two benzene rings in a molecule wherein at least two hydroxy groups are bonded to at least one of the benzene rings, and a 1,2-naphthoquinonediazido sulfonyl compound. - 特許庁

軸受アセンブリによりベースプレートに回転自在に装着されるアクチュエータアームに連結されたフレクシャ２２と，上記フレクシャに付着されるヘッドスライダー２１と，上記ヘッドスライダーに連結され，かつ，上記フレクシャ上に形成され，上記ヘッドスライダー上の静電気電圧を放散するのに十分な電流を発生させる回路６０と，を含むことを特徴とする，ＨＤＤのフレクシャ用インターコネクトが提供される。例文帳に追加

This interconnect for a flexure of a HDD comprises a flexure 22 coupled to an actuator arm mounted to a base plate freely rotatably via a bearing assembly, a head slider 21 adhered to the flexure, and a circuit 60 coupled to the head slider and formed on the flexure, the circuit generating current sufficient to dissipate electrostatic voltage on the head slider. - 特許庁

本発明に係る半導体装置の製造方法は、個片化された半導体ウエハのチップ集合体の回路面側に保護用粘着テープが貼着され、さらに該保護用粘着テープの背面に固定用粘着シートが貼着され、該固定用粘着シートを介してチップ集合体がリングフレームに固定された個片化ウエハ組み立て体を形成し、各半導体チップを保護用粘着テープからピックアップする工程を含むことを特徴としている。例文帳に追加

The manufacturing method of the semiconductor device includes a process for bonding the protective adhesive tape to a circuit face side in a chip aggregate of semiconductor wafers made into pieces, bonding a fixing adhesive sheet to the back of the protection adhesive tape, forming a piece wafer assembly body where the chip aggregate is fixed to a ring frame via the fixing adhesive sheet and picking up semiconductor chips from the protective adhesive tape. - 特許庁

このとき、受信増幅部４では、受信信号増幅用トランジスタのベース入力ラインと接地ラインとの間に設けられたストリップラインと可変容量ダイオードとによる直列回路によって、１／４波長のオープンスタブが形成されているので、このオープンスタブの直列共振周波数が所望の周波数帯域となるとように設定しておくことにより、この所望周波数帯域の過大入力が防止される。例文帳に追加

In this case, since a series circuit comprising a strip line and a varactor diode provided between a ground line and a base input line of a received signal amplifying transistor in the reception amplifier section 4 forms a 1/4 wavelength open stub, the excess input for a desired frequency band can be prevented by setting the series resonance frequency of the open stub equal to the desired frequency band. - 特許庁

基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成されてなり、画素部の薄膜トランジスタはＬＤＤ構造を有するアクティブマトリクス基板の製造方法において、ゲート電極をマスクとして低濃度のイオン打ち込みを行い、ゲート電極を陽極酸化し、さらに高濃度のイオン打ち込む工程を有することを特徴とする。例文帳に追加

In the manufacturing method of the active matrix substrate constituted by forming the pixel part containing the thin film transistor of LDD structure as a switch and the peripheral circuit part constituted by containing the thin film transistor on the substrate 1, the processes that ion implantation of low density is performed using a gate electrode 8 as a mask, and the gate electrode 8 is anode oxidized, and the ion implantation of further high density are provided. - 特許庁

商用電源とマイクロ波発生装置を電気的にフローティングし電波漏洩を防止し、またＤＣ電圧でマイクロ波発生装置を駆動する場合、電流波形が歪み電流の高調波成分を多く含むというＥＭＣ上の課題を解消し、増幅器に電力を供給する絶縁型の電源回路の後段に出力可変でＰＦＣ機能とＤＣ−ＤＣコンバータ機能を用いて制御によって高周波で電力を変圧器で伝達し入力電流を正弦波状にする。例文帳に追加

To provide a microwave utilization apparatus having a compact power supply circuit to be mounted easily without a large-scale insulating structure and radio shielding structure. - 特許庁

本発明のカレントミラー型バイオセンサ１００は、カレントミラー回路をなす２つのトランジスタのうち少なくとも１つのトランジスタをＩＳＦＥＴとして利用するカレントミラー型バイオセンサにおいて、少なくともＩＳＦＥＴとして利用されるトランジスタは、透明基板と、前記透明基板上に形成される透明半導体膜と、前記透明半導体膜と電気接続する透明電極とからなることを特徴とする。例文帳に追加

In a current mirror type biosensor 100 which utilizes at least one transistor of two transistors forming a current mirror circuit as an ISFET, at least the transistor which is utilized as the ISFET consists of: a transparent substrate; a transparent semiconductor film to be formed on the transparent substrate; and a transparent electrode to be electrically connected with the transparent semiconductor film. - 特許庁

この検出器は単一の半導体基板１０とその表面に形成されたサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bとを含み、サンプル光のスペクトル及びリファレンス光のスペクトルはサンプル光用フォトダイオードアレイ７a及びリファレンス光用フォトダイオードアレイ７bによってそれぞれ検出され、信号処理回路９により、同一時刻におけるサンプル光信号及びリファレンス光信号から波長毎に吸光度が求められる。例文帳に追加

This photodetector includes a single semiconductor substrate 10 and the sample light photodiode array 7a and reference light photodiode array 7b formed on the surface of the substrate 10 and the spectra of both sample and reference lights are respectively detected by the photodiode arrays 7a, 7b and absorbancies are calculated at every wavelength from the sample light signal and reference light signal at the same time by a signal processing circuit 9. - 特許庁

セラミックスからなる複数の絶縁層を積層してなる積層体と、該絶縁層の表面及び／又は内部に形成された配線導体とを具備するセラミック回路基板であって、前記配線導体を通る電磁波の表皮深さδに対して、前記絶縁層表面へ前記配線導体を投影したときの、該配線導体と前記絶縁層との境界に存在する３δ以上の凹凸の数が、長さ方向に３０δの距離に５個以下であることを特徴とする。例文帳に追加

When the wiring conductor is projected to the surface of the insulating layer for the surface depth δ of the electromagnetic wave passing through the wiring conductor, the number of projected and recessed regions with depths over 3δ existing at the boundary between the wiring conductor and the insulating layer is equal to five or less for a distance of 30δ in the longitudinal direction. - 特許庁

複数の被測定デバイス１２に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス１２に共通の第１試験パターンデータを発生するパターン発生器１０１と、各被測定デバイス１２に個別の第２試験パターンデータを発生する記憶部１０３と、第１試験パターンデータと第２試験パターンデータのいずれかを選択する第１の選択回路１０５とを備えたことを特徴とする。例文帳に追加

The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data. - 特許庁

本発明のフレキシブルプリント回路基板用積層体１０は、銅箔１と、前記銅箔１の一主面上に形成された耐熱樹脂からなる下地層２と、前記下地層２上に設けられたポリウレタン系接着剤からなる接着剤層３と、前記下地層２及び前記接着剤層３を介して前記銅箔１に貼り合わされたポリエチレンナフタレートからなるベースフィルム４とを具備したことを特徴とする。例文帳に追加

The laminated body 10 for flexible printed circuit board comprises a copper foil 1, an underlayer 2 formed of a heat resistant resin formed on one principal surface of the copper foil 1, a bonding agent layer 3 formed of polyulethane system bonding agent provided on the underlayer 2, and a base film 4 formed of polyethylenenaphtharate adhered to the copper foil 1 via the underlayer 2 and bonding agent layer 3. - 特許庁

有機樹脂を繊維基材に含浸させた複数の絶縁層１からなる絶縁基板２と、この絶縁基板２の表面および内部に配設された回路導体４とを具備してなり、少なくとも一方の表面に電子部品が実装される多層配線基板５において、電子部品が実装される表面に、無機絶縁物フィラーを含有した有機絶縁性樹脂からなり、飽和吸水率が0.2％以下でありかつ表面粗さＲmaxが５μｍ以下である表面被覆層３を形成したことを特徴とする多層配線基板５である。例文帳に追加

A surface coat layer 3 is formed on the surface, where an electronic part is mounted, which comprises an organic insulating resin comprising an inorganic insulating filler, with a saturation water-absorption coefficient 0.2% or less and a surface roughness Rmax being 5 μm or less. - 特許庁

半導体ウエハの加工方法は、入力された情報について質問器からの質問に対して応答を返信するデータキャリア１を備えたプラスチック製の半導体ウエハ支持部材１４に、回路が形成されたウエハを固定する工程、ウエハの加工に必要な情報をデータキャリアに入力する工程、および情報をデータキャリアから読み取り、該情報に基づいてウエハの加工を行う工程からなることを特徴とする。例文帳に追加

This semiconductor wafer machining method comprises processes for fixing a wafer formed with a circuit, to a semiconductor wafer support member 14 made of plastic and provided with a data carrier 1 sending a reply to an inquiry from an interrogator regarding input information, inputting information required for machining the wafer, to the data carrier, and reading the information from the data carrier to machine the wafer based on the information. - 特許庁

本発明は、請求項１に記載するように、デジタルマイクロミラーデバイスと、このデジタルマイクロミラーデバイスの制御を行う回路基板と、前記デジタルマイクロミラーデバイスの冷却を行うヒートシンクとを有するデジタルマイクロミラーデバイス装置において、カーボン膜を表面に形成した柔軟材からなる緩衝材によって、デジタルマイクロミラーデバイスとヒートシンクとを接続したことを特徴としている。例文帳に追加

The present invention is characterized by that, as described in the requested term 1, the digital micromirror device and a heat sink are connected with a shock absorbing material made of a flexible material on which surface a carbon film is formed in the digital micromirror device apparatus having the digital micromirror device, a circuit substrate for controlling the digital micromirror device, and the heat sink for cooling the digital micromirror device. - 特許庁

縦リブ11を外周面に形成し、その下部にピン状のアンカー12を水平に設けた脚部１を有する上面開放のアルミニウム製容器本体２の内部に一次電池による電源18を収め、この電源18を超省電力ＬＥＤ点滅駆動回路22を介してＬＥＤによる光源に接続し、容器本体12の上面開放面には並列するスリット45を形成したアルミニウム製蓋体46をその上面が容器本体２上端よりも僅かに突出するように嵌め、このスリット45に横向き透明角柱体48を収め、透明角柱体48中央部下面に形成した凹部49に前記ＬＥＤによる光源９を臨ませ、容器本体２は上端を路面に合致させて埋設した。例文帳に追加

Transparent prism 48 facing sideways is stored in the slit 45, the light source 9 of the LED is made to face a recess formed in the lower surface of the central part of the transparent prism 48, and the container main body 2 is so buried that the upper end thereof is made to coincide with the road. - 特許庁