「一ビット」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

半導体記憶装置にストレスを印加するのに先立ち、複数のメモリセルを活性化する一方、複数のセンスアンプは非活性状態を維持し、グローバル入出力線ＧＩＯＢ＜０＞〜＜７＞、ＧＩＯＴ＜０＞〜＜７＞を利用して各ビット線に個別に充電を行う。例文帳に追加

Before stress is applied to a semiconductor storage device, a plurality of sense amplifiers are kept inactive while a plurality of memory cells are activated, and each bit line is individually charged using global input/output lines GIOB<0> to <7> and GIOT<0> to <7>. - 特許庁

一次群ディジタルハイアラーキインタフェース（Ｔ１インタフェース）において、音声圧縮技術を用いた複数チャネルの音声信号を、劣化なく効率良く伝送し、また、規定されるシグナリングビットによるＡＴＭ網におけるオンデマンド伝送方式を提供する。例文帳に追加

To transmit voice signals of a plurality of channels employing a voice compression technology efficiently without causing degradation in a primary group digital hierarchy interface (T1 interface) and to provide an on- demand transmission system in an ATM network adopting a specified signaling bit. - 特許庁

このため、ビット線２が、均一な断面積を有する場合と比べてＭＴＪ素子２４など他の構成要素の配置位置に応じて有効に空間を利用した形状となり、Ｘ軸方向において十分にその抵抗値を低減することができる。例文帳に追加

Thereby, the bit lines 2 become a shape effectively utilizing the space corresponding to the disposition of other elements such as the MTJ elements 24, compared with that of having the uniform cross-sectional area, and the resistance can be reduced sufficiently in the X-axial direction. - 特許庁

タップ付きシフトレジスタと２ビット破壊読み出しカウンタと加算器とからなる第１のジンクフィルタと、非破壊読み出しカウンタを１個以上と破壊読み出しカウンタとからなる第２のジンクフィルタと、から超電導単一磁束量子ジンクフィルタを構成する。例文帳に追加

The superconductive single-flux quantum zinc filter comprises a 1st zinc filter composed of a shift register with taps, a two-bit destructive readout counter, and an adder, and a 2nd zinc filter composed of one or more nondestructive readout counters and a destructive readout counter. - 特許庁

色座標を調整するために外部調整信号を印加して輝度係数を一段階ずつ変化させる時ディザリングアルゴリズムを適用して入力映像信号の階調レベルをさらに微細な階調レベル（０．２５ビットずつ）段階に変換するようにする。例文帳に追加

When a brightness coefficient is varied step by step by impressing an external adjustment signal, a dithering algorithm is applied so as to vary the gray scale levels of the input image signal into finer gray scale levels (by 0.25 bit) in order to adjust the color coordinates. - 特許庁

データ再生装置２００の受信システム２２０は、これを受信し、付加されたＮＵＬＬパケットを識別コードにより判別して削除し、ビットレートＡｂｐｓのＭＰＥＧ２エンコーダ１１０と一致するデータストリームをＭＰＥＧ２デコーダ２１０へ出力する。例文帳に追加

The reception system 220 of a data reproducing device 200 receives the data stream, discriminates the added null packet according to the identification code, eliminates the null packet and outputs a data stream coinciding with that of the MPEG 2 encoder 110 of a bit rate Abps to an MPEG decoder 210. - 特許庁

その結果、ビットマップ展開部８０３において変換された画像データと、当該画像形成処理が指示された画像データとが一致しないと判定されると、比較部８０９は転写部８０６を制御して記録紙への画像形成処理を停止させる。例文帳に追加

When it is consequently determined that the image data converted by the bitmap expansion part 803 does not coincide with the image data instructed to be subjected to the image formation processing, the comparing part 809 controls a transferring part 806 to stop image formation processing to the recording paper. - 特許庁

無駄なビットパターンを減らして少ない計算量と記憶量により符号化効率を高め、またスタッフィング符号を用いて同期区間を一定周期毎に設定しても順方向にも逆方向にも可変長符号を復号可能とする。例文帳に追加

To decode a variable-length code both forward and backward, even when a synchronous section is set in every constant cycle by using a stuffing code and by increasing encoding efficiency with a small calculation quantity and small storage capacity by reducing unnecessary bit patterns. - 特許庁

確認装置１は、前記視認地点で赤外線発光３を撮影する赤外線ビデオカメラ１１と、撮影画像を画像処理し前記確認用ビットパターンの同一性を判定する制御部１４を含む画像処理部とで構成されている。例文帳に追加

The checking device 1 comprises an infrared ray video camera 11 for performing the image pickup of the infrared ray emission 3 at the checking point, and an image processing unit including a control unit 14 which performs the image processing of the picked-up image to determine the identity of the checking bit pattern. - 特許庁

基準フェイルビット確認回路及びこれを含む不揮発性半導体メモリ装置では、消去電圧が段階的に増加する第１モード及び消去電圧が一定に維持される第２モードでの基準フェイル数を異ならせて設定しうる。例文帳に追加

In the reference fail bit verification circuit and the nonvolatile semiconductor memory device including this circuit, the reference fail numbers in a first mode in which erasing voltage is increased stepwise and in a second mode in which erasing voltage is kept constant can be set so as to be different. - 特許庁

描画部１３がレンダリング処理を行う際に、有効／無効情報が無効である場合には、中間コード画像データ中の単一の属性情報を利用せず、イメージに付加されている属性情報を用いてバンドバッファ１４にビットマップイメージと属性情報を書き込む。例文帳に追加

When a drawing part 13 carries out a rendering process, in the case where the valid/invalid information is invalid, the bit map image and attribute information are written into a band buffer 14 with the use of attribute information added to the image without using the single attribute information in the intermediate code image data. - 特許庁

非可逆な符号化方式により生成されたビットストリームに対して充補情報を付加し，原画像信号と同一の画像信号を得ることができるようにした段階的可逆画像信号符号化において，充補情報の符号量を低減する。例文帳に追加

To provide a method for coding stepwise reversible image signal by which supplement information is attached to a bit stream generated by an irreversible coding system so as to obtain the same image signal as an original image signal and the code amount of the supplement information can be reduced. - 特許庁

画像情報機器からビデオインタフェース経由で評価デバッグ装置に取り込まれた画像データの有効ビット数が標準ファイルフォーマットと一致しない場合でも標準フォーマットのファイルとして評価デバッグ装置内に格納できるようにする。例文帳に追加

To store in an evaluation debug device data, data captured to an evaluation debug device via a video interface from an image information appliance as a file in a standard file format when the number of significant bits of the image data does is not compatible with the standard file format. - 特許庁

第２ロウ系デコーダ１９は、１サイクル前で指定された行と同一行のワード線ＰＷＬを活性化させ、パリティ部の書込みドライバＷＤＲは、１サイクル前にいずれかの列が書込みを指示されたときに、パリティを書込み用ビット線対ＷＢＬＰに出力する。例文帳に追加

A second row system decoder activates a row same as a row specified one cycle before and the write driver WDR of the parity part outputs the parity to the bit line pair WBLP for writing when any column is instructed to perform writing at one cycle before. - 特許庁

アドレス線のビット数を拡張したとしても記憶回路の記憶容量を大幅に増やすことがなく、変換特性が同一の時は記憶容量を大幅に減らすことができる、ガンマ補正回路に用いることのできるディジタル変換回路の実現を課題とする。例文帳に追加

To provide a digital converting circuit capable of drastically reducing the storage capacity for the same conversion characteristics without remarkably inceasing the storage capacity of a storage circuit even when the number of bits of an address line is increased and being used for a gamma correcting circuit. - 特許庁

良いネットワークまたはチャネル条件、及び／または増補復号器能力のために、一つ以上のエンハンスメント層を介して受取られた追加ビットによって符号化ビデオは異なる空間解像度に亘って空間解像度の増加及び品質を改善して再構成される。例文帳に追加

For good network or channel conditions, and/or enhanced decoder capabilities, additional bits received via one or more enhancement layers permit encoded video to be reconstructed with increased spatial resolution and improved quality across different spatial resolutions. - 特許庁

ダミービット線ＤＢＬ，ＸＤＢＬを使用してダミーセル２２ａからデータを読み出すための第１のパスと、該第１のパスとは異なるディレイ特性を持つ第２のパスとでタイミング信号を生成し、該各タイミング信号のいずれか一方を制御回路１８のタイミング制御に使用する。例文帳に追加

Timing signals are generated by a first path which is used to read data from the dummy cell 22a using the dummy bit lines DBL and XDBL and a second path having a different delay characteristic with respect to the first path and either one of the timing signals are used for the timing control of the control circuit 18. - 特許庁

グレー・バイナリー変換部４６は、第一〜第四のエンコード部４１〜４４で生成される分解グレーコード及び分解バイナリーコードのうち、３ビット以内の分解グレーコード及び分解バイナリーコードに基づいて、バイナリーコードＢ０Ｚ〜Ｂ４Ｚを生成する。例文帳に追加

A gray binary conversion section 46 generates binary codes B0Z-B4Z based on decomposed gray codes and decomposed binary codes within 3 bits, among decomposed gray codes and decomposed binary codes generated by first to fourth encoding sections 41-44. - 特許庁

本発明のＯＴＰＲＯＭを含む半導体集積回路装置は、各メモリセルトランジスタ１０１のドレイン１０２が、ビット線１０５と一体に形成された突出部１０７の直下で突出部１０７に電気的に接続されており、選択された所定の突出部１０７のビット線１０５に対する付け根１０６がレーザ１１２で溶断されプログラムされたことを特徴とするＯＴＰＲＯＭを含む半導体集積回路装置である。例文帳に追加

In the semiconductor integrated circuit device including an OTPROM, each memory cell transistor 101 has a drain 102 electrically connected to a projecting part 107 formed integrally with a bit line 105 at directly under the projecting part 107, and the device is programmed by fusing the bases 106 of the predetermined projecting parts 107 selected for the bit line 105. - 特許庁

このデジタルデータ復号化装置２は、あるフレームに属する逆量子化されたスペクトルデータのうち、量子化ビット割り当てが小さい周波数帯域に存在するスペクトルデータ又は量子化ビット割り当てが零の周波数帯域に存在すべきスペクトルデータを、あるフレームより前後のフレームのいずれか又は両方の同一周波数帯域に存在するスペクトルデータを用いて補正、又は補間する補間処理部２５を具備する。例文帳に追加

The digital decoding device 2 includes an interpolation processing section 25 for correcting and interpolating the spectrum data in which the frequency band of small quantization bit allocation or zero quantization bit allocation, in a reversely quantized spectrum data belonging to a certain frame, by using the spectrum data existing in the same frequency band of either or both of preceding and following frames of the certain frame. - 特許庁

Ｎビットの各二値を示すメダル識別部を一方表面に備えると共に、装着位置規正部を有する平板状のメダルと、前記装着位置規正部に対応する規正部を有する前記メダルの装着凹部が設けられた台部分と、この台部分とヒンジを介して開閉自在であり、前記メダル識別部に対応したＮビットのプッシュスイッチを有し、台部分に対して閉蓋した状態で前記プッシュスイッチの状態を検知する本体部分とからなる。例文帳に追加

A binary code of a medal discrimination part given to each medal 8 is read by a push switch 6 and the binary code is analyzed by a code analyzing part 32 and transmitted to a calculation processing part 33 to refer and take out data corresponding to a specific code analyzed by a program written by the calculation processing part 33. - 特許庁

そして、一のアクティブエリアＡＡにおけるビット線コンタクトＣＢが接続された部分６の上面よりも、この一のアクティブエリアＡＡの隣に配置された他のアクティブエリアＡＡの一部分であって、Ｙ方向における位置が一のアクティブエリアＡＡの部分６と同じである部分７の上面を、下方に位置させる。例文帳に追加

The top faces of parts 7 have positions in the Y direction which is identical to those of the parts 6 of one active areas AA as parts of the other active areas AA arranged adjacent to one active areas AA, and the positions are disposed to the parts lower than the top faces of the parts 6 connecting the bit-line contacts CB in one of the active areas AA. - 特許庁

プロセッサは、ＡＬＵ１８の出力を入力として、いずれかのサブワードの全てのビットが同一値であることを判断し、同一値であるサブワードを除き、他のサブワードについて、それぞれ、レジスタファイル中のレジスタエントリを割り当て、同一値であるサブワードについて、同一値を与えることを示すデータを保持する。例文帳に追加

The processor determines that the whole bits of one subword are the same value using the output of an ALU 18 as an input, assigns a register entry in the register file respectively concerning other subwords after excluding the subwords with the same value, and holds data, which indicates granting the same value, concerning the subwords having the same value. - 特許庁

複数のプロセッサコアを備えた情報処理装置であって、サイズが固定されない第一の構成要素が連続して配列され、前記第一の構成要素には当該第一の構成要素の開始を示すビット列が含まれる構造を有するデータについて、連続する前記第一の構成要素ごとに、各プロセッサコアの処理の対象を割り当てる割り当て手段を有することにより上記課題を解決する。例文帳に追加

The information processing apparatus provided with the plurality of processor cores includes a means for allocating the processing target of each processor core in each first continuous components in data having structure wherein first components whose size is not fixed are continuously arrayed and a bit string indicating the start of the first components is included in the first components. - 特許庁

一連のデータ列に対して当該一連のデータ列を近似する多項式を選択し、当該多項式の係数を記憶装置に記憶するとともに、前記一連のデータ列を構成する個々のデータと多項式による値との差異を８ビット以下の整数値で表す補正値を記憶装置に記憶することにより、効率的に記憶するとともに正確に元のデータを復元する。例文帳に追加

By selecting a polynomial to approximate a data stream in row for the data stream in the row, storing a coefficient of the polynomial in the memory device and also storing in the memory device the correction value to express difference with an integer with less than eight bits between each of the data comprising the data stream in the row and the value by the polynomial, the original data is accurately restored with the efficient memory. - 特許庁

入力された外字文字のビットマップフォントデータの文字素片と、既に存在する外字文字のそれとを比較し、予め与えられた一致率に従って文字の同一性を機械的に判断し、同一と判断された場合にのみアウトラインフォントへ変換する処理を行い、新規の外字文字として登録する。例文帳に追加

The character element pieces of bit map font data of an inputted external character are compared with those of existing external characters to mechanically judge the identity of the characters in accordance with a preliminarily given coincidence rate, and processing of conversion into an outline font is performed to register it as a new external character only when it is judged to b identical. - 特許庁

この装置１は、再生する光信号のビットのクロックを示すクロック信号を再生可能なモードブロッキングレーザと、第一および第二の干渉測定アーム３３、３５を有し、前記クロック信号により光信号の振幅および位相を変調可能であり、第一の干渉測定アーム３３に配置された少なくとも一つの半導体光増幅器ＳＯＡ１を含む、変調干渉構造５とを備える。例文帳に追加

This system 1 has a mode blocking laser which can regenerate a clock signal indicating a bit clock of an optical signal to be and a modulation interference structure 5 which has first and second interference measuring arms 33, 35, and can modulate an amplitude and phase of the optical signal according to the clock signal, and contains at least one semiconductor optical amplifier SOA1 disposed in the first interference measuring arm 33. - 特許庁

メモリアレイ内の互いに対をなすビット線（ＢＬ，／ＢＬ）の電位を増幅するセンスアンプ回路（ＳＡ）の一対の入出力ノードのいずれか一方に、意図的に容量（Ｃｓ）もしくは抵抗（Ｒｓ）を接続して、センスアンプ回路の一対の入出力ノードの時定数をアンバランスにさせるようにした。例文帳に追加

A capacitor (Cs) or a resistor (Rs) is connected intentionally to either of a pair of input/output node of a sense amplifier circuit amplifying potentials of bit lines (BL, /BL) being a pair in a memory array, and time constant of the pair of input/output node of the sense amplifier circuit is made unbalance. - 特許庁

受信した一次・二次データキャラクタを格納するための入力レジスタ(410)と、一次データキャラクタを格納する出力レジスタ(425)と、二次データキャラクタを格納する二次データレジスタ(430)と、……マーク指示ビットに応じて出力レジスタ、二次データレジスタにデータキャラクタを分配する分配受信回路。例文帳に追加

A distributing receiving circuit having input register (410) for storing the primary and secondary data characters received, an output registers (425) storing a primary data character and secondary data register (430) storing a secondary data character, and distributing data characters to an output register and secondary data register according to mark instruction bit.  - 特許庁

前記成分（ｃ）としては、トリ２−エチルヘキサン酸グリセリル、２−エチルヘキサン酸セチル、デカメチルシクロペンタシロキサン、ジメチルポリシロキサンなどから選ばれる一種又は二種以上であり、前記成分（ｄ）としては、テトラオレイン酸ポリオキシエチレンソルビット、トリイソステアリン酸ポリオキシエチレングリセリルから選ばれる一種又は二種である。例文帳に追加

The component (c) is one or more kinds selected from glyceryl tri-2-ethylhexanoate, cetyl 2-ethylhexanoate, decamethylcyclopentasiloxane, dimethylsiloxane, and the component (d) is one or more kinds selected from polyoxyethylene sorbitol tetraoleates and polyoxyethylene glyceryl triisostearates. - 特許庁

スレーブ装置では、ストローブ信号ＳＴＢのパルス幅を測定するとともに、そのパルス幅に応じたスレーブアドレスと自身のスレーブアドレスとが一致するか否かを検知し、一致する時に、シリアルデータ信号ＳＤＡＴＡおよび同期クロック信号ＳＣＫによって取り込んだ所定ビット数のデータを確定する。例文帳に追加

The slave device measures the pulse width of the strobe signal STB, detects whether the slave address according to the pulse width and its own slave address accord, and decides the data of a prescribed number of bits taken in by a serial data signal SDATA and a synchronous clock signal SCK when according. - 特許庁

ビットデータテーブルを作成することにより解析対象となるパケットデータを抽出し、そのデータテーブルと解析条件となるパケットライブラリとを比較し、条件の一致したパケットグループ、さらにそのパケットグループ内のコマンド名を検索することにより、パケットデータを一括解析する。例文帳に追加

Packet data to be analyzed is extracted by making a bit data table, its data table is compared with a packet library being analyzing conditions, and packet data is analyzed en bloc by retrieving a packet group being coincident to the conditions and a command name in the packet group. - 特許庁

コントローラは、ＣＭ素材データ収録時にはファイリングデータｇ中の素材コードを抽出し、ＣＭデータ送出時にはＯＡデータｈ中の素材コードとユーザーズビット検出回路からの素材コードとを照合し、照合の結果が一致なら通知、不一致なら外部へのアラームｆをそれぞれ出力する。例文帳に追加

The controller extracts a material code from filing data (g) during CM material data recording, collates a material code in OA data (h) with the material code from the user's bit detection circuit during CM data sending, and outputs a notice if the result of the collation is coincident or an alarm (f) to the outside if the result is not coincident. - 特許庁

該方法及び装置は、また、自走カウンタの出力と所望の周波数を特定する少なくとも一つの入力とに基づいて、自走カウンタの出力のビット反転されたものと所望の周波数を特定する少なくとも一つの入力とを比較することにより、クロック整形ロジック・ユニットにおいて中央処理装置（ＣＰＵ）クロックを生成するステップを備える。例文帳に追加

The method and apparatus also comprise a step of generating a central processing unit (CPU) clock in the clock shaper logic unit based on the output of the free-running counter and the at least one input specifying the desired frequency by comparing a bit-reversed version of the output of the free-running counter with the at least one input specifying the desired frequency. - 特許庁

記憶するデータに応じて、第１および第２の記憶ノードを第１および第２の電位レベルの一方および他方に設定するためのフリップフロップ回路と、データ読出時において、一方の記憶ノードの電位レベルに応じて、ビット線と電気的に結合された内部ノードと第１の電位とを電気的に結合するスイッチ回路とを設ける。例文帳に追加

This device is provided with a flip-flop circuit for setting first and second storage nodes to one side and the other side of first and second potential levels in accordance with stored data, and a switch circuit coupling electrically an internal node coupled electrically to a bit line and the first potential in accordance with the potential level of the storage node of one side in reading data. - 特許庁

第一のデータと第二のデータとの積へ第三のデータを加算する積和演算を実行するために、浮動小数点乗算器１１４に第一のデータと第二のデータとの乗算を行なわせ、その乗算結果における仮数部を表現するビット列を該仮数部における上位の桁を表現するものと該仮数部における下位の桁を表現するものとに分割する。例文帳に追加

For performing a product sum arithmetic operation for adding third data to the product of first data and second data, the first data and the second data are multiplied by a floating point multiplier 114, and a binary digit string for expressing a mantissa part in a multiplication result is divided into a string for expressing a superordinate digit in the mantissa part and a string for expressing a subordinate digit in the mantissa part. - 特許庁

所定のデータ転送命令は、一群のレジスタの中から一つのレジスタの番号が明示的に指定される複数ビットのレジスタ指定フィールド（Ｒｍ、Ｒｎ）を有し、レジスタ指定フィールドで指定された番号以上又は以下の番号に対応するレジスタとメモリとの間のデータ転送を指示する。例文帳に追加

The predetermined data transfer instruction is provided with a register designation field(Rm, Rn) with a plurality of bits for explicitly designating the number of one register from a group of registers, and data transfer between the registers corresponding to numbers which are not less or not more than the number designated by the register designation field is instructed. - 特許庁

ワード線を共有し、かつビット線を隣接するメモリセルにて共有する複数のメモリセルを有する不揮発性半導体メモリ装置に対して、同一ワードラインに接続される複数のメモリセルのうち、一方端のメモリセルから他方端のメモリセルへ順番に書き込みを行う不揮発性メモリ装置の書き込み方法。例文帳に追加

In the nonvolatile semiconductor memory having a plurality of memory cells sharing word lines and sharing bit lines with adjacent memory cells, a plurality of memory cells connected to the same word line are written from one end cell to another end cell in this order. - 特許庁

そして、ビデオエンコーダ１２は、符号化を行なう際に、メモリ１３に記憶されたタイムコードとビットストリーム中の各フレームに付加されたタイムコードとを比較し、この比較結果により一致した場合に、その一致したタイムコードに対応するフレームをＧＯＰの先頭フレームとして符号化を行なうようにしている。例文帳に追加

Then in the case of encoding, the video encoder 12 compares the time code stored in the memory 13 with a time code attached to each of frames in the bit stream and encodes the bit stream, by using a frame whose time code matches with the stored time code as the head frame of the GOP, when the result of comparison indicates matching. - 特許庁

ネットワークに接続された一つまたは複数の機器に、符号化圧縮された複数の映像データを同時に配信可能な配信サーバにおいて、該複数の映像ストリームデータをグループに分類する手段と、同一グループ内の特定のストリームデータのビットレートを低くする制御手段とを備えることを特徴とする。例文帳に追加

The distribution server distributes a plurality of video data subjected to coding and compression to one or more apparatuses connected to the network at the same time, and is provided with: a means for classifying the plural video stream data into groups; and a control means for decreasing a bit rate of a particular stream data in one and same group. - 特許庁

受信時は、第一のフレーム同期検出手段９と第二のフレーム同期検出手段１０とによって二つのフレーム同期信号を探索し第一のフレーム同期信号を検出したときにＮビット以後の第二のフレーム同期信号を検出して識別信号と伝送データ信号とを受信するものである。例文帳に追加

In the case of reception, a 1st frame synchronizing signal detection means 9 and a 2nd frame synchronizing signal detection means 10 retrieve the two frame synchronizing signals and when the 1st frame synchronizing signal is detected, the 2nd frame synchronizing signal after the N-bits is detected so as to receive the identification signal and the transmission data signal. - 特許庁

セキュリティ強化のため転置データ変換の方法であり、複数のビットを含むデータを受信する入力ポートと、前記データを第一のセグメントと第二のセグメントに分割する分割器と、前記第一のセグメント、前記第二のセグメント及び予め定義されたモジュラスを使用して前記データの指数的転置を変換されたデータとして出力する出力ポートとを含む。例文帳に追加

A permutation data transform method for enhancing security includes: an input port for receiving data with a plurality of bits; a divider for dividing the data into a first segment and a second segment; and an output port for outputting exponential permutation of the data as transformed data by using the first segment, the second segment and a modulus which is defined beforehand. - 特許庁

そして、ビットデータが置換された新たな電子データに対して一つのハッシュ関数を所定規則に従って複数回適用することにより、電子データを表す一つのハッシュ値を導出し、このハッシュ値をメモリ９に保持されているルール及び電子データと関連付けて通信端末１１に送る。例文帳に追加

Then, one hash function is applied to a new electronic data replacing the bit data two or more times according to a predetermined rule, and thereby one hash value representing the electronic data is derived, and this hash value is related with the rule and the electronic data held in the memory 9 and is sent to the communication terminal 11. - 特許庁

第１の記憶素子における第１の電極の形状の一部を、第２の記憶素子における第１の電極の形状と異ならせることで、第１の電極と第２の電極の間の電気抵抗が変化する電圧値を異ならせて、１ビットを越える多値の情報の記憶を一つのメモリセルで行う。例文帳に追加

A part of the shape of a first electrode in a first storage element is made different from the shape of the first electrode in a second storage element to cause a voltage value, at which electric resistance between the first electrode and the second electrode changes, to be made different, so that a single memory cell can store multivalued information in excess of one bit. - 特許庁

データ出力バッファ４１は、判定信号ＪＤＯなどから生成される出力許可信号ＺＯＥ′によって制御され、上記４ビットのデータが互いに一致している場合はセレクタ３４からのデータＤＯをデータ入出力端子Ｔ０に与え、一致していない場合はデータ入出力端子Ｔ０をハイインピーダンス状態にする。例文帳に追加

The data output buffer 41 is controlled by an output permission signal ZOE' generated from a discrimination signal JDO and the like, when the data of four bits are coincident mutually, the data DO from the selector 34 is given to a data input/output terminal T0, when they are not coincident, the data input/output terminal TO is made to be a high impedance state. - 特許庁