「一ビット」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

プリチャージ信号ＢＲＳ０、及びＢＲＳ１のうちの何れか一方を、１サイクル前からプリセットしておき、他方をセットすると同時にビット線対／ＢＬ−ＢＬのショート動作を開始し、ショート動作の終了時にはプリセットした側をリセットしてショート動作を終了する。例文帳に追加

Either of the pre-charge signals BRS0, BRS1 is pre-set before one cycle, at the same time the other is set, short circuit operation of a pair of bit line/BL-BL is started, at the time of finish of short circuit operation, a preset side is reset and short circuit operation is finished. - 特許庁

潤滑層付きのエントリーボードを利用する小口径孔あけ加工において、同一ドリルによる孔あけ回数を多くしても、ドリルビットへの削りカスや切り屑の巻き付きを生じにくく、ドリルの芯振れによる孔位置精度の低下やドリル折損を防止できる手段を提供する。例文帳に追加

To provide a means for preventing degradation in bore positioning accuracy due to run-out of a drill and breakage of the drill, preventing wrapping of debris and chips around a drill bit even when the drilling frequency is increased with the same drill in small-bore diameter drilling using an entry board with a lubricating layer. - 特許庁

また、バッファ１０３−１とバッファ１０３−２のうち一方のみから送信データ列を入力した場合、すなわち、受信側において受信したデータ列に誤りが発生せず、次のデータ列を送信する場合、比較部１０４は、入力した送信データ列を送信ビット選択部１０５に出力する。例文帳に追加

When a data string is inputted only from either one of the buffers 103-1, 103-2, i.e., when no error is occurred in a data string received on the receiving side and a succeeding data string is to be transmitted, the comparison part 104 outputs the inputted transmission data string to the selection part 105. - 特許庁

浮遊ゲート(5,11)と制御ゲート(14)との積層構造を有するメモリセルトランジスタを含むメモリセルユニットと、ソース／ドレイン拡散層領域の一方(23)がビット線またはソース線に接続され、他方(24)がメモリセルユニットに接続された選択ゲートトランジスタとを具備する。例文帳に追加

This device comprises a memory cell unit including a memory cell transistor, comprising a layered structure of floating gates (5, 11) and control gates (14), and the selective gate transistor where one side (23) of a source/ drain diffusion layer region is connected to a bit line or a source line and the other side (24) is connected to the memory cell unit. - 特許庁

ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。例文帳に追加

Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string. - 特許庁

送信側のエンティティａで、伝送すべき平文ｘをその成分のビット数を不均一にして平文ベクトルｍに分割し、分割した平文ベクトルｍと公開鍵ベクトルｃとを用いて積和型の暗号文Ｃを作成し、通信路１０を介して受信側のエンティティｂへ伝送する。例文帳に追加

The number of bits of the components of a plaintext (x) to be transmitted is made uneven in transmitter entity (a) and split into plaintext vectors (m), and a product-sum type ciphertext C is prepared by using the split plaintext vectors (m) and a public key (c), and transmitted to receiver entity (b) via a communication channel 10. - 特許庁

データ伝送速度が増大する時、動作、性能解析のために高速通信装置の有効誤り率を得るのに使用される二進データビット決定装置の信号検出経路と同一の構成要素を用いてアイダイアグラムを作成する方法を提供する。例文帳に追加

To provide a method for preparing an eye diagram by using the same constituent element as that of the signal detecting route of a binary data bit decision device used for obtaining the effective error rate of a high-speed communication device for the analysis of the movement and the performance when a data transmission speed is increased. - 特許庁

従来の音響符号化装置は、多重化順序および保護対象がフレームに依らず固定か、または一定順序の並び替えを行っているため、各フレーム毎に異なるビット誤り感度分布を反映した誤り保護を行うことができず、音響信号劣化を十分に抑制できない。例文帳に追加

To solve a problem in the existing sound coding device wherein inferiority of a sound signal cannot be enough prevented because multiplex order and an object to be protected are fixed without depending on any frame or give the arrangement of specific order and an error reflecting the reception distribution of a different bit error at each frame cannot be protected. - 特許庁

一般調和解析によって信号の周波数成分抽出を行う際、最小の周波数抽出成分の本数が得られるフレーム長のものを最適フレームとして決定し、最適フレームにおける周波数抽出成分を含むビットストリームを復号化する。例文帳に追加

To define a frame of certain length, where a minimum number of frequency extraction components are obtained are obtained as an optimal frame, when a signal frequency component is extracted through a general harmonic analysis, and to decode a bit stream containing a frequency extraction component in an optimal frame. - 特許庁

比較信号ＰＵ，ＰＶ，ＰＷを論理合成した３ビット信号（合成信号ＰＳ）と、スイッチング素子の操作状態においてゼロクロスタイミングとなるときに想定される合成信号（期待信号）との一致に基づき、ゼロクロスタイミングの検出信号Ｑｓを反転させる。例文帳に追加

Based on the coincidence between a 3-bit signal (composite signal PS), obtained by logically synthesizing the comparison signals PU, PV, PW and a composite signal (expectation signal) assumed when a zero-cross timing is detected in the operating state of a switching element, a detection signal Qs at the zero-cross timing is inverted. - 特許庁

転送しようとする情報を含むビットストリームを繰り返してパケットを生成するステップと、パケットから、送受信端で互いに決められた規則によって決められた転送開始点によって転送される少なくとも一つのサブパケットを分離するステップとを含む。例文帳に追加

A packet transmitting method using a hybrid automatic retransmission request system comprises: a step for repeating a bit stream including information to be transferred and for generating a packet; and a step for separating at least one sub-packet from the packet transferred by the transfer starting point determined under a rule decided between a transmitting and a receiving ends. - 特許庁

これにより、従来のビットマップデータによって描画される意匠に比して、交通規制情報３７を３次元表示した場合の表示品位を高めて視認性を良好とすることができ、使用者は、交通規制情報を一層認識し易くなる。例文帳に追加

As compared with conventional designs depicted by using bit map data, the quality of display is upgraded and its visibility can be improved when the regulation information 37 is three- dimensionally displayed, which makes it easier for a user to recognize the regulation information. - 特許庁

検索キー列からブランチノードの第１の弁別位置のキーを取り出し、該キーの第２の弁別位置のビット値に応じてリンク先のノート対の一方のノードにリンクすることをインデックスキーと対応付けられたリーフノードに至るまで行いインデックスキーを検索する。例文帳に追加

The index key search is performed by taking out the key of the first discrimination position of the branch node from the search key column and linking it to one node of the node pair of the link destination according to a bit value of the second discrimination position of this key until reaching to a leaf node which is associated with the index key. - 特許庁

ビットストリームの一部が欠落したり、誤りが発生した場合でも、その後サブフレームを単位として時間的に正しく復号することができ、かつ時間的に動きのある画像を含んだサブフレームの復号が不可能になっても、復号画質の劣化を小さく抑える。例文帳に追加

To provide a method for decoding a moving picture signal by which a bit stream can temporally and correctly be decoded in the unit of sub frames even after missing of part of the bit stream takes place or after the occurrence of an error and deterioration in the quality of a decoded image can be reduced even when decoding a sub frame including a picture with motion is temporally disabled. - 特許庁

或いは、前記時間間隔を、自装置のＩＰアドレス若しくはＭＡＣアドレスの何れか一方又は両者の下位ビットの値を用いて決定し、該時間間隔が経過した後に、ＮＴＰサーバ４−３に対して時刻情報の取得を開始する。例文帳に追加

Otherwise, the time interval is determined by using low-order bit values of either or both of an IP address and an MAC address of the own device, and after elapse of the time interval, acquisition of the time information is started to the NTP server 4-3. - 特許庁

通信ユニット２のメモリには、自動的に設定される各センサユニット３の設定アドレスと、上位機器４に送信するフレームデータにセンサユニット３の検出結果を格納する一（ビット）を示す送信アドレスとの対応関係を示すアドレス対応情報が記憶されている。例文帳に追加

The memory of the communication unit 2 stores address correspondence information for showing correlation between setting addresses of the respective sensor units 3 set automatically and transmission addresses that show one (bit) for storing results of detection of the sensor units 3 in frame data to be transmitted to the higher-level equipment 4. - 特許庁

ここで、第一の所定時間Ｔ１は、ＣＰＵ１３がストップビットを送信指令する時点から応答信号が戻ってくるまでの時間Ｔ３以上であって、応答信号のヘッダ部分の出力時間Ｔ４とＴ３を足した時間以下の値として設定される。例文帳に追加

The first prescribed time T1 is selected to be a time T3 from the transmission command of the stop bit until a reply signal is returned or over and a sum of output times T4 and T3 of a header part of the reply signal or below. - 特許庁

キャッシュメモリのビット比較回路６は、ＥＣＬ回路によって排他的論理和が構成された比較回路７_1 〜７_N のトランジスタ９，１１のコレクタがすべて共通接続されて一致判定回路８のトランジスタ１５のエミッタに接続されている。例文帳に追加

In the bit comparison circuit 6 of a cache memory, all the collectors of the transistors 9 and 11 of comparison circuits 71-7N whose exclusive OR gates are composed of ECL circuits are connected to each other in common and connected to the emitter of the transistor 15 of a coincidence judgement circuit 8. - 特許庁

従来の符号化方法では、ＤＳＶがより０に近い結果をもたらす冗長ビット、もしくは符号語を選択するように制御を行う一般的な制御しか行われていないので、十分にＤＣ成分を抑圧するＤＳＶ制御が行われているとはいえない。例文帳に追加

To provide a coding method that can enhance higher DC suppression capability, through a novel DSV(digital sum value) control method, in comparison with a conventional method with the same redundancy, and to provide a coder, a recording medium and a program. - 特許庁

トランスポートチャネルで伝送されるトランスポートブロック数やトランスポートブロックサイズが変化しても、常時一定サイズのビット長に対してレートマッチング処理を行うことができ、これによって処理量の増大を防止すること。例文帳に追加

To provide a data transmitter, a data receiver, a data transmission method and a data reception method by which rate matching processing is always applied to a bit length of a prescribed size thereby preventing the processing quantity from being increased even when number of transport blocks sent through a transport channel and a transport block size are changed. - 特許庁

ＤＲＡＭのメモリセル部と、周辺回路のロジック部とを一体化した混載チップで、論理回路部の拡散層を珪化物化して高速化、高集積化しつつ、メモリセル部のビット線接続や容量接続の抵抗を低減して該セルへのアクセスの高速化を可能にする装置を提供する。例文帳に追加

To obtain a semiconductor integrated circuit device which can increase the access speed to the memory cell of the memory cell section of a DRAM by reducing the resistance of the bit line or capacity connection of the memory cell section by siliciding the diffusion layer of a logic circuit section in a chip in which the memory cell section and the logic section of a peripheral circuit integrally coexist. - 特許庁

図２に示す連想メモリセルにおいて磁気抵抗素子ＴＲ１０１〜ＴＲ１０４はＭＲＡＭに用いられるＴＭＲ膜であり、ビット線対（ＢＬ，／ＢＬ）、不一致検出線ＭＬおよび基準電流出力線ＭＳＬの電流磁界による磁化方向に応じた抵抗値を有する。例文帳に追加

In an associative memory cell shown in figure 2, magnetoresistive elements TR101-TR104 are a TMR film used for a MRAM, and have a resistance value on accordance with a magnetizing direction by current magnetic fields of a pair of bit line (BL, /BL), an uncoincidence detecting line ML, and a reference current output line MSL. - 特許庁

センスアンプＳＡは、第１端ＢＬＳ１を第１ビット線と電気的に接続され、且つメモリセルが有するデータに応じて第１端に第１電位および第２電位の一方を発生し、且つ第２端ＢＬＳ２に第１電位および第２電位の他方を発生する。例文帳に追加

A sense amplifier SA, whose first end BLS1 is electrically connected to the first bit line, generates one of the first electric potential and the second electric potential at the first end, according to the data contained in the memory cell, and generates the other of the first electric potential and the second electric potential at the second end BLS2. - 特許庁

絶縁膜２２をエッチングして接合部２１が露出するようにコンタクトホールを形成し、前記コンタクトホールの側壁にスペーサー絶縁膜２３を形成した後、ビットラインコンタクト表面に接合部を含む下部接合層のドーパントと同一のドーパントを追加する。例文帳に追加

A contact hole is formed so as to expose the conjunction part 21 by etching a dielectric film 22, a dielectric film 23 of spacer is formed on the sidewall of the contact hole, and then a dopant which is same as the dopant of the lower conjunction layer, including the conjunction part, is added to the surface of a bit-line contact. - 特許庁

同一の同位体元素から構成されるセン亜鉛鉱結晶構造（１１１）面である、Ａ（^ 111Ｃｄ）面、Ｂ（^ 113Ｃｄ）面、Ｃ（^ 123Ｔｅ）面、及び、Ｄ（^ 125Ｔｅ）面を超格子積層周期として構成されるＣｄＴｅ同位体超格子半導体結晶を４量子ビットに用いる。例文帳に追加

A CdTe isotope super-grating structure constituted with an A(^111Cd) face, B(^113Cd) face, C(^123Te) face, and D(^125Te) face being a zinc blende crystal structure (111) face constituted of the same isotope element as a super- grating laminate cycle is used for four quantum bits. - 特許庁

２個のシンボルにより構成される符号系列の同一のシンボル間に連続して配置される他のシンボルの長さである連続長ｎＴが所定の規定長として規定され、ビット間隔をＴとすると最小反転間隔が３Ｔである符号を復号する復号装置である。例文帳に追加

The decoder decodes codes having a minimum inversion interval 3T where T is the bit spacing and the continuous length nT of other symbols successively inserted between identical symbols in a code series composed of two symbols is defined as a specified length. - 特許庁

転送しようとする情報を含むビットストリームを繰り返してパケットを生成するステップと、パケットから、送受信端で互いに決められた規則によって決められた転送開始点によって転送される少なくとも一つのサブパケットを分離するステップとを含む。例文帳に追加

A packet transmitting method using a hybrid automatic retransmission request system comprises: a step for repeating a bit stream including information to be transferred and for generating a packet; and a step for separating at least one sub-packet from the packet transferred by the transfer starting point determined under a rule mutually decided between a transmitting and a receiving ends. - 特許庁

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。例文帳に追加

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance. - 特許庁

メモリアレイは、電荷保持層とメモリゲートを有し情報記憶に用いるＭＯＳ型の第１トランジスタ部と、コントロールゲートを有し第１トランジスタ部を選択的にビット線に接続するＭＯＳ型の第２トランジスタ部とを一組とする不揮発性のメモリセル（Ｍ１１〜Ｍ２２）を備える。例文帳に追加

A memory array is provided with nonvolatile memory cells (M11-M22) being one set of a first transistor part of a MOS type having an electric charges holding layer and a memory gate and used for storing information and a second transistor part of a MOS type having a control gate and connecting selectively the first transistor part to a bit line. - 特許庁

画像符号化時に著作権を保護すべき対象のビットストリームの一部にスクランブルをかけ、視聴権利を有する視聴者の画像復号装置では正常な再生を行い、視聴権利を持たない視聴者の画像復号装置では画像のおおよその概観を認識できる。例文帳に追加

To provide an image coding and decoding method, by which part of a bit stream being an object whose copyright is to be protected is scrambled at image coding, an image decoder of a viewer having a view right can reproduce the bit stream normally and an image decoder of a viewer having no view right can recognize an overview of the bit stream. - 特許庁

ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。例文帳に追加

A first semiconductor layer 11, a channel semiconductor layer 12, and a second conductive layer 13, which serves as the other source/drain region and further/serves as a storage node 26, too, are provided on a first impurity diffusion layer 24, which serves as one of the source/drain regions and further becomes a bit line, too. - 特許庁

固定パターンと第１付加データ列をシリアルに配列し、固定パターンと同一ビットのアダマール系列の中から１系列を選択して第２付加データ列を生成して固定パターンに加算することでパイロットチャネルを構成し、情報チャネルとＣＤＭ方式で多重伝送する。例文帳に追加

A fixed pattern and a first added data string are serially arranged, a second added data string is generated by selecting one of matrices of the same bits as the fixed pattern and adding it to the fixed pattern for configuring the pilot channel, and multiplex transmission is performed in the CDM method with an information channel. - 特許庁

映像信号をＳＦ指定データに変換してメモリーに記憶する一方、記憶したＳＦ指定データに基づき、１６個のサブフィールドｓｆ１〜ｓｆ１６のそれぞれにおいて画素の表示状態を指定するＳＦビットを出力する。例文帳に追加

A video signal is converted into SF-designated data to be stored in a memory, and an SF bit designating a display state of a pixel in each of the sixteen sub-fields sf1 to sf16 is output on the basis of the stored SF-designated data. - 特許庁

ＦＣＳ検査処理（ＦＣＳ検査処理部）の正常動作確認試験を、送信時のＣＲＣ生成と受信時のＣＲＣ検査とのＣＲＣ多項式におけるビット数の一致又は相違によるＦＣＳエラーの発生又は非発生に基づいて行う。例文帳に追加

The normal operation confirmation test of an FCS inspection processing (FCS inspection processing part) is performed based on generation or no generation of an FCS error due to coincidence or difference of the number of bits in a CRC polynomial between the CRC generation in the case of transmission and CRC inspection in the case of reception. - 特許庁

そして、時間Ｔａ経過後、時間Ｔ１の間において、前記送信信号中の余剰ビット中にシステムＩＤ、相手局ＩＤ、自局ＩＤ、ステータス情報、各社制御情報（一斉・グループ呼び出しコード）などを送出する。例文帳に追加

The transmission station transmits a system ID, an opposite station ID, own station ID, status information, each company control information (simultaneous/group-calling code) or the like, in excess bits in the transmission signal for a time T1 after the lapse of the time Ta. - 特許庁

ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供し、１よりも大きいｋ個のメモリセルを組み合わせて記憶媒体を形成し、データを該記憶媒体に保存する。例文帳に追加

At least one or more memory cells provided with n voltage levels, where n is also not a value of 2^2, and capable of expressing storing bits by the numerical expression 1 are supplied and the storage medium is formed by combining k memory cells (k is an integer ≥1) to store data in the storage medium. - 特許庁

多重波の発生を単一のトランスの容量を部分的に増加で加算式多重化をする為平均波トランスと実効波トランスと二段階に分割した疑似正弦波実効波の面積を増加すべき対策をＤ−Ａコンバータのビット数の増加例文帳に追加

Since capacity of the single transformer is partially increased by generation of a multiple wave, and additional multiplexing is performed, an area of a false sine wave effective wave is increased by increasing the number of the bits of the D/A converter, wherein the false sine wave effective wave is divided into an average wave transformer and an effective wave transformer. - 特許庁

記憶領域２４の書き換え時における半導体記憶装置内の所定ノードの電圧レベルを判定する電圧判定部３８と、電圧判定部３８の判定結果に基づき一度に書き換える入力データのビット数を決定する書き換え単位決定部４４とを備えている。例文帳に追加

This nonvolatile semiconductor storage device is provided with: a voltage judging part 38 for judging the voltage level of a prescribed node in the semiconductor storage device in rewriting the storage area 24; and a rewriting unit determining part 44 for determining the number of bits of input data to be rewritten at a time on the basis of the judgment result of the voltage judging part 38. - 特許庁

本発明の打撃工具は、モータ１１１と、モータ通電駆動用の単一の電気スイッチ１５１と、第１のスイッチ操作部材１５３と、第２のスイッチ操作部材１５５と、工具ビットの駆動モードの切替えを行なうモード切替部材１６５を有する。例文帳に追加

This hammering tool comprises: the motor 111; the electric switch 151 for electrifying and driving the motor; the first switch operating member 153; the second switch operating member 155; and a mode selector member 165 for selecting the drive mode of a tool bit. - 特許庁

本発明はこれらの画像処理が必要なビットマップ形式や圧縮された画像からの画像処理を行うのではなく圧縮画像ファイルや圧縮画像ファイルの一部分の画像における画像ファイルのサイズ変化そのものを利用する画像検索による画像検査を行うプログラム。例文帳に追加

This program is used to perform image inspection by image retrieval by utilizing change itself of a size of an image file in an image of compressed image file and a part of the compressed image file without performing image processing from bit map format requiring image processings and a compressed image. - 特許庁

同時に、映像符号化部１０１は、データ蓄積量情報(FD)を帰還入力して一定の平均ビットレートで符号化処理を行うので、データ記憶部１０２には常に必要最小限のデータ蓄積量の映像符号化データ(ED)が蓄えられる。例文帳に追加

Simultaneously since a video coding section 101 receives a feedback input of the data storage amount information (FD) and conducts coding processing at a constant average bit rate, the data storage section 102 always stores video coded data (ED) by a required minimum data storage amount. - 特許庁

連続するストリームデータを第１のレートでサンプリングし、フレームセグメント内に前記連続するストリームデータの一部と占有されるセグメント量を示すシグナリングビットを配置し、第２のレートでフレームセグメントを送信する。例文帳に追加

A communication system samples continuous stream data at a first rate, arranges a signaling bit indicating a part of the continuous stream data and the amount of segments occupied within a frame segment, and transmits the frame segment at a second rate. - 特許庁

メモリコントローラ１０５はグループビットの値によって単独キュー１０９とグループキュー１１０の２つのキューのうち一方にトランザクションをいれ、ＳＤＲＡＭ１０７へアクセスする際に制御部１１２がグループ化された複数のトランザクションを連続して取り出すよう制御する。例文帳に追加

A memory controller 105 imparts transaction into one of two queues of a single queue 109 and a group queue 110 according to the value of the group bit, and a control unit 112 controls so as to continuously extract the plurality of grouped transactions in accessing an SDRAM 107. - 特許庁

また、多値セルを用いた構成では、同一物理ページ内で発生した複数のエラーに対応するメモリセルに含まれるビットの合計数が、用意されたエラー管理ユニット２３ａ，２３ｂの数を超える場合に、訂正不可能な障害が発生したと判断する。例文帳に追加

Also, in constitution using a multi-level cell, when the total number of bits included in a memory cell corresponding to plural errors caused in the same physical page exceed the number of the prepared error control units 23a, 23b, it is judged as that uncorrectable obstacle is caused. - 特許庁

複数のセンサからの出力信号のダイナミックレンジがそれぞれ基準値を中心として十進数で±Ｄ（ＬＳＢ）の範囲にある場合に、ダイナミックレンジの範囲にある一つの２進数との加算値が全てのビットで１又は０となる値を避けて基準値を設定した。例文帳に追加

When a dynamic range of output signals from a plurality of sensors is within ±D(LSB) from each reference value in terms of decimal number, the reference value is set such that a value is avoided which would be 1 or 0 for all bits, when added to a certain one binary number within the dynamic range. - 特許庁