「一ビット」に関連した英語例文の一覧と使い方(50ページ目) - Weblio英語例文検索

本発明の通信レジスタアクセス方法では、ある演算処理装置で通信レジスタ装置へのリクエストが発行された場合、アドレスの一部であり出力ポートを決定する本来のＰＮＵルーティングアドレスに自演算処理装置番号の偶数／奇数を示す最下位ビット１４を加え、これを新たなＰＮＵルーティングアドレス７として使用する。例文帳に追加

In this communication register access method, when a request is issued to a communication register device in a certain arithmetic processor, the least significant bits 14 indicating the even number/odd number of its own arithmetic processor number are added to an original PNU routing address being one part of an address for deciding an output port, and used as new PNU routing address 7. - 特許庁

入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも２つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。例文帳に追加

The decoder for decoding an input LDPC code by repeating exchange of a message between check nodes and bit nodes corresponding to a check matrix by each iteration changes the order of message calculation of a cluster in one of at least two iterations in a temporal anteroposterior relationship and the order of message calculation of a cluster in the other iteration. - 特許庁

複数のアンテナによって送信された信号を単一のアンテナによって受信する無線通信方法であり、送信時に、送信ウェイトを適用した場合の支配的干渉波の位相回転により線形プリコーディングの送信ウェイトを修正し、信号点間距離を最大化する規範によってビットエラーレート特性を改善する無線通信方法である。例文帳に追加

The wireless communication method for receiving signals transmitted by a plurality of antennas via a single antenna includes: correcting a transmission weight of linear precoding through phase rotation of a dominant interference wave in the case where the transmission weight is applied to transmission; and enhancing BER characteristics according to a standard for maximizing a distance between signal points. - 特許庁

シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。例文帳に追加

To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result. - 特許庁

ディスク状記録媒体に対して第１の信号として記録されるピット列をウォブルさせることにより記録される第２のデジタル情報について、上記第１の信号中に含まれる同一の同期信号の単位区間内に、第２のデジタル情報を構成する複数のビットを割り振るようにして記録する。例文帳に追加

The 2nd digital information is recorded on the disk-like recording medium by wobbling a pit sequence recorded as a 1st signal so that a plurality of bits constituting the 2nd digital information are allocated in unit sections of one and the same synchronizing signal included in the 1st signal. - 特許庁

基板をエッチングしてトレンチを形成するステップと、前記トレンチ底面の基板内に接合領域を形成するステップと、前記トレンチ底面を一定の深さエッチングして側壁接合領域を形成するステップと、前記側壁接合領域に接続するビットラインを形成するステップと、を含む半導体装置の製造方法。例文帳に追加

A method for fabricating a semiconductor device includes etching a substrate to form a trench, forming a junction region in the substrate under the bottom of the trench, etching the bottom of the trench to a certain depth to form a side wall junction region, and forming a bit line coupled to the side wall junction region. - 特許庁

これにより、多様な環境にて低いビットエラー率及び高い効率で通信を行うことができ、特にチャンネル変化速度が速くてチャンネル長の長い環境において、通信の信頼性を向上することができ、第１シンボルをセル半径に関係なく同一に有するため、アソシエーション／ハンドオーバのような無線資源管理が容易にできる直交周波数分割多重通信装置を提供できる。例文帳に追加

Since a first symbol is made uniform regardless of the cell radius, the orthogonal frequency division multiplex communication apparatus which can easily perform radio resource management such as association/hand-over is provided. - 特許庁

ソイルセメントなどからなる遮水兼用土留め壁としての地中壁２の芯材の一部または全部として、先端部にビット１１を設けた内管８を外管１０の内側に挿入し、内管８の先端部が外管１０の先端部より所定長さ突出するようにした２重構造の芯材を用いる。例文帳に追加

A double-structure core material inserted with an inner pipe 8 having a bit 11 at the tip into an outer pipe 10 and protruded with the tip of the inner pipe 8 from the tip of the outer pipe 10 by the prescribed length is used as part or all of the core material of an underground wall 2 serving as an impervious/retaining wall made of soil cement. - 特許庁

並列接続した帯域通過フィルタの切り替え精度を、読み込む周波数設定データのビット数、位置を変えることで自由に選択可能とすると共に、並列接続した帯域通過フィルタの数×帯域通過フィルタの周波数帯域で一定量のイメージ周波数帯域の減衰を可能とした受信周波数変換装置及び周波数帯域切替方法を提供する。例文帳に追加

To provide a received frequency converting device and a frequency band switching method, with which accuracy in switching parallel connected band pass filters can be freely selected by changing the number of bits and positions of frequency setting data to be read and an image frequency band cab be attenuated for a fixed quantity in the frequency band of the band pass filters of the number of parallel connected band pass filters. - 特許庁

選択ワードラインＷＬ＜ｉ＞の位置ｉが予め決定、又は記憶された位置ナンバｘより大きい、或いは同一である場合に、第２ローカルチャンネルＣｈ２電位の過度な上昇は、ストリング選択ライン、ビットラインＢＬ、又は非選択ワードラインＷＬ＜ｉ＋１〜ＷＬ＜ｎ−＞に印加されるパス電圧Ｖｐａｓｓを調整することによって防止される。例文帳に追加

The excessive increase of Vch2 is prevented by modifying the voltage applied to string select line and/or to the bit line BL, or the pass voltage Vpass applied to the unselected word lines WL<i+1 through WL<n->, only if the selected word line WL <i> location (i) is equal or greater than a predetermined location number (x). - 特許庁

データ書込電流制御回路５１は、データ線ＩＯおよび／ＩＯのそれぞれを高電位状態（Ｖｃｃ）および低電位状態（Ｖｓｓ）の一方ずつに設定することにより、往復電流としてビット線対を流れるデータ書込電流の方向を書込データのレベルに応じて簡易に制御できる。例文帳に追加

A data write-in current control circuit 51 can control easily a direction of a data write-in current flowing in a pair of bit lines as a going and returning current in accordance with a level of write-in data by setting each of data lines IO and /IO to each one side of a high potential state (Vcc) and a low potential state (Vss). - 特許庁

本発明のセンス増幅器駆動回路は、直列連結される複数個の遅延反転器を具備し、前記遅延反転器のうち少なくとも一つは出力に直列に連結されゲートが入力に共通連結される複数個のＮＭＯＳトランジスタを備えて前記ＮＭＯＳトランジスタの総ベータ比率（全長に対する幅の比率）はビットセルのパストランジスタのベータ比率と等しいことを特徴とする。例文帳に追加

The sense amplifier driver circuit comprises a plurality of series- connected delay inverters, with at least one of the delay inverters connected to the output in series; and a plurality of NMOS transistors with the gates being connected to the common input, with an overall beta ratio (width to length ratio) of the NMOS transistors being the same as a beta ratio of a pass transistor of a bit cell. - 特許庁

リファレンスセル（ＲＭＣ１〜ＲＭＣ５）は同一のビット線（／ＢＬ）に複数個接続され、複数個のリファレンスセルの各強誘電体キャパシタ（ＲＣＦ１〜ＲＣＦ５）の容量は本体メモリセル（ＭＣ１）の強誘電体キャパシタ（ＣＦ１）の容量の２^n倍（ｎは整数倍）の値を有するように設定される。例文帳に追加

A plurality of reference cells (RMC1-RMC5) are connected to the same bit line (/BL), and the capacitance of each ferroelectric capacitor (RCF1-RCF5) in the plurality of reference cells is set so as to be 2^n (wherein n is an integral multiple) times the capacitance of the ferroelectric capacitor (CF1) of the main body memory cell (MC1). - 特許庁

洗浄口２０は、ケーシング側係合部２２をビット側係合部２１に対して一方向Ｘとは逆方向に回転させて取り外すことを可能にする、ケーシング側係合部２２の逆方向への回転側に保持された回転スペース部２９に向けて開口して、回転スペース部２９に洗浄水を吐出できるようになっている。例文帳に追加

The washing port 20 is opened toward a rotation space part 29 held on the rotation side in the opposite direction of a casing side engaging part 22, for allowing the casing side engaging part 22 to be rotated in the opposite direction of one direction X to a bit side engaging part 21 and detached, and is capable of discharging washing water to the rotation space part 29. - 特許庁

シリアルデータの４ビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を保持し、保持された遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合にその遷移点検出信号に基づいてシリアルデータの遷移点を推定する。例文帳に追加

Comparison processing is performed on the oversampled data in 4-bit segment units of the serial data, transition point detection signals are held, and the transition points of the serial data are estimated based on those transition point detection signals, when transition point detection signals for at least two segments, which are among the held transition point detection signals, indicate the same result. - 特許庁

ＰＣ側ＣＯＤＥＣには、ＳＯＦ信号１０に同期したＢＦＫ１２を供給するとともに、これに同期して前記クロック周波数で前記デジタル音声のビット数分だけクロック供給することで、メモリ４１に蓄えられた音声データをＳＯＦ信号１０の変動に関わらずＣＯＤＥＣ４に一定の音声データを供給する例文帳に追加

A BFK12 synchronized with the SOF signal 10 is supplied to a PC side codec and the clocks by the number of bits of digital voice in terms of the clock frequency synchronously with it are supplied to the codec so as to supply a prescribed amount of the voice data stored in a memory 41 to the codec 4 independently of fluctuations in the SOF signal 10. - 特許庁

強誘電体メモリセルＭＦｅの強誘電体キャパシタＣＦｅに書き込まれたデータを読み出す手順において、強誘電体キャパシタＣＦｅの分極量を増加させるための第１の電圧を、強誘電体キャパシタＣＦｅに印加し、そのあとに、上記データに応じた電位をビットラインＢＬに誘起させるための一連の読み出し電圧を、強誘電体キャパシタＣＦｅに印加する。例文帳に追加

In procedure of reading out data written in a ferroelectric capacitor CFe of a ferroelectric memory cell MFe, first voltage for increasing quantity of polarization of the ferroelectric capacitor CFe is applied to the ferroelectric capacitor CFe, after that, a series of read-out voltage for inducing a potential in accordance with the data in a bit line BL is applied to the ferroelectric capacitor CFe. - 特許庁

送信機は、アナログ信号と所定のレベルとの比較結果に応じて、アナログ信号をディジタル変換したディジタル信号とアナログ信号をアナログ増幅した後にディジタル変換したディジタル信号とのうちのいずれか一方と、前記比較結果を表すコントロール・ビットＣとを含む送信信号を送出する。例文帳に追加

Corresponding to the compared result of an analog signal and a prescribed level, a transmitter sends out a transmitting signal containing any one of a digital signal, with which the digital conversion of the analog signal is performed, and a digital signal, with which the digital conversion of the analog signal is performed after analog amplification, and a control bit C expressing the compared result. - 特許庁

ユーザが操作パネル１１２を操作して印刷モードを蓄積印刷モードからＢＯＸ印刷モードへ切替え、ＰＤＬデータの全てに対してレンダリング及び蓄積の一連の処理が終了すると、蓄積印刷データ格納エリア２０５に蓄積されたビットマップデータをＢＯＸ印刷データ格納エリア２０６へ転送し、ＢＯＸデータとして保存する。例文帳に追加

A user operates the operating panel 112 to switch the print mode from storage print mode to BOX print mode and when a series of processing of rendering and storage is ended for all PDL data, bit map data stored in the area 205 for storing storage print data is transferred to the area 206 for storing BOX print data where it is stored as BOX data. - 特許庁

出力訂正回路３２０は、外部から供給されるアドレス信号の上位４ビットが示すアドレスが冗長アドレスと一致した場合、メイン・セルアレイ３１０_0〜３１０_15から出力されたデータＤ０〜Ｄ１５のうち、データ値疑義出力データを除く出力データと、データ値疑義出力データに代えて出力させるべきデータとを外部に出力する。例文帳に追加

When an address indicated by upper four bits of an address signal supplied from the external coincides with a redundant address, an output correction circuit 320 outputs output data excluding data value doubtful output data and data to be outputted instead of the data value doubtful output data out of data D0 to D15 outputted from main cell arrays 3100 to 31015 to the external. - 特許庁

半導体メモリ装置を構成する各半導体メモリチップ１上にチップ識別番号とチップ選択信号の一致を検出する比較回路部３を設けることにより、チップ選択信号の各ビットの組み合わせで半導体メモリチップを選択するようにし、チップ識別番号を除く全ての信号を各半導体メモリチップ間で共有接続可能とする。例文帳に追加

A comparison circuit section 3 detects that a chip identification number coincides with a chip selection signal, and is provided on each semiconductor memory chip 1 for composing the semiconductor memory, thus the semiconductor memory chip is selected by the combination of each bit of the chip selection signal, and all signals other than the chip identification number is connected in a shared manner among semiconductor memory chips. - 特許庁

ボディ−に投入口とダスト排出口を設け、ボディーの内部に駆動モーターと、複数のカッターの軸とカッター・ビットとのセットを設けている一種の自動紙送りシステムを持っているペーパーシュレッダーにおいて、ボディーの内部に紙送りホイールを、ボディー投入口に投入口プレートを設けた。例文帳に追加

One kind of portable paper shredder having the automatic paper feed system is provided with a charge port 2 and a dust discharge port 3 on a body 1, a drive motor in the body; a set 5 of multiple cutter axes and cutter bits; paper feed wheels in the body; and a charge port plate at the charge port of the body. - 特許庁

この静止画グループ情報には記録される静止画及び付加えられたオーディオデータのビットストリーム順に複数枚の静止画に該当するデータを括って共通される情報を静止画グループ一般情報とし、グループ内部の静止画のビデオ及びオーディオ情報を構成する。例文帳に追加

The data corresponding to a plurality of the still picture data are bundled in the order of bit streams of the recorded still pictures and audio data attached to them and the common information in the bundled data is used for still picture group general information in the still picture group information to configure video and audio information for the still picture data inside each group. - 特許庁

伝送データを必要に応じて複数の系列にインターリーブし、ＥＣＣインターリーブ系列毎にパリティー数が一定となるＥＣＣ符号化処理を行なった後、これらのＥＣＣ符号を多重化してペイロードを構成することで、全体として伝送データ長に適した冗長ビット数（パリティー数）を調整する。例文帳に追加

Transmission data are interleaved into a plurality of sequences as needed, an ECC encoding process is performed so as to fix the number of parities for each ECC interleaved sequence, these ECC codes are then multiplexed to constitute a payload, thereby adjusting the number of redundant bits (the number of parities) suitable for a transmission data length as a whole. - 特許庁

トランジスタのゲート電極は、ゲート絶縁膜上、ビット線絶縁膜上、ゲート絶縁膜と同一の絶縁膜上およびゲート保護用絶縁膜上に跨るように延伸して配置されることによってワード線を構成するとともに、ゲート電極、ゲート保護用絶縁膜および基板とによって構成されるＭＯＳ型ダイオードと接続されている。例文帳に追加

The gate electrode of the transistor constitutes the word line by being disposed; extended over the gate insulating film, the bit line insulating film, the same insulating film as the gate insulating film; and the gate protecting insulating film, and is connected with a MOS type diode composed of the gate electrode, gate protecting insulating film, and substrate. - 特許庁

複数個のメモリチップ、前記複数個のメモリチップの各々の内部にそれぞれ配置され、前記複数個のメモリチップの各々の内部の複数個のメモリブロックから出力される複数ビットのテストデータをテストし、前記複数個のメモリブロックのうち何れか一つから出力されるテストデータを出力する複数個の比較部を備えるメモリモジュール。例文帳に追加

The memory module includes a plurality of memory chips and a plurality of comparison units which are arranged within a plurality of memory chips respectively, test a plurality of test data bits outputted from a plurality of memory blocks in each inside of the plurality of memory chips and output the test data outputted from any one among the plurality of memory blocks. - 特許庁

また、第１ＰＮ系列のビット値は、第２ＰＮ系列のアドレス値に応じてマトリクス構成データとしての利用の有無が決定される構成としたのでマトリクス構成情報とＰＮ系列データとは一致することがなく解析困難性を高めた安全性の高いデータ処理システムが実現される。例文帳に追加

Further, it is determined whether or not the bit values of the first PN series are used as matrix constitution data according to the address values of the second PN series, so matrix constitution information and PN-series data never match each other to actualize a data processing system of high safety which is enhanced in difficulty in analysis. - 特許庁

また、ギャップの生成又は消滅によってディスク上で管理情報が更新されることに応じて、ディスク上の管理情報とユーザーデータ記録状況の整合性は、管理情報におけるギャップ（スペースビットマップで示されるギャップ）やＬＲＡが、実際のディスク上のギャップやＬＲＡと一致しているか否かを検出することで確認する。例文帳に追加

Compatibility of the control information on the disk and the recording status of user data is confirmed by detecting whether the gap (gap shown by the space bitmap) or the LRA in the control information coincides with the actual gap or LRA on the actual disk, in accordance with that the control information is updated on the disk by the generation or disappearance of the gap. - 特許庁

マルチビットトライに関するプレフィックス検索動作期間中各々がストライドを処理する一連のハードウエアパイプラインユニットが、最後のパイプラインユニット以外の少なくとも１つのパイプラインユニット内において、検索結果を残りのパイプラインユニットを介して通過させるのではなく夫々のパイプラインユニットから検索結果をリタイアさせるメカニズムを包含している。例文帳に追加

A series of hardware pipeline units each processing a stride during prefix search operations on a multi-bit trie includes, within at least one pipeline unit other than the last pipeline unit, a mechanism for retiring search results from the respective pipeline unit rather than passing the search results through the remaining pipeline units. - 特許庁

光ピックアップ装置のディスクのビット形成と読み出しにおいて、受光対向領域の差信号でスポットの強度分布を検知するのと同時に、光量自体をとるようにし、ディスク面スポット内に入れられるマークの数あるいはマークのパターンを大幅に改善し、一層の高密度化を図ることを目的とする。例文帳に追加

To increase density by detecting a light quantity itself as well as a spot intensity distribution based on a difference signal between light receiving areas facing each other in forming a bit and reading the disk of an optical pickup device to greatly increase the number of marks or mark patterns in a disk surface spot. - 特許庁

可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備する。例文帳に追加

The sigma-delta modulator includes a pulse generator to generate a multi-bit frequency resolution control signal having at least one periodic pulse signal having variable duty ratio and the sigma-delta modulator to generate a random digital code to generate a multi-band output frequency signal based on the frequency resolution control signal. - 特許庁

データフレーム（１１０）を伝送する前に、送信シンクロナイザ（１２０）は、繰り返すＰＮ同期化シーケンス（１５０）からの共通ビット（１６０）を前記整列されたデータフレーム（１１０）に挿入することによって、異なる並列チャンネル（１７０Ａ−Ｐ）における同一位置に整列されたデータフレーム（１１０）を同期化する。例文帳に追加

Prior to transmitting the data frames (110), a transmit synchronizer (120) synchronizes data frames (110) aligned in the same position in different parallel channels (170A-P), by inserting a common bit (160) from a repeating PN synchronization sequence into the aligned data frames (110). - 特許庁

モニタ２０は、第１パケット及び第２パケットを受信して第１入力バッファ２２に蓄積するとともに、当該第１入力バッファ２２から設定されたビットレートでパケットを読み出してデータ長を検出することによって、第２パケットを特定し、自身のＶシンクタイミングを、その第２パケットの読み出しタイミングに一致させる。例文帳に追加

The monitor 20 receives the first packets and the second packet, stores them in a first input buffer 22, specifies the second packet by reading the packet from the first input buffer 22 at the set bit rate and detecting the data length, and matches its own V sync timing with the read timing of the second packet. - 特許庁

動画像の各ピクチャをブロック単位で動きベクトルを用いて符号化されたビットストリームを復号する動画像復号装置において、生成部２２０は、復号対象ブロックと同一ピクチャ内の隣接復号済みブロックの動きベクトルから複数の予測動きベクトルの候補を生成し、インデックスを付与する。例文帳に追加

In a video decoding device for decoding a bit stream obtained by encoding each picture of a video in block units using a motion vector, a generation unit 220 generates a plurality of prediction motion vector candidates from motion vectors of adjacent decoded blocks in the same picture as that of a block to be decoded, and gives indices. - 特許庁

一方、第Ｎ段の基準抵抗器群の上下に、第（Ｎ−１）段の基準抵抗器群における電圧取り出し点の拡張分に相応する拡張抵抗をそれぞれ配設し、１基準抵抗毎に形成されるビット当たりの電圧レンジΔＶに含まれるオフセット電圧Ｖ_offsetの割合を低減する。例文帳に追加

While, each extension resistor corresponding to an extended amount of the distance between the voltage extraction points in the group of reference resistors at the (N-1)-th stage is arranged above and below the group of reference resistors at the N-th stage, so as to reduce a ratio of an offset voltage V_offset included in a voltage range ΔV per bit formed for each reference resistor. - 特許庁

オープンループ型及びクローズドループ型のＭＩＭＯ通信方式を併用し、クローズドループＭＩＭＯ通信モード下でのデータ伝送中に、一度に送信したいデータ量があらかじめ決められているビット量又は送信時間を超えたことに応答して、オープンループＭＩＭＯ通信に切り替える。例文帳に追加

An open loop type MIMO communication system and a closed loop type MIMO communication system are used at the same time, and the closed loop MIMO communication system is switched to the open loop MIMO communication system in response to the fact that data quantity to be transmitted in a batch exceeds preliminarily decided bit quantity or transmission time during data transfer under the closed loop MIMO communication mode. - 特許庁

送信端末１が、ファイルをパケットに分割して一方向伝送路３を介して受信端末２へ送信する際に、属性情報生成部１２は、ヘッダ情報内におけるブロック番号ＢＮフィールド及びシーケンス番号ＳＮフィールドのビット数を特定するためのデータを含む属性情報を生成する。例文帳に追加

When a transmitting terminal 1 divides a file into packets and transmits them to a receiving terminal 2 through a one-way transmission line 3, an attribute information generation unit 12 generates attribute information containing data for specifying the number of bits of a block number BN field and a sequence number Sn field in the header information. - 特許庁

ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。例文帳に追加

Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted. - 特許庁

受信装置２０のフレーミングエラー検出部２２は、送信側と受信側の通信速度が不一致で、ストップビットの正常検出ができないときに発生するフレーミングエラーに対し、測定用データＤ１を受信して測定ポイント毎にフレーミングエラーの発生検出を行い、フレーミングエラー検出情報を生成する。例文帳に追加

A framing error detecting part 22 of a receiver 20 receives the measuring data D1, detects the occurrence of a framing error for each measuring point and generates framing error detection information about the framing error that occurs when communication speeds do not coincide between the transmitting side and the receiving side so that the stop bit can not be normally detected. - 特許庁

一方、プログラムセンスラッチ回路ＰＳＬは、ベリファイ動作において、ビット線ＢＬを介して検知されるメモリセルトランジスタのしきい値と、参照電位ＶＲとを比較し、しきい値が多値データに対応する値となるのに応じて、ノードＮＮ３の電位を変更して、書込み阻止電位の出力を指示する。例文帳に追加

A program sense latch circuit PSL compares a threshold of a memory cell transistor detected through a bit line BL with a reference potential VR in verify-operation, changes a potential of the node NN3 in accordance with that a threshold becomes a value corresponding to multi value data, and indicates outputting a write blocking potential. - 特許庁

その一方で、所定のタイミングごとにデータ送受信処理ルーチンに軽微なエラーが発生したか否かをログファイルのアーカイブビットが立っているか否かで判定し（ステップＳ４１０）、軽微なエラーが発生したと判定されたときにはエラー発生を知らせるメールを管理者へインターネットを介して自動送信する（ステップＳ４３０）。例文帳に追加

The generation of the minute error in the data transmitting and receiving processing routine is determined according to whether the archive bit of a log file is raised or not every prescribed timing (step S410), and when the occurrence of the minute error is determined, and a mail for reporting the occurrent of error is automatically transmitted to a manager through the Internet (step S430). - 特許庁

そこで、当該画像メモリ５４領域に対する第１のＤＭＡコントローラ６０のＤＭＡ転送に際して、第１のＤＭＡコントローラ６０が参照するディスクリプタ情報に記述したポーズビットによってその動作を一時停止させ、当該画像メモリ５４領域の画像データブロックのＤＭＡ転送が終了した第２のＤＭＡコントローラ５８から再開指示を行なわせる。例文帳に追加

When the first DMA controller 60 performs DMA transfer to the image memory 54 area, the operation of the first DMA controller 60 is temporarily stopped by a pause bit described in descriptor information referred to by the first DMA controller 60, and the second DMA controller 58 which finishes DMA transfer of the image data block to the image memory 54 area is first instructed to restart. - 特許庁

複数ビットで構成されるデータ信号を並列信号として受信する第１のレシーバと、並列信号の取り込みのための基準信号を受信する第２のレシーバと、並列信号の全部または一部の位相を基準信号と比較しその比較結果を並列信号および基準信号の送り手側に送信する同着判定回路とを備える。例文帳に追加

There are provided a first receiver for receiving a data signal constituted of a plurality of bits as a parallel signal, a second receiver for receiving a reference signal for capturing the parallel signal, and a simultaneous arrival judgement circuit which compares phases of all or a part of parallel signals with the reference signal and transmits a result of the comparison to parallel signal and reference signal sender sides. - 特許庁

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。例文帳に追加

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range. - 特許庁

受信側ビデオサーバ２は、受け取った送信データから映像素材と上記付加された画像データと位置情報とを取得して、映像素材のうち位置情報が表すフレーム位置の画像データと取得された画像データとを比較して一致すれば、改ざんやビット抜け等もなく送信されたと判断する。例文帳に追加

The reception-side video server 2 acquires the video materials and the added image data and position information from the received transmission data, compares image data of the video materials at a frame position that the position information indicates with the acquired image data, and determines that the transmission data are transmitted without alteration, bit missing, etc. - 特許庁