「半導体中」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

半導体基板１０１に形成された拡散層からなるビット線１０２、ビット線１０２間に形成されたトラップ性のゲート絶縁膜、ゲート絶縁膜上に形成されたワード線１０４とで構成されたメモリセル１００上に、層間絶縁膜１０６が形成され、この層間絶縁膜１０６中に、ビット線１０２に接続するビット線コンタクトプラグ１０９が形成されている。例文帳に追加

An interlayer insulating film 106 is formed on a memory cell 100 constituted of a bit line 102 composed of a diffusion layer formed on a semiconductor substrate 101, a gate insulation film having a trapping performance formed between bit lines 102, and a word line 104 formed on the gate insulation film, and a bit line contact plug 109 connected to the bit line 102 is formed in this interlayer insulating film 106. - 特許庁

半導体・液晶等の分野の製造装置に使用される低アウトガス対策が施されているＯリング等のエラストマ製品を輸送段階で外部環境より受ける影響を排除し、安価にアウトガスの原因となる空気中の水分若しくはその他の様々なガス成分が付着することを防止することができるエラストマ製品の包装方法を提供する。例文帳に追加

To provide a method of packaging an elastomer product capable of excluding an influence received from an external environment at a transportation stage of the elastomer product such as an O-ring which is used in a manufacturing apparatus in a field of semiconductor, liquid crystal or the like and has a low out gas countermeasure, and preventing at a low-cost water content or other various gas components causing out gas from sticking. - 特許庁

従来システムに比べて、短波長に発振波長を有する半導体レーザーを用いるＤＶＤ−Ｒディスクシステムに適用可能な光記録媒体中の記録材料、特に、スクアリリウム化合物を用いた光記録媒体における耐光性、保存安定性に優れた光記録材料、該光記録材料を用いた光記録方法、および光記録装置を提供すること。例文帳に追加

To provide a recording material in an optical recording medium appli cable to a DVD-R disc system employing a semiconductor laser having an oscillating wavelength shorter than the short wavelength employed in the conven tional system, especially the optical recording material excellent in light resis tance and storage stability in the optical recording medium employing a squalilum metal chelate compound, and also to provide the optical recording method and the optical recording device employing the same. - 特許庁

（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂、（Ｃ）硬化促進剤、（Ｄ）無機質充填材、（Ｅ）ワックス及び（Ｆ）グルシジル基を２個有する化合物を必須成分とし、上記グルシジル基を２個有する化合物が全エポキシ樹脂組成物中に対して０．１〜５重量％含まれることを特徴とする半導体封止用エポキシ樹脂組成物。例文帳に追加

The epoxy resin composition for semiconductor sealing use essentially comprises (A) an epoxy resin, (B) a phenolic resin, (C) a curing promoter, (D) an inorganic filler, (E) wax and (F) a compound having two glycidyl groups, wherein the compound F accounts for 0.1-5 wt.% of the whole epoxy resin composition. - 特許庁

半導体製造工程や液晶製造工程等から排出される金属イオン含有稀薄廃液を大規模な処理設備等を要することなく経済的有利に処理して、該廃液中の金属イオンを濃縮し、有害廃棄物量を低減すると共に、高価・有用な金属類を容易かつ効率的に回収する。例文帳に追加

To concentrate metal ions contained in a waste liquid, to reduce the amount of a harmful waste material and to efficiently and easily recover high price and useful metals by inexpensively and advantageously treating the waste liquid discharged from a semiconductor production process, a liquid crystal production process or the like, containing metal ions in low concentrations without using a large scale treating equipment or the like. - 特許庁

撮像装置用成形基板は、一方の面に、レンズを保持する鏡筒部を固定するための樹脂成形部が設けられ、該樹脂成形部の中に光通過用のスルーホールが開けられ、他方の面に該スルーホールをおおって半導体チップがその回路側をスルーホールに向けて装着されるようにされている。例文帳に追加

The resin molded part of the molded substrate for the imaging units to fix the lens barrel portion holding the lens to one surface is provided, and the through hole for optical passage is opened in this resin molded part, and is mounted with the semiconductor chip to mount the circuit side toward the through hole with covering the through hole at the other surface. - 特許庁

イオン注入に起因する半導体ウェーハ等のワークピース上の過剰電荷を中和させるための手段であって、ワークピース表面の小さい領域上の過剰な正電荷を局所的に検出し、それに応答して、適切なドーズ量の電荷補償電子を電子放射源からワークピース上の上記過剰電荷領域に付加する。例文帳に追加

A means of neutralizing the excess charge on workpieces, such as semiconductor wafers, that results from ion-implantation processes, wherein the excess positive charge on a small area of the workpiece surface is locally sensed, and in response, an appropriate dose of charge-compensating electrons is delivered from an electron emission source to the area of excess charge on the workpiece. - 特許庁

成膜装置１００は、チャンバ１と、チャンバ１内に反応ガス２６を供給する反応ガス供給部１４と、チャンバ１内に不活性ガス２５を供給する不活性ガス供給部４と、チャンバ１内に設けられた中空筒状のライナ２と、ライナ２内に設けられ、半導体基板６が載置されるサセプタ７とを有する。例文帳に追加

A film deposition apparatus 100 includes a chamber 1, a reaction gas supply part 14 supplying a reaction gas 26 into the chamber 1, an inert gas supply part 4 supplying an inert gas 25 into the chamber 1, a hollow cylindrical liner 2 disposed in the chamber 1 and a susceptor 7 on which a semiconductor substrate 6 is loaded provided in the liner 2. - 特許庁

フリップ接続構造の半導体メモリチップにおいて、周辺回路部とサブアレイとの間を接続する信号線を、途中のパッド配置部のパッド間を通過するように直線的に配置し、各サブアレイ間での信号の遅延時間のバラツキを避け、信号の伝播時間を揃えることにより高速動作を実現する。例文帳に追加

To enable a semiconductor memory chip having a flip connection structure to realize a high-speed operation by rectilinearly arranging signal wires that connect peripheral circuit units and sub-arrays to pass through between pads in pad arrangement areas so as to make the sub-arrays uniform in signal delay time and signals equal to one another in propagation time. - 特許庁

シリコン（Ｓｉ）などの半導体からなる第１の物質中に、鉄（Ｆｅ）などの触媒金属からなる第２の物質が添加された素材基板１０に対して、回折格子１３を用いたエネルギービーム１２の照射により所望のパターンに応じた熱分布１１を与え、素材基板１０の表面を溶融させる。例文帳に追加

Thermal distribution 11 corresponding to a desirable pattern is given to a raw material substrate 10, which is formed by adding a second material composed of a catalyst metal such as iron (Fe) in a first material formed of a semiconductor of silicon (Si) with radiation of the energy beam 12 using a diffraction grating 13 to melt a surface of the raw material substrate. - 特許庁

記憶情報の書き込み操作或いは消去操作を、内部制御回路により複数の操作段階に分割して所定のアルゴリズムに従って実行する不揮発性半導体記憶装置であって、内部制御回路が、複数の操作段階の何れを実行中かを示す操作状態情報を、操作段階の進行に合わせて出力可能である。例文帳に追加

In the nonvolatile semiconductor memory device for executing a stored information writing or deleting operation by diving the operation into a plurality of operation stages by an internal control circuit and according to a predetermined algorithm, the internal control circuit outputs operation state information indicating which of the plurality of operation stages is executed according to the progress of the operation stages. - 特許庁

リング状窪みの中央部を隆起させる後者の方法にて突起を形成した半導体基板用放熱板において、充分な接合力が得られるはんだ層厚さを確保しながら、はんだ欠陥の生成を安定して防止し、かつ冷却フィンとの接触性を良好に確保できるものを提供する。例文帳に追加

To provide a heat radiation plate for a semiconductor substrate which has a projection formed by a latter method of raising a center of an annular hollow, the heat radiation plate capable of stably preventing a solder defect from being generated and excellently securing contact with a cooling fin while securing a solder layer thickness with which sufficient joining force can be obtained. - 特許庁

本発明は、半導体基板の絶縁膜上に、フローティングゲートとして量子ドットを形成するフラッシュメモリの製造方法において、環境雰囲気中の有機ガス状物質を低減し、適正範囲内のサイズ及び／又は密度の量子ドットの製造が可能となるフラッシュメモリの製造方法を提供することを目的とする。例文帳に追加

To provide a manufacturing method of a flash memory which is reduced in the amount of an organic gaseous substance in an environmental atmosphere and capable of manufacturing a quantum dot having a size and/or density within an optimum range, in the manufacturing method the a flash memory which forms the quantum dot on the insulating film of a semiconductor substrate as a floating gate. - 特許庁

島状の非単結晶珪素よりなる活性層と、該活性層上にＣＶＤ法もしくはＰＶＤ法によって形成された酸化珪素膜をゲイト絶縁膜として有し、前記酸化珪素と活性層との界面には前記酸化珪素膜中に含有される平均的な窒素濃度の１０倍以上の濃度の窒素を含有していることを特徴とする半導体装置である。例文帳に追加

The semiconductor device has an island-like non-single crystal silicon-made active layer and a silicon oxide film formed by CVD or PVD on the active layer as a gate insulation film, and contains nitrogen in the interface between the silicon oxide and the active layer at a concentration more than ten times as much as a mean concentration of nitrogen contained in the silicon oxide film. - 特許庁

この検索されたイベント間に解析期間を設定し、解析期間中のＱＣ値と半導体製造装置２をモニタして得られたＥＥＳパラメータとに関して相関解析を行い、算出された相関係数と相関解析したＥＥＳパラメータとを対応付けて、ＱＣ値の変動要因を抽出する。例文帳に追加

An analysis period is set between the retrieved events, and a correlation analysis is made concerning the QC value during the analysis period and an EES parameter obtained by monitoring the semiconductor manufacturing equipment 2, then a computed coefficient of correlation and the EES parameter in which the correlation analysis is made are associated with each other, and the variation factor of the QC value is extracted. - 特許庁

半導体基板１の電極パッド２上に形成する突起電極４を、上面中央部に位置する第１の平坦領域１４ａと、それを囲んで上面外周部近傍に位置する第２の平坦領域１４ｂと、両領域１４ａ，１４ｂの間の第１の凸領域１４ｃとを有する構造とする。例文帳に追加

A protruding electrode 4 formed on an electrode pad 2 of a semiconductor substrate 1 is formed into a structure having a first flat region 14a positioned on an upper surface center portion, a second flat region 14b positioned near an upper surface external periphery so as to surround it, and a first convex region 14c between both the regions 14a, 14b. - 特許庁

半導体基板の複数種類の膜を研磨する際に複数段の研磨を一つの研磨テーブルで行ない、研磨テーブル数が少なく且つその径が小さくて済み、装置をコンパクトに構成でき、しかも研磨中の膜厚が容易に測定でき、且つ基板研磨のスループットの向上が期待できる基板研磨方法及び基板研磨装置を提供する。例文帳に追加

To provide a method and an apparatus for polishing wafer, with which plural steps of polishing are executed using one polish table, when polishing plural kinds of films of a semiconductor wafer, the apparatus can be configured compact, further, the thickness of the film can be measured easily during polishing, and improvement in the throughput of wafer polishing can be expected. - 特許庁

ウェハにおけるチップ領域中の素子形成領域に設けられ、セルがトレンチ型キャパシタを用いて形成されたメモリ部と、前記素子形成領域の周辺に設けられたボンディングパッド３０４と、前記ウェハにおけるダイシングライン３０５上、前記ボンディングパッド３０４下方の少なくともいずれかに形成されたダミートレンチ３０３とを具備したことを特徴とする半導体装置。例文帳に追加

The semiconductor device comprises a memory part where, provided in an element formation region within a chip region of a wafer, a cell is formed using a trenched capacitor, a bonding pad 304 provided around the element formation region, and a dummy trench 303 formed, at least, either above a dicing line 305 of the wafer or below the bonding pad 304. - 特許庁

半導体薄膜を製造する方法は、アモルファスシリコン薄膜３を部分的に溶融固化させることにより、結晶核となる単結晶領域２を形成させるステップと、単結晶領域２を中心に互いに逆方向になるように結晶成長させて単結晶領域２を拡大させるステップと、を備える。例文帳に追加

The manufacturing method of the semiconductor thin film is provided with a step for forming a single crystal region 2 which becomes a crystalline nucleus by locally melting and solidifying an amorphous silicon thin film 3, and a step for expanding the single crystal region 2 by growing a crystal so as to become reverse directions to each other about the center of the single crystal region 2. - 特許庁

半導体集積回路のマスクレイアウトパターン検証方法において、検証対象データに対して頂点数と長辺の存在を調べることにより、所定の矩形データを選別し、選別された矩形データに対して、４頂点の座標を抽出し、矩形データの長辺方向及び中心座標を算出する。例文帳に追加

In the mask layout pattern verification method of a semiconductor integrated circuit, predetermined rectangular data is selected by examining the number of vertexes and the presence of a long side for data to be verified, the coordinates of four vertexes are extracted for the selected rectangular data, and the long side direction and the coordinate of the center of the rectangular data are calculated. - 特許庁

酸素濃度を調整したガス雰囲気４のナノチューブ選別装置１の中に配置したセラミック基板２の上にナノチューブ混合物３を分散配置し、これに交流電磁界２８であるマイクロ波８を放射することで、ナノチューブ混合物３に含まれる金属性のカーボンナノチューブを選択的に破壊あるいは不動化させ、半導体性のナノチューブを得る工程を少なくとも含む。例文帳に追加

The method for manufacturing the semi-conductive nanotube includes at least a process for distributing and arranging the nanotube mixture on a ceramic substrate 2 arranged in a nanotube classification apparatus 1 under an atmosphere 4 of a gas in which oxygen concentration is adjusted and irradiating the mixture with a microwave 8 which is the AC electromagnetic field 28 to selectively destroy or immobilize metallic carbon nanotube contained in the nanotube mixture 3. - 特許庁

第一気相堆積チャンバ２４において気相堆積を用いて基板５６上に半導体材料の層を堆積させる工程、次いで、堆積成長後及び前記チャンバ２４を開ける前に、前記第一堆積チャンバ中に残留している気相堆積原料ガスを減少させるために成長チャンバ２４から排気する工程を含む。例文帳に追加

A method includes a step of depositing a layer of a semiconductor material on a substrate 56 by using vapor deposition in a first vapor deposition chamber 24, and a subsequent step of evacuating the first deposition chamber 24 to reduce vapor deposition source gases remaining in the first deposition chamber after the deposition growth and prior to opening the chamber 24. - 特許庁

こうして、膜中に含まれるナトリウムが０．０３ｐｐｍ以下、好ましくは０．０１ｐｐｍ以下であり、且つ、低い電気抵抗率（４０μΩ・ｃｍ以下）を有する導電膜をＴＦＴのゲート配線材料やその他の配線材料として用いることにより、ＴＦＴを備えた半導体装置の動作性能や信頼性を大幅に向上させることができる。例文帳に追加

By the use of a conductive film with low electrical resistivity (40 μΩ cm or less) containing 0.03 ppm or less, preferably 0.01 ppm or less, of sodium for a gate wiring material of a TFT or for another wiring material, a semiconductor device including the TFT can have drastically improved operation performance or reliability. - 特許庁

炭化ケイ素物品を、ウェハ処理中に半導体ウェハ上に１ｄｍ２あたり１６０個以下の粒子を生じさせるように、該炭化ケイ素物品の１以上の表面を融解塩基によりエッチング、レーザアブレーション、表面ブラスト、コーティング、酸化、研磨、機械加工、超臨界二酸化炭素で処理またはそれらの組み合わせによって改変する。例文帳に追加

One or more surfaces of a silicon carbide article are altered so that at most 160 pieces of particles per 1 dm^2 can be generated on a semiconductor wafer during wafer processing by carrying out etching based on a fused salt group, laser abrasion, surface blast, coating, oxidization, polishing, machining, and processing based on super-critical carbon dioxide or their combination. - 特許庁

（Ａ）主鎖を構成するケイ素原子に結合した芳香族基を有するポリオルガノシロキサン、（Ｂ）チタニアとアルミナとを含む混合物であり、該混合物中の両者の比率がチタニア／アルミナ＝２／９８〜５０／５０（重量比）である白色顔料、および（Ｃ）硬化触媒を含有する半導体発光装置パッケージ用樹脂組成物を用いる。例文帳に追加

A resin composition for a semiconductor light-emitting device includes (A) polyorganosiloxane having an aromatic group bonded to silicon atoms composing a main chain, (B) a white pigment of a mixture of titania and alumina in which a ratio of the both in the mixture is represented as titania/alumina=2/98-50/50 (weight ratio), and (C) cure catalysis. - 特許庁

接続端子部を有する方形のパッケージ基板と、パッケージ基板上でパッケージ基板端の少なくとも１つにチップ端が重なり、パッケージ基板端の少なくとも１つにはチップ端が重ならないようにパッケージ基板中心からずれた位置に搭載された状態で電極部がパッケージ基板に電気的に接続された方形の半導体チップとを具備する。例文帳に追加

The semiconductor device is provided with a rectangular package substrate having a connecting terminal; and a rectangular semiconductor chip which is eccentrically mounted on the package substrate and whose electrode is electrically connected with the package substrate, such that whose chip end is overlapped with at least one end of the package substrate and is not overlapped with at least one end of the package substrate. - 特許庁

化合物半導体で製造された発光ダイオードにおいて、多重量子井戸構造の活性領域より光を発射し、活性領域が上下二層のＩｎＧａＡｌＰと上層のクラッド層でサンドイッチ式に被覆され、活性領域の発光効率が発光ダイオード中で光線を増加し電子反射層を強化する。例文帳に追加

In the luminous diode made of a compound semiconductor, light is emitted from an active region of multiple quantum well structure and the active region is coated in the state of sandwich by upper and lower double layers of InGAlP and an upper clad layer whereby the improvement of the luminous efficiency increases the light beams in the light emitting diode thereby reinforcing an electronic reflection layer. - 特許庁

更に、本発明の不揮発性半導体メモリ素子の駆動方法は、前記抵抗体（１２）の抵抗状態がリセット抵抗状態からセット抵抗状態に変化する途中に、前記抵抗体（１２）に流れる電流値を調節することにより、前記抵抗体（１２）の抵抗状態を制御するステップを含むことを特徴とする。例文帳に追加

Further, the method of driving the nonvolatile semiconductor memory device comprises a step of controlling the resistance state of the resistive element (12) by adjusting a value of current which flows to the resistive element (12) while the resistance state of the resistive element (12) changes from the reset resistance state to the set resistance state. - 特許庁

ＳＯＩ基板において素子分離領域を形成するためにメサ型素子分離領域形成法を採用した場合に、ゲート電極が活性領域と素子分離領域との境界部分に懸かる箇所で電界が集中する結果、閾値電圧の低い寄生ＭＯＳ ＦＥＴが形成されることが無いＳＯＩ型半導体装置を製造する方法を提供する。例文帳に追加

To provide a method of manufacturing an SOI semiconductor device which does not form a parasitic MOSFET of low threshold voltage, when an electric field concentrates on a part where an gate electrode is close to a boundary between an active region and an element isolation region, in a case where an element isolation region is provided for an SOI substrate through a mesa element isolation region forming method. - 特許庁

単結晶シリコンからなる基板１０に対して、焦点位置を移動させてレーザ光Ｌをパルス照射し、前記単結晶シリコンを部分的に多結晶化して、前記単結晶シリコン中に連続した改質層１１を形成する改質層形成工程と、前記改質層１１をエッチングして除去するエッチング工程と、を備える半導体装置の製造方法とする。例文帳に追加

The method for manufacturing a semiconductor device includes: a modified layer forming step for pulse-irradiating a substrate 10 consisting of single crystal silicon with a laser light L by moving a focal position, and partially polycrystallizing the single crystal silicon to form a continuous modified layer 11 in the single crystal silicon; and an etching step for etching the modified layer 11 to remove it. - 特許庁

システムＬＳＩの特に幅狭い領域にキャパシタを配列して形成する場合、キャパシタを形成する工程をトランジスタを形成する工程と同工程中に行い、工程数の増加を防ぐとともにキャパシタを微細化して形成することができる半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor device by which an increase in the number of steps can be prevented and capacitors can be micronized by performing a step of forming the capacitor during the same step of forming a transistor, when the capacitors are formed so as to be arranged in a region with a particularly small width of a system LSI. - 特許庁

色度変化特性の異なるＹＡＧ系蛍光体１１０Ａおよび珪酸塩蛍光体１１０Ｂをエポキシ樹脂封止体１１１に混合したことによって、ＧａＮ系半導体発光素子１０６の発光波長が中心波長からシフトしたとしても励起光の色度の偏差は相殺されるので、青色光と黄色光の混合性を安定化させることができ、白色光の色ずれの発生を抑制することができる。例文帳に追加

Since deviation in chromaticity of pumping light is offset even if emission wavelength of a GaN based semiconductor light emitting element 106 is shifted from the central wavelength by mixing a YAG based phosphor 110A and a silicate based phosphor 110B having different chromaticity variation characteristics with epoxy resin sealant 111, mixing performance of blue light and yellow light can be stabilized while suppressing generation of color shift of white light. - 特許庁

不揮発性半導体メモリのメモリブロックの消去動作を制御する自動消去シーケンサ２０８内の自動消去シーケンス制御回路２５４は、消去動作時には消去前書き込み制御回路２５６および消去／消去ベリファイ制御回路２５７を制御するとともに、自動消去実行中であることをステータスレジスタ２０７に設定する。例文帳に追加

An automatic erasure sequence control circuit 254 in an automatic erasure sequencer 208 for controlling an erasure operation of a memory block of the nonvolatile semiconductor memory controls a prior-to-erase write control circuit 256 and an erase/erase verification control circuit 257 at the time of an erase operation and sets a status that automatic erase is now being performed in a status register 207. - 特許庁

この半導体発光素子は、井戸層１ａと障壁層１ｂとを含む量子井戸構造を有するＳＱＷ発光層（活性層）１を備え、井戸層１ａのバンドギャップエネルギは、ピエゾ電界によるバンドの傾きを抑制するように、井戸層１ａの厚み方向の中心に対して非対称に変化されている。例文帳に追加

The semiconductor light emitting element comprises an SQW emission layer (active layer) 1 having a quantum well structure including a well layer 1a and a barrier layer 1b wherein the band gap energy of the well layer 1a is varied asymmetrically to the center of the well layer 1a in the thickness direction so that inclination of band due to a piezoelectric field is suppressed. - 特許庁

光リソグラフィを中心としたナノファブリケーション、特に電子線、ＥＵＶリソグラフィに好適な、密着性、感度、及び表面平滑性を向上させたコアシェル型ハイパーブランチポリマーを得ること、及び、当該ハイパーブランチポリマーをベースポリマーとして含み、超ＬＳＩ等の半導体装置製造用の微細パターンを形成することが可能なレジスト組成物を提供する。例文帳に追加

To provide a core-shell type hyper branched polymer suitable for nano fabrication consisting mainly of photolithography, especially for electron beams, EUV lithography, and improved in adhesiveness, sensitivity, and surface smoothness, and to provide a resist composition which contains the core-shell type hyper branched polymer as a base polymer, and can form fine patterns for producing semiconductor devices such as VLSI. - 特許庁

それぞれのウェル領域１０３からデバイスのドリフト領域１０２の中に延長するウェル領域延長部４３２、４３４を有するパワーMOSFETのようなMOSゲートデバイス１００において、このウェル領域延長部４３２、４３４は、半導体基板にトレンチが形成された後、そのトレンチの側壁に形成され、更にトレンチを低温酸化物のような絶縁体４３０で充填する製造工程で構成される。例文帳に追加

In manufacturing a MOS-gated device 100 such as a power MOSFET comprising well region extensions 432, 434 extending from respective well regions 103 into a drift region 102 of the device, the well region extensions 432, 434 are formed on sidewalls of trenches formed on a semiconductor substrate, and then the trenches are filled with an insulator 430 such as low temperature oxide. - 特許庁

半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。例文帳に追加

To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process. - 特許庁

絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、前記非晶質珪素膜を結晶化し、結晶性を有する珪素膜を形成する結晶化工程と、水蒸気を含む雰囲気中で、前記結晶性を有する珪素膜の表面を酸化させ、ゲイト絶縁膜を形成する酸化工程と、を有する絶縁ゲイト型電界効果半導体装置。例文帳に追加

This field effect semiconductor device is manufactured by a process, where an amorphous silicon film 12 is formed on a substrate 11 with an insulating surface, a crystallization process where the amorphous silicon film 12 is crystallized into a crystalline silicon film, and an oxidation process where the surface of the crystalline silicon film is oxidized in a water vapor containing atmosphere to form a gate insulating film. - 特許庁

また、レジスト膜Ｒ１をマスクとして、第１領域のスルー酸化膜２０の除去を行うことから、レジスト膜Ｒ１を除去した後には、第２領域には、スルー酸化膜２０が残るので、その後の第２領域の半導体基板１０中への、閾値調整用イオン注入等のときに、このスルー酸化膜２０を使用することができる。例文帳に追加

Also, since the through oxide film 20 at a first region is eliminated with a resist film R1 as a mask, the through oxide film 20 remains in the second region after the resist film R1 is eliminated, so that the through oxide film 20 can be used for ion implantation or the like for adjusting thresholds into the semiconductor substrate 10 in the second region thereafter. - 特許庁

本発明に係る半導体装置の製造方法は、絶縁膜１０に接続孔１０ａを形成する工程と、接続孔１０ａの中に導電性のプラグ１２ａを形成する工程と、プラグ１２ａ上に、組成に厚さ方向の変化を有するバリア膜２０を形成する工程と、強誘電体膜を有する強誘電体素子を形成する工程とを具備する。例文帳に追加

The manufacturing method of the semiconductor device comprises processes of: forming a connection hole 10a in an insulating film 10; forming a conductive plug 12a in the connection hole 10a; forming the barrier film 20 having a change in a thickness direction in its composition on the plug 12a; and forming the ferroelectric element having a ferroelectric film. - 特許庁

下記式（１）（式中、Ｒ_1及びＲ_2は、水素原子、メチル基またはエチル基を表す。）で表されるヒダントイン化合物１モルと、特定の脂環式エポキシ樹脂１．１〜１０モルとを反応させて得られるエポキシ樹脂、該エポキシ樹脂を含有するエポキシ樹脂組成物及びその硬化物を含む光半導体装置。例文帳に追加

Provided are an epoxy resin obtained by reacting one mol of a hydantoin compound represented by formula (1) (wherein R_1 and R_2 are each a hydrogen atom, a methyl group, or an ethyl group) with 1.1-10 mol of a specified alicyclic epoxy resin, an epoxy resin composition containing the epoxy resin, and an optical semiconductor device containing a cured product thereof. - 特許庁

次いで、その注入面にダブルパルス法でＹＡＧレーザを照射し、半導体基板１の中に注入されたリンを電気的に活性化させるとともに、レーザ光の照射面から、薄板化されたウェハー全体の厚さの５〜３０％に相当する深さまでの領域の結晶欠陥を回復させて、ソフトリカバリーとする。例文帳に追加

Next, the implantation surface is irradiated with a YAG laser by the double pulse method to activate phosphor implanted in the semiconductor substrate 1 electrically, and the crystal defects in a region from the irradiation surface of laser light to a depth corresponding to 5-30% of a thickness of the whole thinned wafer are recovered, thus the soft recovery is achieved. - 特許庁

テストステーション２１とテストステーション３１とを備える半導体集積回路試験装置において、テストステーション２１が試験を行っている最中にテストステーション３１がテストをすることが可能な待機状態になった場合に、テストステーション２１のテストを強制的に終了した後で、テストステーション２１及びテストステーション３１における試験を同時に開始する。例文帳に追加

In this semiconductor integrated circuit test device having a test station 21 and a test station 31, when the test station 31 is in the standby state of being ready for testing during testing of the test station 21, testing of the test station 21 is forcibly ended, and then testing at the test station 21 and the test station 31 is simultaneously started. - 特許庁

また、好ましくは、II族〜VI族元素の中から選択される少なくとも１種類の元素を各々含む２種類以上の溶液を容器内に同時にまたは別々に供給する際に、前記２種類以上の溶液のうち少なくとも１種に圧力を供与して、該容器内に高圧ジェット液流を形成し、前記粒子を生成するとともに、前記高圧ジェット液流内で微粒子化する工程を含む半導体微粒子の製造方法である例文帳に追加

Preferably, in feeding two or more solutions containing at least one element selected from II-VI groups respectively into a container simultaneously or separately, a pressure is given to at least one of the solutions and a high-pressure jet liquid flow is formed, in which the particles are formed and finely pulverized. - 特許庁

複数の配線層からなる多層配線構造を有し、表面中央部の内部領域１１の周囲にパッド領域１３が配置された半導体装置において、パッド領域１３の下方に、電源間容量１９や保護素子３１やＩ／Ｏ領域１２を形成する入出力素子等の各種素子を形成した。例文帳に追加

In a semiconductor device having a multilayer wiring structure composed of a plurality of wiring layers and pad regions 13 disposed around an inner region 11 on the surface central part, various elements such as inter- power-source capacitances 19, protective elements 31 and input/output elements forming I/O regions 12 are formed below the pad regions 13. - 特許庁