「Bit」に関連した英語例文の一覧と使い方(504ページ目) - Weblio英語例文検索

To provide a system and method for reducing error propagation of a video data stream, refreshing microblocks, reducing a frame rate in the video data stream, generating error correction information on a medium stream, executing bit rate allocation to the video data stream, and detecting scene change in the video data stream.例文帳に追加

ビデオデータストリームの誤り伝搬の低減、マクロブロックのリフレッシュ、ビデオデータストリーム内のフレームレートの低減、媒体ストリームの誤り訂正情報の生成、ビデオデータストリームのビットレート割り当ての実行、及びビデオデータストリーム内のシーン変化の検出を行うシステム及び方法を提供する。 - 特許庁

To provide a decoding device which enables signal difference between signals in a frame and predictive signals to undergo a frequency analysis through a general harmonic analysis to properly a bit steam composed of a plurality of frequency components, when a signal frequency component is extracted through general harmonic analysis.例文帳に追加

一般調和解析によって信号の周波数成分抽出を行う際、フレーム内の信号と予測信号との差分信号に対して一般調和解析により周波数分析を行い、複数の周波数成分からなるビットストリームを、好適に復号化する。 - 特許庁

Further, the user combines an optical channel selector, a digital communication analyzer and an optical spectrum analyzer to conduct parametric test by changing a plurality of testing objects, while combining tree couplers to synchronously make multiport transmission of measured signals on a standard sample for the testing objects, and then measuring bit error rate.例文帳に追加

更に、光チャネルセレクタとデジタル通信アナライザおよび光スペクトラムアナライザを組み合わせ、テストされる複数の製品を切り替えてパラメトリック検査し、またツリーカプラを組み合わせ、標準サンプルの測定信号をテストされる製品に同期的にマルチポート送信し、更にビットエラーレートを測定する。 - 特許庁

According to an information symbol value corresponding to each symbol period or information bit value, one slot is selected for each channel as specifically ruled and only in the selected slot period, an orthogonal code characteristic of the channel is generated to generate a spread modulated signal for the channel.例文帳に追加

各チャネル毎に各シンボル周期に対応する情報シンボル値又は複数の情報ビット値に応じて、一定の規則に従って１つのスロットを選択し、その選択したスロット期間だけそのチャネル固有の直交符号を発生させてそのチャネルに対する拡散変調信号を生成している。 - 特許庁

When a control signal ENN reaches a high level under the condition that bit lines (BL, BLZ) and the input terminals (SA, SAZ) of an amplifier circuit are connected by a CMOS switch circuit, the amplifier circuit starts amplifying the readout signal, and the amplified signal is stored.例文帳に追加

ビット線（ＢＬ，ＢＬＺ）と増幅回路の入力端子（ＳＡ，ＳＡＺ）とがＣＭＯＳスイッチ回路によって接続された状態で制御信号ＥＮＮがハイレベルになると、増幅回路において読み出し信号の増幅が開始されるとともに、その増幅された信号が保持される。 - 特許庁

Then based on each bit data forming the character data extended into the binary column, each differential vector constituting embroidery data is divided by either of two kinds of divided pattern preliminarily allocated with '0' or '1' and the divided differential vector is inserted into data column (S13).例文帳に追加

そして、２進列に展開された文字データを構成する各ビットデータに基づいて、刺繍データを構成している各差分ベクトルを、予め「０」または「１」が割り当てられた２種類の分割パターンのいずれかによって分割し、分割された差分ベクトルをデータ列に挿入する（Ｓ１３）。 - 特許庁

Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.例文帳に追加

また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁

To provide a data transmission apparatus that has a transcoding function capable of converting a bit rate of digital data and can transmit the digital data by utilizing a transmission path such as a radio LAN which can reduce power consumption by performing the switching control of a data supply path.例文帳に追加

ディジタルデータのビットレートを変換可能なトランスコーディング機能を有し、ディジタルデータを無線ＬＡＮ等の伝送路を利用して伝送可能なデータ送信装置であって、データ供給経路の切換制御を行うことで消費電力の低減を図ることができるデータ送信装置を提供する。 - 特許庁

To realize a multilevel voltage signal bus interface circuit, with which bus width (number of signal lines) is reduced by converting n-bit parallel data to the multilevel voltage signals of 2-squared stages and supplying them to a bus, with a simple configuration, and to surely switch inputting/outputting to the bus.例文帳に追加

ｎビットパラレルデータを２のｎ乗段階の多値電圧信号に変換してバスに供給することでバス幅（信号線数）を低減する多値電圧信号バスインタフェース回路を簡易な構成で実現するとともに、バスに対する入出力の切替を確実に行なえるようにする。 - 特許庁

In a first active region 101, memory gate electrodes 105 are aligned and formed commonly in the word line direction, and impurity-diffused layers 107, to be transistor source regions or drain regions, are aligned and formed commonly in the bit line direction.例文帳に追加

第１の活性領域１０１においては、ワード線方向に並ぶメモリゲート電極１０５がワード線方向に共通に形成され、ビット線方向に並ぶメモリトランジスタのソース領域又はドレイン領域となる不純物拡散層１０７がビット線方向に共通に形成されている。 - 特許庁

An exclusive OR circuit 27 in the OFB mode encryption device 5 exclusively ORs an output of the shift register 6 encrypted in the unit of fixed length bits by an encryption processing means 7 and a plain text 8 of a succeeding block in the unit of 1 bit to output an encrypted text 11.例文帳に追加

ＯＦＢモード暗号化装置５は、シフトレジスタ６の出力を固定長ビット単位で暗号化処理手段７により暗号化した出力と次ブロックの平文８を１ビット単位で排他的論理和回路２７により排他的論理和して暗号文１１を出力する。 - 特許庁

The control means performs control to perform image processing of the partial areas of at least a data row of (L1+, ..., +LN) length formed by arraying data of respective pixels when bit lengths of respective pixels in partial areas corresponding to one processor are L1 to LN.例文帳に追加

前記制御手段は、あるプロセッサに対応する部分領域の各画素のビット長がそれぞれＬ１〜ＬＮである場合に、該プロセッサが前記各画素のデータを並べた（Ｌ１＋・・・＋ＬＮ）長のデータ列を少なくとも対象として該部分領域の画像処理を行うように制御することを特徴とする。 - 特許庁

The analog/digital converter or a DMA transfer apparatus is provided with an analog/digital conversion table having one entry or more each comprising an enable bit used to set to apply analog/digital conversion to each analog input channel and a plurality of times of bits to set the number of times of analog/digital conversion.例文帳に追加

各アナログ入力チャネルをＡ／Ｄ変換するかどうかを設定するイネーブルビットとＡ／Ｄ変換の実行回数を設定する複数の回数ビットからなるエントリを１つまたは複数有するＡ／Ｄ変換テーブルをＡ／Ｄ変換装置またはＤＭＡ転送装置に備える。 - 特許庁

The semiconductor memory is provided with: a plurality of source lines formed in the third direction which is different from the first direction in which a number of word lines extend and the second direction in which a number of bit lines extend; and a source line control circuit to selectively drive the plurality of source lines.例文帳に追加

半導体記憶装置は、複数のワード線が延在する第１の方向及び複数のビット線が延在する第２の方向と異なる第３の方向に沿って形成された複数のソース線と、複数のソース線を選択的に駆動する駆動手段として、ソース線コントロール回路を備える。 - 特許庁

To provide an optical signal regenerating repeater capable of regenerating an optical communication signal, while minimizing the occurrence of a bit errors, even in general cases wherein the mark levels and space levels form an asymmetrical distribution for inputted optical signal intensity (probability density).例文帳に追加

入力する光通信信号強度（確率密度）においてマークレベルとスペースレベルが非対称な分布形状をしている一般の場合においても、ビットエラーの発生を最小限に抑えたまま光通信信号の再生が行える光信号再生中継器を提供する。 - 特許庁

In the method of modifying one bit per pixel bi-level bitmap, with the bitmap containing a plurality of pixel locations arranged in linear arrays, a malfunctioning jet selects a pixel for printing (111), and a determination is made as to whether the selected pixel is in a half-toned uniform region (113).例文帳に追加

各画素が１画素ビットを含む、リニアアレイ状に配列された複数の画素位置を含む２階調ビットマップを修正する方法では、不具合ジェットがプリントする画素を選択し（１１１）、選択された画素が均一なハーフトーン化領域内に存在するか否かを判定する（１１３）。 - 特許庁

Based upon specified size and a bit rate at which the frame data are inputted to the decoding destination, the delay time min_delay showing the delay time from the start of input of the frame data at the decoding destination to decoding is calculated for respective frame data to be processed.例文帳に追加

処理対象のフレームデータの各々について、特定したサイズと、復号先に当該フレームデータが入力されるビットレートとを基に、復号先で当該フレームデータの入力を開始してから復号に供するまでの遅延時間を示す上記遅延時間ｍｉｎ＿ｄｅｌａｙを算出する。 - 特許庁

To provide an equipment managing device capable of reducing the power consumption needed for communication by adjusting the bit size of an address according to the number of devices to be managed and varying the size of data sent and received between the devices to be managed and the equipment managing device.例文帳に追加

管理対象となる機器の数に応じてアドレスのビットサイズを調整し、管理対象である機器と機器管理装置との間で送受信するデータサイズを可変とすることにより通信に要する消費電力を軽減することができる機器管理装置を提供すること。 - 特許庁

A waveform- decoding/extension circuit 3 decodes with respect to only a bit stream belong to a frame, through which no difference signal is transmitted on the basis of header information and extends waveforms to a following frame section, in which no decoding operation has been carried out for generating predictive signals.例文帳に追加

波形復号・延長回路３はヘッダ情報に基づき、差分信号が伝送されないフレームでは、そのフレームのビットストリームに対してのみ復号動作を行って復号化したフレームの波形サンプルをまだ復号化していない次のフレームの区間へ波形延長して予測信号を生成する。 - 特許庁

The device 14 divides a multiplexing signal, performs termination processing of the CLTS, identifies and divides a bit necessary to supervisory control between the devices 11 and 14, further reconstructs the CLTS that is subjected to termination processing and generates a signal from the user set device.例文帳に追加

多重化装置１４では多重化信号を分離し、ＣＬＴＳを終端処理し、多重化装置１１と１４との間の監視制御に必要なビットを識別分離し、更に、終端処理されたＣＬＴＳを再構築してユーザ設定装置からの信号を生成する。 - 特許庁

Then the utility UT acquires font data (bit map data) of respective characteristics from a font file FF based upon character codes included in the acquired character string data and uses the font data to generate image data (wording resource) wherein specified wording is rendered in a specified display color to a specified display size.例文帳に追加

その後、ユーティリティＵＴは、取得した文字列データに含まれる文字コードに基づいて、フォントファイルＦＦから各文字のフォントデータ（ビットマップデータ）を取得し、さらに、このフォントデータを用いて、指定された文言を指定された表示色や表示サイズで描画した画像データ（文言リソース）を生成する。 - 特許庁

To reduce data frame collisions when a bit rate is high and transmitter-receivers are separated without the need of an expensive apparatus in a network characterized by receiving not only a frame from the other transmitter-receiver but also a frame transmitted by itself through a repeater.例文帳に追加

他の送受信装置からのフレームだけでなく自らの送信したフレームも中継装置を経由した後に受信するという特徴を持つネットワークにおいて、高価な装置を必要とせず、高ビットレートかつ送受信装置間が長い場合におけるデータフレーム衝突を低減する。 - 特許庁

When the copy control information allows recording of only one generation, the digital information is converted to a predetermined number of predetermined bit rates, the copy frequency information is recorded in the recording medium, and the disabling operation and update operation are controlled according to the copy control information.例文帳に追加

前記コピー制御情報が、一世代のみ記録を許すことを示すものである場合には、予め定めた数の予め定めたビットレートに変換し、前記コピー回数情報を前記記録媒体に記録し、コピー制御情報に従い、不能化動作と、更新動作を制御する。 - 特許庁

A method for watermarking in the video image sequence includes the execution steps (11-16) for obtaining a watermarked motion vector, by inserting at least one watermark-in bit in at least one motion vector 51 obtained by the motion estimation between two images in the sequence concerned.例文帳に追加

ビデオ画像のシーケンスに透かしを入れる方法は、該シーケンスの内の二つの画像同士間で動きの推定することによって得られた少なくとも一つのモーションベクトル５１中に少なくとも一つの透かし入れビットを挿入して、透かしが入ったモーションベクトルを得るステップ（１１〜１６）を実施する。 - 特許庁

By correcting the phase change in the low noise amplifier 3 caused at gain switching of the low noise amplifier 3, the state of the phase of the base band I, Q signals can be maintained to a state before the gain switching so as to avoid deterioration in the bit error rate(BER) of the received signal.例文帳に追加

低雑音増幅器３の利得切り替え時に生じる低雑音増幅器３の位相変化を補正することによりベースバンドＩ、Ｑ信号の位相状態を利得切り替え前の状態に保持することができ、受信信号のビット誤り率（ＢＥＲ）の劣化を回避できる。 - 特許庁

Based on the detected alignment mark, a conductive liquid material 11a is ejected to a discharge position corresponding to a bit map for circuit drawing to draw a plurality of shock-absorbing zones and connection wiring that is connected to each shock-absorbing zone and has a prescribed shape on the circuit board 10A.例文帳に追加

そして、検出したアライメントマークに基づき、回路描画用ビットマップに応じた吐出位置に導電性液状材料１１ａを吐出し、回路基板１０Ａ上に複数の緩衝帯と、各緩衝帯に接続される所定形状の接続配線とを描画する。 - 特許庁

A wireless terminal 1 generates a plurality of transmission object packets comprising a code block and a redundant bit for error detection, and by extracting the corresponding packets of a transmission unit for the time of transmission from the plurality of transmission object packets and coupling the extracted corresponding packets, the wireless terminal 1 generates and transmits the packet for transmission.例文帳に追加

無線端末１は、コードブロックと誤り検出用の冗長ビットとからなる複数の伝送対象パケットを生成し、当該複数の伝送対象パケットから、対応する送信時の伝送単位のパケットを抜き出して結合することにより、伝送用パケットを生成して送信する。 - 特許庁

To provide a reproduction device for reproducing data stored in an information storage medium with sub-picture data recorded therein by forming moving image data into a data structure without needing to consider a bit generation amount occupied by the sub-picture data in advance when encoding the moving image data, and a data recording and/or reproducing device.例文帳に追加

動画データの符号化時、サブピクチャーデータが占めるビット発生量をあらかじめ考慮する必要のないデータ構造としてサブピクチャーデータが記録された情報保存媒体に保存されたデータを再生する再生装置及びデータ記録及び／または再生装置を提供すること。 - 特許庁

A gate array cell and a clamp diode Dn are formed in a logical section, and the n^+ semiconductor area 13nd of the clamp diode Dn and all or a part of a gate electrode 10B of a n-channel MISFET in the logical section are connected by using a conductive film BLD on the same layer as a bit line BL.例文帳に追加

論理部にゲートアレイセルとクランプダイオードＤｎとを形成し、クランプダイオードＤｎのｎ^+半導体領域１３ｎｄと論理部のｎチャネルＭＩＳＦＥＴのゲート電極１０Ｂの全てまたは一部とをビット線ＢＬと同一層の導体膜ＢＬＤにより接続する。 - 特許庁

Since FF (hexadecimal) data or 00 (hexadecimal) data are alternately transmitted to respective controllers every time the main controller 90 executes a main processing, for instance when the data are supposed to be FF (hexadecimal) but they are not (one bit is 0, for instance), it is judged that the transmission route is disconnected.例文帳に追加

メイン制御装置９０がメイン処理を１回実行する毎にＦＦ（１６進）データまたは００（１６進）データが交互に各制御装置に送信されるので、例えばＦＦ（１６進）のはずがそうでなければ（例えば１ビットが０なら）、伝送経路が断線していることが判る。 - 特許庁

Parallel input signals DINPs are inputted and stored in registers R1-R4, respectively, output terminals Q1-Q4 of the respective registers R1-R4 are selected by a selector S1 corresponding to a counted value CNTOUT of a 2-bit counter CNT1, and a serial output signal DOUTS is produced.例文帳に追加

パラレルの入力信号ＤＩＮＰをそれぞれレジスタＲ１〜Ｒ４に入力して記憶保持させ、各レジスタＲ１〜Ｒ４の出力端子Ｑ１〜Ｑ４を、２ビットカウンタＣＮＴ１のカウント値ＣＮＴＯＵＴに対応してセレクタＳ１でセレクトさせ、シリアルの出力信号ＤＯＵＴＳを作製する。 - 特許庁

Each data in a register to which divided data is loaded is shifted to the left by one bit to compute a logic AND of the loaded data with a fixed value, the logic product result is compared with the fixed value, and data with carry bits is substituted by a maximum value of data to thereby form a mask.例文帳に追加

分割されたデータがロードされたレジスタの各データを上位桁方向にビットシフトし、ロードされたデータと固定値との論理積をとり、且つ論理積の結果と固定値とを比較して、桁上がりビットを有するデータを、データの最大値に置き換え、マスクを作成する。 - 特許庁

When the position where the assumed error detection code coincides with the calculated error detection code calculated based on the assumed transmitted data exists, the position is judged as the final bit position and when no coincident position exists, no piece of transmission data is judged to exist or an error is judged to exist in the received frame data.例文帳に追加

仮定した誤り検出符号と、仮定した送信データに基づき算出した誤り検出符号とが一致する位置がある場合、その位置を最終ビット位置と判定し、一致する位置がない場合、送信データがない、または受信したフレーム・データに誤りがあるものと判定する。 - 特許庁

Bit lines 11 that have equal width and are parallel and tungsten wires 12A, 12B are positioned at even intervals at the portion of a through hole 14, and a set of adjacent tungsten wires 12A, 12B drive the through hole 14 for connection with other wiring layers at a position sandwiched by the tungsten wires 12A, 12B.例文帳に追加

スルーホール１４の部分で、等幅で平行なビット線１１とタングステン配線１２Ａ，１２Ｂとを等間隔に位置させ、かつ一組の隣接するタングステン配線１２Ａ，１２Ｂが他の配線層との接続用のスルーホール１４をタングステン配線１２Ａ，１２Ｂに挟まれた位置に打ち込む。 - 特許庁

Also, the FBI bit generating section disposes some of phase correction quantity expressing values for quantizing ideal weighting coefficients iW_2,_2n+1 of the (n+1)-th sub-carrier, in the vicinity of the phase correction quantity expressing values selected as the quantized weighting coefficients qW_2,_2n according to the n-th sub-carrier.例文帳に追加

また、ＦＢＩビット生成部は、ｎ＋１番目のサブキャリアの理想的な重み係数ｉＷ_2,2n+1を量子化するための位相補正量代表値の幾つかをｎ番目のサブキャリアに対応して量子化重み係数ｑＷ_2,2nとして選択された位相補正量代表値の近傍に配置する。 - 特許庁

Since the n-bit scramble patterns are generated in parallel, that is, at the same time, the n-bits of the input signal to be scrambled can simultaneously be scramble- processed, thus the generating circuit can sufficiently cope with high-speed signal processing and can adopt a conventional CMOS-IC.例文帳に追加

このｎビットスクランブルパタンが並列に、すなわち同時に生成されるので、スクランブルすべき入力信号のｎビットを同時にスクランブル処理することができることになり、高速性の信号処理にも十分に対処可能となり、一般のＣＭＯＳ−ＩＣが使用可能となる。 - 特許庁

To stamp a sealing bit map, on a document, capable of easily verifying whether or not the change of a document has been truly performed by the person himself or herself even when the document is circulated among a plurality of persons, and easily verifying which document has been approved, and who has approved the document while the document is being changed.例文帳に追加

文書が複数者間で回されていく場合であっても、その変更を本当にその者が行ったのか、また文書が変更されていく中で、どの文書を誰と誰が承認したのかということを容易に検証可能な印影ビットマップを文書に押印すること。 - 特許庁

In the second processing, the counter part is operated in a period between a point at which the reference signal reaches a level equivalent to the lower limit or the upper limit of the 1 LSB portion at the N-M bit accuracy to which AD conversion data of a processing object signal belongs and a point at which the comparison result is inverted.例文帳に追加

２回目には参照信号が処理対象信号のＡＤ変換データが属するＮ−Ｍビット精度での１ＬＳＢ分の下限もしくは上限に相当するレベルに達する時点と比較結果が反転する時点の間の期間にカウンタ部を動作させる。 - 特許庁

A controller 29 controls the feed motor 16 and the feeding speed of the core bit 13 is made low in the section where the feed quantity of the edge part 12 reaches the shortest distance to perform the cutting of the ingot, increased in the next section at a low speed and further increased in the last section.例文帳に追加

制御装置２９は送りモータ１６を制御し、刃先部１２の送り量が前記最短距離に達して切り込みを行う区分まではコアビット１３の送りを低速に、次の区分においては低速ではあるが、送り速度を上げ、最後の区分においては更に送り速度を上げる。 - 特許庁

Further, the control circuit 23 applies switching control to the analog switches 16, 18, 19 so as to separate the first and second ladder resistors 2, 3 from each other and provides an output of 3-bit D/A conversion signals from output terminals OUT 1, OUT 2 through the first and second buffers 14, 15.例文帳に追加

また第１および第２のラダー抵抗２および３を分離するようにアナログスイッチ１６，１８，１９を切替制御して、第１のバッファ１４および第２のバッファ１５を通じて出力端子ＯＵＴ１およびＯＵＴ２から３ビットのＤ／Ａ変換信号を出力させる。 - 特許庁

At the time of writing data, in the case of consecutively switching switch elements connected with write lines WWL1-WWL3, and in the case of consecutively switching the switch elements connected with bit lines BL1-BL3, each switch element is made to overlap for a period before and after it is switched ON.例文帳に追加

データ書き込み時に、書き込み線ＷＷＬ１〜ＷＷＬ３に接続されたスイッチ素子を連続的に切り替える場合や、ビット線ＢＬ１〜ＢＬ３に接続されたスイッチ素子を連続的に切り替える場合、スイッチ素子それぞれがオンになる切り替え前後の期間をオーバーラップさせる。 - 特許庁

Data are distributed among channels of an asynchronous data subscriber loop (ADSL) communication system in accordance with an adaptive algorithm which from time to time measures a signal-to-noise-ratio of the various channels and determines a margin for each channel dependent on achievement (where possible) of a given bit error rate and a desired data transmission rate.例文帳に追加

種々のチャンネルの信号対ノイズ比を時々測定し、所定のビット誤り率及び所望のデータ伝送レートの（可能な）実現性に依存して各チャンネルに関するマージンを求める適応アルゴリズムに従って、非同期データ加入者ループ（ADSL）通信システムのチャンネル間にデータを分配する。 - 特許庁

In other words, when the discrimination result of the signals 21 is a "0" level, the signals 22 of the bit line of a lower order bank receive no effect of the signals 21 of the upper bank and the result of a logic circuit, in which a precharge level is wired, is operated so that the result becomes output signals propagated from the signals 22.例文帳に追加

つまり、信号２１での判定結果が“０”レベルであれば下位バンクのビット線の信号２２は上位バンクの信号２１の影響を受けずに、プリチャージレベルがワイヤードオアされた論理回路の結果を信号２２から伝播し出力信号となるように動作する。 - 特許庁

In magnetized bit patterns corresponding to the preformatted information is recorded by bringing a master information carrier into contact with the surface of a magnetic disk, in which similar patterns are formed with the recessed and projecting shape of a surface, and at least a projecting surface of the recessed and projecting surface is made of a ferromagnetic material.例文帳に追加

プリフォーマット情報に対応する磁化ビットパターンは、同様のパターンが表面の凹凸形状によって形成され、凹凸形状の少なくとも凸部表面が強磁性材料によって構成されたマスター情報担体を、磁気ディスクの表面に接触させることにより記録する。 - 特許庁

Voltage on a memory cell is pumped (up or down), thereby, voltage stored in a memory cell is increased (upper than a voltage value of logic 1) or decreased (lower than a voltage value of logic 0), also, voltage difference increased on a bit line is given during a read-out operation period after that of the memory cell.例文帳に追加

本発明は、メモリセル上の電圧をポンピング (アップ又はダウン)し、それによりメモリセル内に格納されている電圧を増加 (論理１電圧値より上)又は減少 (論理０電圧値より下)させ、且つメモリセルのその後の読取動作期間中にビット線上に増加された電圧差を与える。 - 特許庁