「Bus」に関連した英語例文の一覧と使い方(445ページ目) - Weblio英語例文検索

Setting information that makes the one first I/O terminal different for each chip is registered in the group of registers, so that each chip memory inputs or outputs data by using a different I/O terminal number for each chip, so that I/O compression tests by the I/O compression circuits can be performed concurrently in parallel in the plurality of chips without a bus fight.例文帳に追加

前記レジスタ群に、前記一つの第１のＩ／Ｏ端子をそれぞれチップ毎に異ならせる設定情報を登録することにより、各チップメモリは、チップ毎に異なるＩ／Ｏ端子の番号を使用してデータを入力または出力することにより、バスファイトすることなく複数のチップにおいて同時並行して前記Ｉ／Ｏ圧縮回路によるＩ／Ｏ圧縮テストを可能とした。 - 特許庁

This device includes: first energy storage devices 12 and 100 configured to output a DC voltage; first bi-directional voltage modification assemblies 14, 102, 104, and 106 connected with the first energy storage devices 12 and 100; and a controller 56 configured to monitor the transfer of charging energy supplied from a high-impedance voltage source 62 connectable with a charging bus 16.例文帳に追加

直流電圧を出力するように構成された第１のエネルギー蓄積デバイス１２、１００、第１のエネルギー蓄積デバイス１２、１００に結合された第１の双方向電圧修正アセンブリ１４、１０２、１０４、１０６、充電バス１６に結合可能な高インピーダンス電圧源６２から供給された充電エネルギーの伝達を監視するように構成されたコントローラ５６を備える。 - 特許庁

The semiconductor storage device has; a multiplexor circuit 22 which comprises a selecting circuit of 2 inputs-1 output which selects an adjoining data bus line; a shift register 24 which performs parallel to serial conversion of read data; a multiplexor circuit 26 which performs selection of serial output of the shift register 24; and an output register 29 which performs adjustment of output timing.例文帳に追加

本発明の半導体記憶装置は、隣接するデータバス線の選択を行う２入力−１出力の選択回路で構成されるマルチプレクサ回路２２、読み出したデータの並列−直列変換を行うシフトレジスタ２４、シフトレジスタ２４のシリアル出力の選択を行うマルチプレクサ回路２６、および出力タイミングの調整を行う出力レジスタ２９を有する。 - 特許庁

To obtain an inverter drive that is less affected by a voltage ripple of a DC bus voltage, reduces an influence of the amount of shift added to and subtracted from a reference voltage on each terminal voltage, and mounts a square wave energization system having a large angle of lead of an applied voltage phase to an induced voltage phase, and to provide an air conditioner for mounting the inverter drive, and a hand drier.例文帳に追加

直流母線電圧の電圧リプルの影響が少なく、基準電圧に加減算するシフト量の各端子電圧への影響を低減させつつ、誘導電圧位相に対する印加電圧位相の進み角を大きくとることが可能な矩形波通電方式を搭載したインバーター駆動装置、並びに、これを搭載した空気調和機及びハンドドライヤーを得る。 - 特許庁

A semiconductor integrated circuit 100 of the present invention comprises: a plurality of queues 330; a request distribution part 301 for distributing requests to any of a plurality of queues 330 on the basis of destination addresses for access of the requests which are issued from a plurality of bus masters 1 and 2; and a request selector 302 for issuing a request in a queue selected from the plurality of queues 330 to an external device 5.例文帳に追加

本発明による半導体集積回路１００は、複数のキュー３３０と、複数のバスマスタ１、２から発行されたリクエストのアクセス先のアドレスに基づいて、リクエストを複数のキュー３３０のいずれかに振り分けるリクエスト振り分け部３０１と、複数のキュー３３０から選択したキュー内のリクエストを、外部デバイス５に発行するリクエストセレクタ３０２とを具備する。 - 特許庁

As one of managing/ controlling function like this, a display function for presenting the devices presently connected to the IEEE1394 bus is provided.例文帳に追加

また、ユーザネームは登録対象となったデバイスに固有のＮｏｄｅ Ｕｎｉｑｕｅ ＩＤと対応付けされてユーザネームリストファイルとして記憶されることになるため、例えばバスリセットなどが発生した後にあっても、各デバイスのＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを取得して、ユーザネームリストファイルに対して検索を行えば、バスリセット後に確立された接続に対応して各デバイスに登録されたユーザネームを適正に表示させるようにされる。 - 特許庁

This computer system is provided with an integrated circuit body comprising at least a calculation processing part performing a predetermined calculation, a plurality of function blocks performing a predetermined function on the basis of the calculation result, and an inside bus transmitting and receiving data among the calculation processing part and the plurality of function blocks, and a memory storing addresses and data for respectively performing initial set of the plurality of function blocks.例文帳に追加

コンピュータシステムは、所定の演算をする演算処理部、その演算結果に基づいて所定の機能を実行する複数の機能ブロック、演算処理部および複数の機能ブロック間のデータの送受を行なう内部バスを少なくとも備える集積回路本体と、複数の機能ブロックのそれぞれを初期設定するためのアドレスおよびデータを格納するメモリとを備える。 - 特許庁

The control system includes the injector 10 for each cylinder housing the pressure sensor 11 and the communication driver 15; and the electronic control apparatus 50 connected to the communication driver of each injector by bus through the common communication line LC, in which the sensor signals of each injector is input to the electronic control apparatus through discrete signal lines (sensor output line) LS for every injectors.例文帳に追加

本システムは、圧力センサ１１及び通信ドライバ１５を内蔵する気筒毎のインジェクタ１０と、各インジェクタの通信ドライバに共通の通信線ＬＣを介してバス接続された電子制御装置５０とを備え、各インジェクタのセンサ信号が、インジェクタ毎に個別の信号線（センサ出力線）ＬＳを通じて、電子制御装置に入力される制御システムである。 - 特許庁

To provide a numerical control system 1 performing a synchronous control over a plurality of control boards wherein a synchronization signal Sy is transmitted or received by use of only the signal lines of connectors J1 on a cPCI bus 11 and, irrespective of slot positions for 1st and 2nd control boards 3, 4, the 2nd board 4 is set to receive the signal Sy.例文帳に追加

ｃＰＣＩバス１１のＪ１コネクタ内の信号線のみを使用して、同期信号Ｓｙを送受信し、また第１、第２の制御ボード３，４が挿入されるスロット位置を意識することなく、第２の制御ボード４で同期信号Ｓｙを受信する設定を行うことを実現した、複数の制御ボードで同期制御を行う数値制御装置１を提供する。 - 特許庁

The bidirectional bus driving circuit is provided with; three state buffer circuits 11, 12 which supply a signal D to each of buses YB, YA when a control signal OE is enabled; circuits 15, 17 and 16, 18 which generate control signals (nodes N17, N18); and three state buffer circuits 19, 20 which supply signals of buses YB, YA to buses YA, YB respectively.例文帳に追加

制御信号ＯＥがイネーブルのときに信号ＤをバスＹＢ，ＹＡのそれぞれに供給する３ステートバッファ回路１１，１２と、制御信号（ノードＮ１７，Ｎ１８）を生成する回路１５，１７及び１６，１８と、ノードＮ１７，Ｎ１８の信号がイネーブルのときに、バスＹＢ，ＹＡの信号をバスＹＡ，ＹＢにそれぞれ供給する３ステートバッファ回路１９，２０とを有する。 - 特許庁

This engineering support device displaying hint data for supporting the engineering work of a field apparatus based on a field bus specification includes: an electronic file accumulating the hint data; and a hint retrieval means delivering a hint data acquisition request to the electronic file based on a keyword imparted in time of starting, performing retrieval, acquiring the hint data that is a hit, and returning them as display data.例文帳に追加

フィールドバス仕様に準拠するフィール機器のエンジニアリング作業を支援するためのヒントデータを表示するエンジニアリング支援装置において、 前記ヒントデータを蓄積した電子化ファイルと、 起動時に与えられるキーワードに基づいて前記電子化ファイルにヒントデータ取得要求を渡して検索し、ヒットしたヒントデータを取得して表示データとして返すヒント検索手段と、を備える。 - 特許庁

An incorrect bus detection circuit 14 detects whether the connection of connected pins of the FPGAs 100, 200 is wrong based on the pin-to-pin connection information of FPGAs 100, 200 stored in a connection data holding ROM 11 and the pin setting information of the FPGAs 100, 200 acquired by an IO register serial read circuit 12 and an IO register referring memory 13.例文帳に追加

接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 - 特許庁

A reference clock supplied from a clock package 12 is fed to each of interface packages 141-14n and a multiplexer demultiplexer package 16 via a multiplex data clock wire 18, multiplexer control circuits 421-42n of the interface packages 141-14n transmit the multiplexed data to the multiplexer demultiplexer package 16 via a multiplex bus 20, based on the supplied clock.例文帳に追加

クロックパッケージ１２から供給される基準クロックを多重データ用クロック配線１８を介して各インターフェイスパッケージ１４１〜１４ｎ及び多重分離パッケージ１６に供給し、各インターフェイスパッケージ１４１〜１４ｎの多重制御回路４２１〜４２ｎではその供給されたクロックに基づいて多重データを多重バス２０を介して多重分離パッケージ１６に伝送する。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

When the 1553 self-checking logic writes data to the 1553 bus transceiver, the 1553 self-checking logic compares a first 1553 formatted message generated by the primary logic to a second 1553 formatted message generated by the secondary logic, and generates an error indication when the first 1553 formatted message does not match the second 1553 formatted message.例文帳に追加

１５５３自己検査論理が１５５３バストランシーバにデータを書き込むとき、１５５３自己検査論理は、一次論理によって生成された第１の１５５３フォーマット済みメッセージを、二次論理によって生成された第２の１５５３フォーマット済みメッセージと比較し、第１の１５５３フォーマット済みメッセージが第２の１５５３フォーマット済みメッセージと一致しないときに、エラー表示を生成する。 - 特許庁

When it is determined that the access processing to the second device 4 can be completed earlier than the completion time of the access processing to the second device 4, the access to the second device 4 according to the second access request is executed by a bus access part 5b during the access processing cycle according to the first access request to the first device 3.例文帳に追加

そして、アクセス完了時刻判定部５ａにおいて、第１の装置３へのアクセス処理完了時刻よりも先に第２の装置４へのアクセス処理が完了可能と判定された場合、バスアクセス部５ｂにより、第２のアクセス要求に応じた第２の装置４へのアクセスが、第１の装置３への第１のアクセス要求に応じたアクセス処理サイクル中に実行される。 - 特許庁

The semiconductor device 600 of this invention has a power module 616 comprising a semiconductor chip 601, a chip mounting metal electrode 603 on which the semiconductor chip 601 is mounted, and the electrode terminal 607 connected with an external bus bar 617, a heat sink 605 for cooling the semiconductor chip 601, and an insulating sheet 604 for insulating the power module 616 from the heat sink 605.例文帳に追加

本発明の半導体装置６００は、半導体チップ６０１と、半導体チップ６０１が実装されるチップ実装金属電極６０３と、外部バスバー６１７と接続される電極端子６０７とを備えるパワーモジュール６１６、半導体チップ６０１を冷却するためのヒートシンク６０５およびパワーモジュール６１６とヒートシンク６０５を絶縁する絶縁シート６０４を有する。 - 特許庁

During the execution of a factory mode in a television set, the microcomputer 70 is capable of executing an intermediate frequency signal process with an IF frequency suitable for the destination during an ordinary use after delivery because a tuner 10 identifies the corresponding destination via the IIC bus and the IF frequency of the intermediate frequency signal generated by an IFIC 30 correspond to the destination.例文帳に追加

工場モードの実行時、マイコン７０は、チューナ１０が対応する仕向地をＩＩＣバス６０を介して識別するとともに、ＩＦＩＣ３０にて生成する中間周波信号のＩＦ周波数を上記仕向地に対応させるため、出荷後の通常使用時には仕向地に適したＩＦ周波数で中間周波信号処理を実行することができる。 - 特許庁

An output signal amplitude adjustment part 135 adjusts the amplitude with the serial data signal outputted from the signal input-output part 121, in accordance with the above result of the comparison, so that the amplitude for the signal becomes the above expected value when the serial data signal outputted from the signal input-output part 121 is input to another device via the SATA bus 30.例文帳に追加

出力信号振幅調整部１３５は、信号入出力部１２１から出力されたシリアルデータ信号がＳＡＴＡバス３０を介して別の機器に入力される際の当該信号の振幅が上記期待値となるように、信号入出力部１２１からシリアルデータ信号が出力される際の振幅を上記比較結果に応じて調整する。 - 特許庁

This invention provides the communication method for a communication system where communication devices are connected to a camera via an RS-485 control bus, a first coaxial converter, a video signal transmission cable and a second coaxial converter, and when each coaxial converter superimposes communication data onto the video signal, each coaxial converter superimposes the communication data by one byte per one field onto the video signal.例文帳に追加

通信機器が、ＲＳ−４８５のコントロールバス、第１の同軸変換装置、映像信号伝送ケーブルおよび第２の同軸変換装置を介してカメラに接続されている通信システムにおける通信方法であって、各同軸変換装置が通信データを映像信号に重畳する際には、１フィールドにつき１バイト分の通信データを重畳するようにした。 - 特許庁

To obtain an operation method of a road improving utilization efficiency of a day as an entire road by changing a form of utilization in accordance with traffic volume in a lane causing low utilization efficiency by always using the same lane such as a lane exclusive for a bus in the same form in the case of having difference in traffic volume depending on time zone and the day of the week.例文帳に追加

時間帯や曜日などによって交通量が異なるために、例えばバス専用レーンのように、同一の車線を常時同一の形態で利用したのでは利用効率のよくない状況が発生する車線において、交通量に応じて利用形態を変更することで道路全体として終日の利用効率を向上できる道路の運用方法を得る。 - 特許庁

The evaluation device for a peripheral device of a personal computer with a universal serial bus temporarily stores a test pattern sent to the USB function and retransmits the token or discard it in response to the reply data from the USB function so as to attain programming without notifying a time until preparation of return of the DATA packet is finished and the design efficiency of the test pattern can be enhanced.例文帳に追加

ユニバーサルシリアルバスを持つパソコンの周辺機器の評価装置は、ＵＳＢファンクションに対し送出したテストパタンを一時的に保持して、ＵＳＢファンクションからの返信データに応じて再送、又は、破棄することにより、ＤＡＴＡパケットの返信の用意が完了するまでの時間を意識せずにプログラミングを行うことができ、テストパタンの設計効率を向上することができる。 - 特許庁

A shift control unit 101 decides on the basis of the comparison result CMP which register unit the data inputted onto a data bas 102 from outside should be inserted in, writes into the register unit the data on the data bus, and supplies an SEL signal or a CLK signal so as to write the data held by a register unit before one step in register units following the register unit.例文帳に追加

シフト制御部１０１は、比較結果ＣＭＰに基づき、外部からデータバス１０２上に入力されたデータをどの位置のレジスタユニットに挿入すべきか判定し、そのレジスタユニットにはデータバス上のデータを書き込み、そのレジスタユニットより後のレジスタユニットでは１段前のレジスタユニットが保持していたデータを書き込むようにＳＥＬ信号やＣＬＫ信号を供給する。 - 特許庁

In addition to fixing the connecting terminal 2 in advance at prescribed arrangement pitches, the arrangement passage of the bus bar is formed complicatedly, so that a third middle conductor 5 branching or intersecting and extending from a second middle conductor 4 where positioning becomes complicated is insert-molded by a molding resin 21, and another connecting terminal 6 is fixed in advance at prescribed arrangement pitches.例文帳に追加

また、接続端子部２を所定の配列ピッチに予め固定する以外に、バスバーの配列経路が複雑に形成されているため、位置決め操作が煩雑になる第２の中間導体部４から分岐あるいは交差して延伸する第３の中間導体部５も成形樹脂２１によりインサート成形して、別の接続端子部６を所定の配列ピッチに予め固定している。 - 特許庁

The main chip 1 includes: an authentication terminal 23 for providing a predetermined voltage by connecting a terminal 33 of the chip 2 in a connection state; and a voltage decision circuit 43 for allowing a breaker circuit 41 to disconnect the connection terminal 22 from the bus 11, when it is decided that the chip 2 is not connected based on the voltage of the authentication terminal 23.例文帳に追加

そして、本体チップ１は、チップ２が接続状態の場合に該チップ２の端子３３が接続されることで所定電圧になる認証用端子２３と、その認証用端子２３の電圧に基づきチップ２が接続されていないと判定している場合に、接続端子２２とバス１１との接続を遮断回路４１に遮断させる電圧判定回路４３とを備える。 - 特許庁

The two processor devices are connected by a duplexed serial bus and are equipped with a higher level controller which executes a control operation and access to the counterpart processor device, a duplexed transmission controller which controls transmission of serial data, a duplexed receiving controller which controls reception of the serial data, and a duplexed diagnostic means to diagnose validity of the received data.例文帳に追加

２つのプロセッサ装置は、二重化されたシリアルバスにより接続され、制御演算及び相手側のプロセッサ装置とのアクセスを実行する上位コントローラと、シリアルデータの送信を制御する二重化された送信コントローラと、シリアルデータの受信を制御する二重化された受信コントローラと、受信データの正当性を診断する二重化された診断手段とを設けた。 - 特許庁

The power supply system 1 is constituted in such a manner that a power supply server 100 for supplying power and a client 200 supplied with the power are connected to each other via a bus line 10 in which an information signal indicating information is being superimposed with on power, and the information signal is transmitted and received between the power supply server 100 and the client 200.例文帳に追加

本発明の電力供給システム１は、情報を表す情報信号と電力とが重畳されて存在するバスライン１０を介して電力を供給する電源サーバ１００と電力を供給されるクライアント２００とが接続され、電源サーバ１００とクライアント２００との間で情報信号の送受信が行われるように構成される。 - 特許庁

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device.例文帳に追加

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。 - 特許庁

A modular processing unit includes a first housing body constructed without including any computer component of the peripheral device, a first processor, which includes a first bus system and is connected to a first circuit board connected to the first housing body, and a first back surface connected to the first housing body for providing various connections applicable to the peripheral device and the application.例文帳に追加

モジュラー式の処理ユニットであって、周辺機器のコンピュータ構成要素を含まずに構成された第１の収納体と、第１バスシステムを含み、前記第１の収納体に結合された第１の回路基板に結合された第１プロセッサと、前記第１の収納体に結合されており、周辺機器およびアプリケーションへ適応可能な種々の接続を提供する第１の背面とを備えた。 - 特許庁

This device comprises the plurality of ASICs 2, 3 connected to different power sources, respectively, the high-speed serial interface 4 comprising the AC coupling to connect the plurality of ASICs in order to transfer images among the plurality of ASICs, and a means for blocking bus control among the plurality of ASICs according to a plurality of power saving modes and turning off power of the plurality of ASICs.例文帳に追加

異なる電源にそれぞれ接続された複数のＡＳＩＣ２、ＡＳＩＣ３と、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェース４と、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備える。 - 特許庁

Concerning the configuration of this method, when an address outputted from a CPU 4 to an address bus 4 is settled within the range of an arithmetic object address set to an arithmetic object address Reg8, according to arithmetic contents applied from an arithmetic content Reg9, data outputted from the CPU 1 are operated by an arithmetic circuit 10 and the arithmetic result is written in a memory 2.例文帳に追加

この発明は、ＣＰＵ１からアドレスバス４に出力されたアドレスが演算対象アドレスＲｅｇ８に設定された演算対象アドレスの範囲内である場合には、演算内容Ｒｅｇ９から与えられた演算内容にしたがってＣＰＵ１から出力されたデータが演算回路１０により演算されて演算結果がメモリ２に書き込まれるように構成される。 - 特許庁

The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.例文帳に追加

ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁

The coil unit 11 for the antenna is configured to finely adjust the resonance frequency by varying the capacitance value between terminal plates 4 and 5 by varying the bend angle of an outward end parts 4A of the terminal plate 4 connected to a connector by an adjustment section 7 comprising the terminal plate 4 and the terminal plate 5 fixedly joined to a bus bar 21.例文帳に追加

アンテナ用コイル装置１１は、コネクタに接続される端子板４とバスバー２１に固定接合される端子板５の各外出端部部分４Ａ、５Ａによって構成された調整部７において、端子板４の外出端部部分４Ａの屈曲角度を変化させることにより、端子板４、５間の容量値を変え、これにより共振周波数の微調整を行うように構成されている。 - 特許庁

If the processing of an image processing unit 4 arrives at a limit when image data transferred at a high speed from a CCD of a reading unit 1 is transferred to the unit 4 by an image bus managing unit 3, the unit 3 switches the data transferred to the unit 4 to an image memory access controller 7, and the data is temporarily bypassed to a memory 9.例文帳に追加

読取ユニット１のＣＣＤから高速で転送されている画像データを像バス管理部３で画像処理プロセッサ４に転送しているときに、画像処理プロセッサ４の処理が限界に達すると、画像バス管理部３は画像処理プロセッサ４へ転送していた画像データを画像メモリアクセス制御部６へ切り替えて一時的に画像データをメモリ９に回避する。 - 特許庁

The plasma display component, consisting of a front substrate with bus electrodes formed as a first electrode as well as a rear substrate with address electrodes as second electrodes, barrier ribs, and a phosphor layer formed, has a third electrode formed on the surface and/or the inside of the barrier ribs, and the plasma display uses the same.例文帳に追加

第１の電極としてバス電極が形成された前面基板、ならびに第２の電極としてのアドレス電極、隔壁、および蛍光体層が形成された背面基板からなるプラズマディスプレイ部材であって、隔壁の表面および／または内部に第３の電極が形成されていることを特徴とするプラズマディスプレイ部材、およびそれを用いたプラズマディスプレイである。 - 特許庁

The memory aliasing module 102 as overlay control module monitors (secretly searches) access from a processor connected through a bus 224 to an address designation enable circuit and orients that access to any suitable spare address designation enable circuit inside the spare address designation enable circuit bank 210 capable of providing information access accelerated rather than original access to be performed from that address designation enable circuit.例文帳に追加

オーバレイ制御モジュールとしてのメモリエイリアシング・モジュール１０２が、バス２２４を介して接続されるプロセッサによるアドレス指定可能回路へのアクセスをモニタ（「隠密探索」）して、そのアクセスを、アドレス指定可能回路からなされる本来のアクセスでの場合よりも速い情報アクセスが得られる予備アドレス指定可能回路バンク２１０内の適切な予備アドレス指定可能回路へ指向し直す。 - 特許庁

The variable speed drive unit includes a hybrid type power factor correction device that drives the voltage step-up module, and further includes a digital circuit (30) provided with a voltage regulator module for supplying corrected signals based on measured signals of the bus voltage, and an analog circuit (20) for supplying driver signals (25) to the step-up module.例文帳に追加

この可変速度駆動装置は、電圧ステップアップ・モジュールを駆動し、さらに該バス電圧の測定信号に基づいて補正信号を供給する電圧調整器モジュールが設けられたデジタル回路（３０）と、該整流電圧の測定信号に基づきかつ該補正信号に基づいて、ドライバ信号（２５）をステップアップ・モジュールに供給するアナログ回路（２０）とを含む混成型の力率補正装置を備える。 - 特許庁

To especially provide a network system which improves the transmission quality of information between the ground and a user's terminal using a communication in the network system for providing a communication service utilizing by a passenger or a screw who are moving between arbitrary ground points by a vehicle, such as a train, an electric railcar, a bus, etc.例文帳に追加

地上システムと列車等の間（地上−車上間）で接続が保証されたネットワークサービスを利用者が受けるには常時接続の回線を利用することが考えられるが、実際は列車無線のような常時接続回線を一般利用者が利用することはまれで、回線接続を覚悟した上で携帯電話やPHS網の通信事業者回線を利用せざるを得ない。 - 特許庁

In this longitudinally-coupled resonator 1 provided, on a piezoelectric substrate, with an IDT electrode composed by intersecting interdigital electrodes each being formed of electrode fingers and a bus bar with each other, a first interdigital electrode 2 for connecting either of an input port and an output port thereto constitutes the IDT electrode by intersecting with an interdigital electrode on the ground side having parts extended to both right and left sides.例文帳に追加

圧電基板上に、電極指及びバスバーからなる櫛歯電極を互いに交差させて構成したＩＤＴ電極が設けられた縦結合共振子１において、入力ポート及び出力ポートの一方が接続される第１の櫛歯電極２は、左右両側に延伸された部分を有する接地側の櫛歯電極と交差してＩＤＴ電極を構成する。 - 特許庁

On the dye-sensitized solar battery, a photoelectric substrate having a conductor layer and photosensitizing dye stuff on a semiconducting substrate and the counter electrode substrate at least composed of a transparent substrate 1 are made to face each other with a prescribed distance, and an electrolyte is arranged between those substrates, and bus-bars 2 are arranged on the counter electrode substrate.例文帳に追加

半導電性基板上に導体層と光増感型色素とを有する光電極基板と、少なくとも透明基板１からなる対向電極基板とを所定の間隔を隔てて対向させ、これら基板間に電解質が配置された構成からなる色素増感型太陽電池素子において、対向電極基板にバスバー２を有することを特徴とする色素増感型太陽電池。 - 特許庁

Each semiconductor device 1 can be connected to each other by the controller connecting interface, and the semiconductor device 1 detects input conditions of a control signal group FC1 and a data bus FIOB1 according to the timing of releasing a reset signal CRST just after power-ON to determine operation as an ATA controller or operation as an extension flash memory.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

A print head comprises a substrate arranged with a plurality of elements 2 for recording an image on a print medium and a circuit 3 for driving the plurality of recording elements wherein a data for driving the plurality of recording elements 2 is transferred directly on a bus 12 from a ROM 5 or a RAM 6 provided on the substrate to the driver circuit 3 with no intermediary of a CPU 4.例文帳に追加

プリント媒体に画像を記録する複数の記録素子２と、該複数の記録素子を駆動するためのドライバ回路３とを備えたプリントヘッド用基板を有するプリントヘッドであって、複数の記録素子２を駆動するためのデータをＣＰＵ４を介さずに、基板上に設けられたＲＯＭ５又はＲＡＭ６からバス１２を介してドライバ回路３へ直接転送する。 - 特許庁

The solid-state image pickup device 1 is constructed by disposing pixels in a matrix, providing vertical transfer registers 3 for transferring signal charged stored in each pixel row, connecting a shunt wiring 4 to transfer electrodes of the registers 3, and extending the shunt wiring 4 in a direction crossing the resisters 3 to connect the wiring 4 to bus lines 5 outside an image pickup region 2.例文帳に追加

画素がマトリクス状に配置され、各画素列毎に蓄積された信号電荷を転送する垂直転送レジスタ３が設けられ、この垂直転送レジスタ３の転送電極にシャント配線４が接続され、このシャント配線４が垂直転送レジスタ３と交差する方向に伸びて撮像領域２外のバスライン５に接続されている固体撮像素子１を構成する。 - 特許庁

Thus, even when the map update information distributed from the broadcast station 40 is constituted of each different map update information for common vehicles 22, for vehicles in a public transportation system such as a bus 32, and for emergency vehicles 34, decoding of only the map update information corresponding to the common vehicles 22 can be carried out by using the purchased decoding key 21.例文帳に追加

これにより、放送局４０から配信される地図更新情報が一般車両２２向け、バス３２等の公共交通機関の車両向け、及び緊急車両３４向けの各々異なる地図更新情報によって構成されている場合でも、取得した復号キー２１を用いて一般車両２２に適合する地図更新情報のみ復号することができる。 - 特許庁

In the system constructing the network with the plural electronic devices capable of connecting to the IEEE1394 serial data bus, the electronic device consists of a controller 11 and the tape reproducing device 12, and the controller 11 is arranged so as to search a VISS signal recorded on a tape of the tape reproducing device 12 by using the AV/C command.例文帳に追加

ＩＥＥＥ１３９４シリアルデータバスに接続することができる複数の電子機器でネットワークを構築するシステムであって、電子機器は制御装置とテープ再生装置とからなり、制御装置はＡＶ／Ｃコマンドを用いてテープ再生装置とからなり、制御装置はＡＶ／Ｃコマンドを用いてテープ再生装置のテープ上に記録されているＶＩＳＳ信号をサーチするようにしたことである。 - 特許庁